专利名称：用于等离子体处理粒子控制的等离子体净化方法
技术领域：
本发明总体上涉及一种用于处理集成电路层的等离子体辅助方法。更具体地说，本发明涉及一种用于处理集成电路层的等离子体辅助方法，等离子体辅助方法在集成电路层上限制了污染粒子沉积。
在集成电路制造技术中已知使用射频等离子体激发来产生辅助处理集成电路层的反应和非反应等离子体。辅助处理集成电路层的等离子体可用于许多集成电路层制造工艺中。等离子体可用在包括但不限于集成电路层形成过程、集成电路层除去过程和集成电路层修整过程的集成电路层制造过程中。通过射频等离子体辅助制造的集成电路层的类型包括但不限于集成电路导体层、集成电路绝缘体层、集成电路半导体层和集成电路光敏层。
虽然利用射频激发来产生应用于集成电路层制造的许多方面的等离子体已在本领域中变得很普通，但这种等离子体并非没有问题。具体地说，由集成电路层的等离子体辅助处理引起的许多麻烦问题之一是在等离子体辅助处理反应室中形成污染粒子，并且污染粒子会沉积在试图由等离子体辅助处理反应室内含有的等离子体处理的集成电路层表面。污染粒子可由许多源产生，包括但不限于形成等离子体的材料和形成其内含有等离子体的处理反应室的材料。当由这些材料产生的粒子沉积在射频等离子体将处理的集成电路层上时，这些粒子经常会形成缺陷，妨碍有充分功能和可靠性的集成电路的制造。
在射频等离子体辅助集成电路层制造过程和处理反应室中，污染粒子形成和沉积的一些力学方面的机理在本领域是公知的。例如，本领域中公知射频等离子体感生的静电力，可能在污染粒子沉积在暴露于等离子体辅助处理反应室内射频等离子体影响的集成电路层上起着重要作用。另一方面，也公知非静电力，例如温度梯度力、液体动态曳力和引力，也可能在没有射频等离子体的处理反应室内关于污染粒子沉积在集成电路层上起着更重要作用。因此，本发明旨在通过最好从粒子形成和沉积力学知识得到的方法来实现在射频等离子体辅助集成电路层处理反应室内的污染粒子控制。
通过理解工艺所依据的技术原理，这些方法会使等离子体辅助集成电路层处理法的各种特征受影响，而这些方法在本领域是公知的。例如，Jain等人的美国专利No.5,403,780公开了一种方法，用于提高平面化回蚀刻形貌和通过等离子体辅助蚀刻处理形成的氧化硅绝缘层的稳定性和可靠性。所公开方法采用复合氧化硅绝缘层，绝缘层的部分以硅含量满足复合氧化硅绝缘层所需的平面性、稳定性和可靠性而形成。
另外，在从本实验室的共同转让的相关申请中也公开了一种两步等离子体净化法，从而可限制在各种等离子体辅助工艺中污染粒子沉积在集成电路层上。参见C.C.Liao于1995年9月15日申请的美国专利，其申请号为08/529013，发明名称为“Plasma Purge Method for Plasma Process Particle”(“用于等离子体工艺粒子控制的等离子体净化方法”)，其教导在此全部引用供参考。
在本领域中，人们希望采用粒子形成和沉积现象的知识来模拟提供附加的射频等离子体辅助集成电路层工艺的附加方法，通过此工艺可限制在等离子体辅助处理反应室中污染粒子沉积在集成电路层上。人们更希望有一种基本上适用于各种等离子体辅助集成电路层工艺和等离子体辅助处理反应室并同时通过最少工艺步骤完成的方法。
本发明的第一目的是提供在等离子体辅助处理反应室中限制污染粒子沉积在集成电路层上的方法，由此提供的方法通常可适用于各种等离子体辅助工艺和等离子体辅助处理反应室。
本发明第二目的是按照本发明第一目的提供一种方法，可用最少工艺步骤实施此方法。
本发明第三目的是按照本发明第一目的和本发明第二目的提供一种方法，此方法也是可制造的，即具有良好的工艺性。
按照本发明的目的，本发明提供一种用于在等离子体辅助处理反应室中限制污染粒子沉积在集成电路层上的方法。为实施本发明的方法，首先在等离子体辅助处理反应室中对集成电路层进行等离子体辅助处理。等离子体辅助处理采用反应气体组分、第一射频功率和适于等离子体辅助处理及集成电路层的第一反应室压力。在等离子体辅助处理后，立即进行第一等离子体净化步骤，经历第一净化时间。第一等离子体净化步骤采用第一净化气体组分、第二射频功率和第二反应室压力。第二射频功率低于第一射频功率，而第二反应室压力高于第一反应室压力。可选择另一方案为，也可紧跟第一等离子体步骤后进行第二等离子体净化步骤，经历第二净化时间。第二等离子体净化步骤采用第二净化气体组分、第三射频功率和第三反应室压力。第三射频功率不大于第二射频功率，而第三反应室压力低于第二反应室压力。
本发明的方法一般可应用于在等离子体辅助处理反应室中限制污染粒子沉积在集成电路层上，在反应室中进行各种等离子体辅助集成电路层处理。本发明方法提供最少等离子体净化处理步骤，净化处理步骤紧跟在等离子体辅助处理反应室中在集成电路层上进行的等离子体辅助处理。在比等离子体辅助集成电路处理中提供的第一射频功率小的第二射频功率，和比等离子体辅助集成电路处理中提供的第一反应室压力高的第二反应室压力下进行等离子体净化处理步骤。通过在低于第一射频功率的第二射频功率和高于第一反应室压力的第二反应室压力下进行第一等离子体净化处理步骤，否则将沉积在集成电路层上的粒子在等离子体辅助处理反应室中可假想被稀释并极化远离集成电路层。通过采用不大于第二射频功率的第三射频功率和小于第二反应室压力的第三反应室压力的本发明等离子体净化方法中的任选第二等离子体净化处理步骤，粒子进一步极化远离集成电路层，并从等离子体辅助处理反应室中排出。
本发明方法制作简单并可用最少工艺步骤实施。本发明方法可用在等离子体辅助处理反应室中等离子体辅助处理之后的一步等离子体净化来实施。对本发明方法的优良性能，本发明方法可任选包括紧跟在第一等离子体净化处理步骤之后的第二等离子体净化步骤，因此形成两步等离子体净化处理。第一等离子体净化步骤和任选的第二等离子体净化步骤可通过修改集成电路中等离子体辅助集成电路层处理技术中通用的射频功率、反应室压力和气体组成参数来实施。因此，本发明方法制作简单并可由最少的附加处理步骤实施。
从下述优选实施例的描述中将明白本发明的各种目的、特征及效果。对优选实施例的描述将参照作为本发明一部分的附图，其中
图1至图3表示根据本发明等离子体净化方法的第一优选实施例的进行阶段，示意说明等离子体辅助处理反应室中电极和等离子体的一系列示意横截面图。
本发明提供在等离子体辅助处理反应室中限制污染粒子沉积在集成电路层上的方法。为实现此目标，本发明紧跟在等离子体辅助集成电路层处理之后引入最少等离子体净化处理步骤，经历第一净化时间。等离子体净化处理步骤和等离子体辅助集成电路层处理两者都在等离子体辅助处理反应室内进行。通过在等离子体净化处理步骤中采用(1)第一净化气体组分；(2)低于在等离子体辅助集成电路层处理中采用的第一射频功率的第二射频功率；和(3)大于在等离子体辅助集成电路层处理中采用的第一反应室压力的第二反应室压力。比与没有从进行本发明等离子体净化方法的等离子体净化处理步骤获益的相同等离子体辅助处理集成电路层相比，更少的污染粒子沉积在进行了本发明等离子体净化处理步骤的等离子体辅助处理集成电路层上。
本发明的等离子体净化方法可以包括紧跟在第一等离子体净化处理步骤之后的第二等离子体净化处理步骤，经历第二净化时间。第二等离子体净化处理步骤采用(1)第二净化气体组分；(2)不大于在第一等离子体净化处理步骤中采用的第二射频功率的第三射频功率；和(3)小于在第一等离子体净化处理步骤中采用的第二反应室压力的第三反应室压力。与(1)仅受到本发明等离子体净化方法的一步等离子体净化处理，或(2)未受到或者一步等离子体净化处理或本发明等离子体净化方法的任选两步等离子体净化处理的相同等离子体辅助处理集成电路层相比，通过本发明等离子体净化方法的任选两步等离子体净化处理，更少的粒子沉积在受任选两步等离子体净化处理作用的等离子体辅助处理集成电路层上。
紧跟在等离子体辅助处理反应室内等离子体辅助集成电路层处理中易受杂质粒子沉积的任何集成电路层的等离子体辅助集成电路层处理之后，可采用本发明方法的一步等离子体净化处理步骤，并可带有或不带有任选的第二等离子体净化处理步骤。在形成集成电路的集成电路层的等离子体辅助集成电路层处理之后可采用本发明的等离子体净化方法，集成电路包括但不限于动态随机存取存储器(DRAM)集成电路、静态随机存取存储器(SRAM)集成电路、专用集成电路(ASICs)、制造中有场效应晶体管(FETs)的集成电路、制造中有双极晶体管的集成电路和制造中有双极互补金属氧化物半导体(BiCMOS)晶体管的集成电路。本发明的等离子体净化方法广泛应用在集成电路处理中。
现在参照图1至图3，其表示根据本发明等离子体净化方法的第一优选实施例，示意说明在等离子体辅助处理反应室中电极和等离子体的一系列示意横截面图。本发明等离子体净化方法的第一优选实施例是通用的实施例，本发明的等离子体净化方法跟在等离子体辅助处理反应室中的任何等离子体辅助集成电路层处理之后。在本发明等离子体净化方法的第一优选实施例之后，将描述本发明等离子体净化方法的两个附加优选实施例。本发明等离子体净化方法的两个附加优选实施例包括本发明等离子体净化方法的第二优选实施例，其中在等离子体辅助氧化硅集成电路层蚀刻处理后，引入本发明的等离子净化处理方法；和本发明等离子体净化方法的第三优选实施例，其中在等离子体辅助氧化硅集成电路层沉积处理后，引入本发明的等离子体净化方法。
现在参照图1，其表示正在用等离子体(没有示出等离子体辅助处理反应室)处理集成电路层时等离子体辅助处理反应室内电极和等离子体的示意横截面图。图1示出一阳极10，一半导体基底12位于阳极10上。半导体基底12的相对侧为一阴极14。在阴极14和半导体基底12之间形成等离子体16。等离子体16用于处理在半导体基底12的暴露上表面上形成的集成电路层13。图1也示出了在半导体基底12上形成的集成电路层13的表面附近，在等离子体16内和附近的粒子18的存在。如图1所示，粒子18位于靠近集成电路层13表面的平面内。在此位置处存在粒子18对在等离子体辅助处理反应室中进行的等离子体辅助集成电路层处理是普通的，等离子体在约200至约950W射频功率和约200至约3000毫乇反应室压力的条件下形成。
在图1的示意横截面图中所示的等离子体16可应用于大范围的等离子体辅助处理，通过等离子体辅助处理制作集成电路层。在图1的示意横截面图中所示的等离子体16可应用于等离子体辅助集成电路层制作工艺，该工艺包括但不局限于等离子体辅助集成电路层形成工艺、等离子体辅助集成电路层去除工艺和等离子体辅助集成电路层修改工艺。另外，在半导体基底12上形成的集成电路层13可包括通过等离子体辅助集成电路层制作工艺进行常规处理的大范围的集成电路层。在半导体基底12上形成的集成电路层13可包括但不局限于由集成电路导体层、集成电路绝缘体层、集成电路半导体层和集成电路光敏层构成的集成电路层的集合。
为处理集成电路层13，本发明方法的第一优选实施例的等离子体16采用反应气体组分、第一射频功率和与等离子体辅助处理和集成电路层相适应的第一反应室压力。典型且优选地，第一射频功率将在从约200至约950瓦的范围内。典型且优选地，第一反应室压力将在从约200至约3000毫乇的范围内。
现参照图2，其示出根据本发明等离子体净化方法的一步等离子体净化处理，示意说明在等离子体辅助处理反应室内电极和等离子体的示意横截面图。除了等离子体的大小增加到包含图2中的等离子体16′外，图2中所示同图1中所示具有相同特征。另外，包围高浓度粒子18的平面进一步远离在半导体基底12上形成的集成电路层13的表面。等离子体16的大小及粒子18位置的这些变化缘于本发明等离子体净化方法的第一优选实施例的第一等离子体净化处理步骤。
紧跟在本发明等离子体净化方法的第一优选实施例的等离子体辅助处理之后进行第一等离子体净化处理步骤。第一等离子体净化处理步骤最好进行从约5至约30秒的第一净化时间。第一等离子体净化处理步骤采用第一净化气体组分、第二射频功率和第二反应室压力。第二射频功率低于第一射频功率而第二反应室压力高于第一反应室压力。
为提供通过本发明等离子体净化方法的第一优选实施例限制粒子杂质沉积在集成电路层13上的最佳值，实验发现第二射频功率最好是处理集成电路层13的等离子体辅助处理中所用第一射频功率的约20％至50％。类似地，第二反应室压力最好是处理集成电路层13的等离子体辅助处理中所用第一反应室压力的约150-约400％。
虽然在集成电路制造中已知一些类型的净化气体，包括但不限于反应的净化气体、非反应的净化气体、氧化净化气体和非氧化净化气体，但对本发明等离子体净化方法的第一优选实施例，第一净化气体组分最好包括氧化净化气体成分。更优选地，氧化净化气体成分是氧气的氧化净化气体成分。更优选地，以流速从约80至约500标准立方厘米/分钟(sccm)来提供氧气的氧化净化气体成分。可供选择地，除氧化净化气体组分外，第一净化气体组分还可含有非氧化净化气体组分。作为更优选方案，非氧化净化气体组分是氩气的非氧化净化气体组分。作为最优选方案，以流速从约20至约200标准立方厘米/分钟来提供氩气非氧化净化气体组分。
在本发明的等离子体净化方法的第一优选实施例中，在对集成电路层13进行等离子体辅助处理后，可推定第一净化气体组分有助于化学与物理蚀刻在等离子体辅助处理反应室中保留的任何粒子18。而且，通过降低等离子体辅助处理反应室内的第一射频功率到第二射频功率，通过第一等离子体净化步骤，等离子体16′内的粒子密度集中在更远离集成电路层13表面的位置处。最后，通过在第一等离子体净化步骤中把压力从第一反应室压力增加到第二反应室压力，在等离子体辅助处理反应室内每摩尔第一净化气体的粒子18浓度将降低。
当对半导体基底12上的集成电路层13进行等离子体辅助集成电路层处理，在其后跟着本发明的等离子体净化方法的第一优选实施例的第一等离子体净化步骤时，与没有从本发明等离子体净化方法的第一优选实施例的一步等离子体净化处理中获益的其它相同集成电路层13相比较，当从等离子体辅助处理反应室中取出半导体基底12时，在集成电路层13表面上发现更少粒子。
为获得比本发明的方法的第一优选实施例的等离子体净化方法更优良的性能，可选择采用紧跟第一等离子体净化步骤后的第二等离子体净化步骤。根据第二等离子体净化处理步骤，在等离子体辅助处理反应室中的电极和等离子体的示意横截面图如图3所示。除图2中所示等离子体16′的大小增加到图3中所示的包围等离子体16″外，图3的示意横截面图别的方面与图2所示的示意横截面图相同。而且粒子18的高密度平面继续进一步极化远离图3中的集成电路层13表面。
第二等离子体净化步骤最好进行从约5至约15秒的第二等离子体净化时间。第二等离子体净化步骤最好采用第二净化气体组分、第三射频功率和第三反应室压力。优选地，第二净化气体组分与第一净化气体组分相同。优选地，第三射频功率不大于第二射频功率，而第三反应室压力小于第二反应室压力。
为提供本发明方法的第一优选实施例的任选两步等离子体净化处理的最佳性能，实验发现第三射频功率最好是第一等离子体净化步骤中所用第二射频功率的约20-约100％。类似地，实验还发现第三反应室压力最好不大于第一等离子体净化步骤中所用第二反应室压力的约50％。
在第二等离子体净化步骤中，第二净化气体的目的是继续化学与物理蚀刻在第一等离子体净化步骤后仍剩余在等离子体辅助处理反应室内的任何粒子18。而且，从第一等离子体净化步骤到第二等离子体净化步骤的射频功率继续降低，使在等离子体16′中剩余的粒子18继续极化离开集成电路层13表面。最后，通过再降低从第一等离子体净化步骤到第二等离子体净化步骤的反应室压力，大量第二净化气体从反应室中排出，同它一起带走夹在大量第二净化气体中的粒子18。
本领域已知在那些等离子体辅助集成电路层处理中，通过磁场的应用一般可加速或改进等离子体辅助集成电路层处理。本发明等离子体净化方法的第一优选实施例的等离子体辅助处理、第一等离子体净化步骤和任选的第二等离子体净化步骤可选择从这种磁场应用中受益。为此，有一些把磁场引入等离子体辅助处理反应室中的方法，包括但不限于(1)在等离子体辅助处理反应室中的阴极和阳极附近内引入磁铁；(2)通过位于等离子体辅助处理反应室外部的装置，象例如电子回旋共振装置这样的装置产生磁场。对本发明等离子体净化方法的第一优选实施例，磁场可出现在等离子体辅助处理、第一等离子体净化处理步骤和任选的第二等选择离子体净化处理步骤期间。磁场如果存在的话，最好强度不大于约100高斯。
当完成任选的第二等离子体净化步骤时，本发明的等离子体净化方法的第一优选实施例的一步等离子体净化处理已发展成达到本发明等离子体净化方法的第一优选实施例的任选两步等离子体净化处理。与(1)没有从本发明等离子体净化方法的第一优选实施例的任选两步等离子体净化处理中受益的类似集成电路层；或(2)仅从本发明等离子体净化方法的第一优选实施例的一步等离子体净化处理中受益的类似集成电路层相比，在等离子体辅助处理中处理的、后面跟有本发明等离子体净化方法的第一优选实施例的任选两步等离子体净化处理的集成电路层将有更少的表面污染粒子。
除了本发明等离子体净化方法的第一优选实施例，即本发明的一步等离子体净化处理或任选两步等离子体净化处理的一般应用之外，还有本发明的等离子体净化方法的两个附加优选实施例，它们是在特殊等离子体辅助集成电路层处理之后，跟着本发明等离子体净化方法的第一优选实施例的一步或任选两步等离子体净化处理。第一附加实施例是在等离子体辅助氧化硅集成电路层蚀刻处理后，进行本发明等离子体净化方法的第一优选实施例的等离子体净化处理。本实施例代表本发明等离子体净化方法的第二优选实施例。第二附加实施例是在等离子体辅助集成电路层沉积处理后，进行本发明等离子体净化方法的第一优选实施例的等离子体净化处理。本实施例代表本发明等离子体净化方法的第三优选实施例。
至于本发明等离子体净化方法的第二优选实施例，等离子体辅助氧化硅集成电路层蚀刻处理一般在集成电路制造技术中是公知的。这种处理通常在等离子体辅助处理反应室中在规定给本发明等离子体净化方法的第一优选实施例的等离子体辅助处理的范围内的射频功率和反应室压力下进行。而且，氧化硅集成电路层可通过它形成在半导体基底上的一些方法也是普通公知的。这些方法包括但不局限于化学汽相淀积(CVD)法、等离子体增强化学汽相淀积(PECVD)法、旋涂玻璃(SOG)淀积法和物理汽相淀积(PVD)溅射法。任何上述淀积法可应用于形成氧化硅集成电路层，对该集成电路层实施本发明等离子体净化方法的第二优选实施例的等离子体净化处理。
因此，为实施本发明等离子体净化方法的第二优选实施例，氧化硅集成电路层首先形成在半导体基底上。然后通过等离子体辅助处理蚀刻氧化硅集成电路层。然后按照本发明等离子体净化方法的第一优选实施例的等离子体净化处理来净化借以蚀刻氧化硅集成电路层的等离子体。
对本发明等离子体净化方法的第二优选实施例，蚀刻氧化硅集成电路层的等离子体辅助处理最好采用(1)从约600至约950瓦的第一射频功率；(2)从约200至约300毫乇的第一反应室压力；(3)约10至约100标准立方厘米每分钟(sccm)的三氟甲烷、约65至约100标准立方厘米每分钟(sccm)的四氟化碳和约40至约80标准立方厘米每分钟(sccm)的氩气的反应气体组分；(4)约20至约100高斯的磁场强度。
对本发明等离子体净化方法的第二优选实施例，第一等离子体净化步骤最好采用(1)约250至约350瓦的第二射频功率；(2)从约400至约900毫乇的第二反应室压力；(3)在约100至约300标准立方厘米/分钟(sccm)下的第一氧气氧化净化气体组分；和(4)约20至约100高斯的磁场强度。对本发明等离子体净化方法的第二优选实施例，可选择的方案是，第二等离子体净化步骤最好采用(1)从约50至约150瓦的第三射频功率；(2)不大于约200毫乇的第三反应室压力；(3)从约100至约200标准立方厘米每分钟(sccm)的第二氧气氧化净化气体组分；和(4)从约20至约100高斯的磁场强度。
当等离子体辅助氧化硅集成电路层蚀刻处理之后，进行本发明的等离子体净化方法的第二优选实施例的一步或任选两步等离子体净化处理时，在半导体基底上形成蚀刻氧化硅集成电路层，此蚀刻氧化硅集成电路层与没从进行本发明等离子体净化方法的第二优选实施例的一步或任选两步等离子体净化方法中获益的等同蚀刻氧化硅集成电路层相比，有更少的污染粒子沉积在其表面上。
至于本发明等离子体净化方法的第三优选实施例，淀积氧化硅集成电路层的等离子体辅助处理在本领域已公知。这种等离子体辅助处理典型地采用适当的硅源反应气体，例如硅烷和正硅酸四乙酯(TEOS)。这两种硅源反应气体的任何一种都可应用在本发明等离子体净化方法的第三优选实施例中。
对于本发明等离子体净化方法的第三优选实施例，由硅烷或正硅酸四乙酯(TEOS)硅源反应气体淀积氧化硅集成电路层的等离子体辅助处理最好采用(1)从约200至约700瓦的第一射频功率；(2)从约500至约3000毫乇的第一反应室压力；和(3)约100至约600标准立方厘米每分钟(sccm)的硅源反应气体流速。在此过程中通常不采用磁场。
对本发明等离子体净化方法的第三优选实施例，一步等离子体净化处理最好采用(1)从约50至约300瓦的第二射频功率；(2)从约2000至约7000毫乇的第二反应室压力；和(3)在约100至约200标准立方厘米每分钟下的氧气氧化净化气体组分。类似地，对本发明等离子体净化方法的第三优选实施例，任选的第二等离子体净化步骤最好采用(1)从约20至约150瓦的第三射频功率；(2)不大于约500毫乇的第三反应室压力；和(3)在从约100至约200标准立方厘米每分钟(sccm)的流速下的氧气氧化净化气体组分。
当等离子体辅助氧化硅集成电路层淀积后面是根据本发明等离子体净化方法的第三优选实施例的一步或任选两步等离子体净化处理时，氧化硅集成电路层淀积在半导体基底上，该氧化硅集成电路层与没从进行本发明等离子体净化方法的第三优选实施例的一步或任选两步等离子体净化处理中获益的等同淀积的氧化硅集成电路层相比有更少的污染粒子沉积在其表面上。
例子三组8英寸宽半导体基底在其表面上形成氧化硅集成电路层。通过如本领域通用的方法和材料，由或者旋涂玻璃氧化硅集成电路层处理或者等离子体增强化学汽相淀积(PECVD)氧化硅集成电路层处理来形成氧化硅集成电路层。氧化硅集成电路层的厚度在从约3000至约15000埃的范围内。通过本领域的常规技术测量所有氧化硅集成电路层的表面，以确定在那些表面上最初残留的表面污染粒子的水平。
然后根据本发明等离子体净化方法的第二优选实施例中概述的等离子体辅助蚀刻处理，对三组半导体基底之一上的氧化硅集成电路层进行等离子体辅助蚀刻处理。等离子体辅助蚀刻处理采用(1)约850瓦的第一射频功率；(2)约260毫乇的第一反应室压力；(3)约40标准立方厘米每分钟的三氟甲烷、约100标准立方厘米每分钟(sccm)的四氟化碳和约50标准立方厘米每分钟的氩气的反应气体组分；和(4)约50高斯的磁场强度。
在三组半导体基底的第二组上的氧化硅集成电路层受到同提供给第一组半导体基底上的氧化硅集成电路层同样的等离子体辅助蚀刻处理。然而，在第二组半导体基底上的氧化硅集成电路层另外受到按照本发明等离子体净化方法的第二优选实施例的一步等离子体净化处理。一步等离子体净化处理采用(1)用250瓦的第二射频功率；(2)约400毫乇的第二反应室压力；(3)在约300标准立方厘米每分钟(sccm)下的第一氧气氧化净化气体组分；(4)约50高斯的磁场强度；和(5)约10秒的第一净化时间。
最后，在三组半导体基底片上的第三组上的氧化硅集成电路层受到等离子体辅助蚀刻处理，其后面是根据本发明等离子体净化方法的第二优选实施例的任选两步等离子体净化处理。在第三组半导体基底上的氧化硅集成电路层受到同提供给三组半导体基片的第二组上的氧化硅集成电路层同样的等离子体辅助蚀刻处理和一步等离子体净化处理。而且，在第三组半导体基底上的氧化硅集成电路层也经受到根据本发明等离子体净化方法的第二优选实施例的任选第二等离子体净化步骤。第二等离子体净化步骤采用(1)约100瓦的第三射频功率；(2)约50毫乇的第三反应室压力；(3)在约200标准立方厘米每分钟(sccm)下的第二氧气氧化净化气体组分；(4)约60高斯的磁场强度；和(5)约5秒的第二净化时间。
然后再测量每个氧化硅集成电路层以确定通过等离子体辅助氧化硅集成电路层蚀刻处理附加的表面污染粒子水平。这些测量结果如表Ⅰ所列。
表Ⅰ处理条件每个基片附加的粒子没有等离子体净化的蚀刻 250+/-50有一步等离子体净化的蚀刻30+/-8有两步等离子体净化的蚀刻25+/-5从表Ⅰ数据可见，无论一步等离子体净化处理还是任选两步等离子体净化处理，当在本发明等离子体净化方法的第二优选实施例范围中使用时，与没有从本发明等离子体净化方法的第二优选实施例的一步等离子体净化处理或任选两步等离子体净化处理受益的相同蚀刻氧化硅集成电路层相比，可提供在其表面沉积更少污染粒子的蚀刻氧化硅集成电路层。
正如本领域技术人员所理解，本发明的优选实施例和例子是本发明的示意性说明而非限定本发明。对实施本发明优选实施例和例子的方法及材料的改进和变化可产生在所附权利要求所限定的本发明的等离子体净化方法的精神范围内的附加实施例和例子。
权利要求
1．一种用于在等离子体辅助处理反应室中限制污染粒子沉积在集成电路层上的方法，包括在等离子体辅助处理反应室内对集成电路层实施等离子体辅助处理，等离子体辅助处理采用适宜于等离子体辅助处理和集成电路层的反应气体组分、第一射频功率和第一反应室压力；紧跟在等离子体辅助处理后面实施第一等离子体净化步骤，经历第一净化时间，第一等离子体净化步骤采用第一净化气体组分、第二射频功率和第二反应室压力，第二射频功率低于第一射频功率，而第二反应室压力高于第一反应室压力。
2．如权利要求1所述的方法，其中，等离子体辅助处理从等离子体辅助集成电路层形成处理、等离子体辅助集成电路层除去处理和等离子体辅助集成电路层修改处理构成的等离子体辅助处理组中选择。
3．如权利要求1所述的方法，其中，集成电路层从集成电路导体层、集成电路绝缘体层、集成电路半导体层和集成电路光敏层构成的集成电路层组中选择。
4．如权利要求1所述的方法，其中，第一射频功率是从约200到约950瓦，并且第一反应室压力是从约200到约3000毫乇。
5．如权利要求1所述的方法，其中，第一净化时间是从约5到约30秒。
6．如权利要求1所述的方法，其中，第一净化气体组分含有氧化第一净化气体组分。
7．如权利要求6所述的方法，其中，氧化第一净化气体组分含有氧气氧化第一净化气体组分。
8．如权利要求7所述的方法，其中，在从约80至约500标准立方厘米每分钟的氧气流速下，提供氧气氧化第一净化气体组分。
9．如权利要求1所述的方法，其中，第一净化气体组分除氧化第一净化气体组分外，还含有非氧化第一净化气体组分。
10．如权利要求9所述的方法，其中，非氧化第一净化气体组分是氩气非氧化第一净化气体组分。
11．如权利要求10所述的方法，其中，在从约20到约200标准立方厘米每分钟的流速下提供氩气非氧化第一净化气体组分。
12．如权利要求1所述的方法，其中，第二射频功率是第一射频功率的约20到约50％，并且第二反应室压力是第一反应室压力的约150到约400％。
13．如权利要求1所述的方法，还包括紧跟在第一等离子体净化步骤后面的第二等离子体净化步骤，经历第二净化时间，第二等离子体净化步骤采用第二净化气体组分、第三射频功率和第三反应室压力，第三射频功率不大于第二射频功率，并且第三反应室压力低于第二反应室压力。
14．如权利要求13所述的方法，其中，第二净化时间是从约5到约15秒。
15．如权利要求13所述的方法，其中，第二净化气体组分与第一净化气体组分相同。
16．如权利要求13所述的方法，其中，第三射频功率是第二射频功率的约20到约100％，并且第三反应室压力不大于第二反应室压力的约50％。
17．一种用于限制污染粒子沉积在等离子体辅助处理反应室内蚀刻的氧化硅集成电路层上的方法，包括通过等离子体辅助处理，在等离子体辅助处理反应室内蚀刻氧化硅集成电路层，等离子体辅助处理采用第一反应气体组分、第一射频功率和第一反应室压力；紧跟在等离子体辅助处理后面实施第一等离子体净化步骤，经历第一净化时间，第一等离子体净化步骤采用第一净化气体组分、第二射频功率和第二反应室压力，第二射频功率低于第一射频功率，并且第二反应室压力高于第一反应室压力。
18．如权利要求17所述的方法，其中，第一射频功率是从约600到约950瓦，并且第一反应室压力是从约200到约300毫乇。
19．如权利要求18所述的方法，其中，第二射频功率是从约250到约350瓦，并且第二反应室压力是从约400到约900毫乇。
20．如权利要求18所述的方法，还包括紧跟第一等离子体净化步骤后面实施第二等离子体净化步骤，经历第二净化时间，第二等离子体净化步骤采用第二净化气体组分、第三射频功率和第三反应室压力，第三射频功率不大于第二射频功率，并且第三反应室压力低于第二反应室压力。
21．如权利要求20所述的方法，其中，第三射频功率是从约50到约150瓦，并且第三反应室压力不大于约200毫乇。
22．一种用于限制在等离子体辅助处理反应室内淀积的氧化硅集成电路层上污染粒子沉积的方法，包括在等离子体辅助处理反应室内通过等离子体辅助处理淀积氧化硅集成电路层，等离子体辅助处理采用第二反应气体组分、第一射频功率和第一反应室压力；紧跟在等离子体辅助处理后面实施第一等离子体净化步骤，经历第一净化时间，第一等离子体净化步骤采用第一净化气体组分、第二射频功率和第二反应室压力，第二射频功率低于第一射频功率，并且第二反应室压力高于第一反应室压力。
23．如权利要求22所述的方法，其中，第一射频功率是从约200到约700瓦，并且第一反应室压力是从约500到约3000毫乇。
24．如权利要求23所述的方法，其中，第二射频功率是从约50到约300瓦，并且第二反应室压力是从约2000到约7000毫乇。
25．如权利要求22所述的方法，还包括紧跟在第一等离子体净化步骤后面实施的第二等离子体净化步骤，经历第二净化时间，第二等离子体净化步骤采用第二净化气体组分、第三射频功率和第三反应室压力，第三射频功率不大于第二射频功率，并且第三反应室压力低于第二反应室压力。
26．如权利要求25所述的方法，其中，第三射频功率是从约20到约150瓦，并且第三反应室压力不大于约500毫乇。
全文摘要
一种用于在等离子体辅助处理反应室中限制污染粒子沉积在集成电路层上的方法,包括在反应室内对集成电路层实施等离子体辅助处理,该处理采用适宜的反应气体组分、第一射频功率和第一反应室压力;紧跟在等离子体辅助处理后面实施第一等离子体净化步骤,经历第一净化时间,第一等离子体净化步骤采用第一净化气体组分、第二射频功率和第二反应室压力,第二射频功率低于第一射频功率,而第二反应室压力高于第一反应室压力。
文档编号H05H1/00GK1219094SQ9710937
公开日1999年6月9日 申请日期1997年12月5日 优先权日1997年12月5日
发明者廖志成 申请人:世界先进积体电路股份有限公司