层积体及阻气膜的制作方法
【技术领域】
[0001] 本发明涉及一种在基材的外面具备利用原子层沉积法形成的原子层沉积膜的层 积体、以及由该层积体构成的阻气膜。
[0002] 本申请基于2013年3月27日向日本申请的日本特愿2013-066166号主张优先权， 其内容以引用方式并入本文。
【背景技术】
[0003] 利用使物质像气体那样呈在原子/分子水平上运动的状态的气相从而在物 体的表面上形成薄膜的方法可大致区分为：化学气相沉积法（CVD:ChemicalVapor Deposition)和物理气相沉积法（PVD:PhysicalVaporDeposition)。
[0004] 作为代表性的PVD，有真空蒸镀法及溅射法等，特别地，对于溅射法而言，通常装置 成本高，但可进行膜质和膜厚均匀性优异的高品质的薄膜的成膜。因此，广泛地应用于液晶 显示器等显示设备等。
[0005] CVD为向真空室内导入原料气体，通过热能使1种或2种以上的气体在基板上分 解或反应，从而使固体薄膜成长的方法。使气体分解或反应时，为了促进成膜时的反应， 或为了降低反应温度，也有并用等离子体或催化剂（Catalyst)反应的方法，分别被称为 PECVD(PlasmaEnhancedCVD)、Cat-CVD等。这种CVD具有成膜缺陷少的特征，主要适用于 栅绝缘膜的成膜等半导体设备的制造工序。
[0006] 另外，近年来，原子层沉积法（ALD法：AtomicLayerDeposition)备受关注。该 ALD法为通过表面的化学反应使吸附在表面上的物质以原子水平逐层进行成膜的方法，被 分类为CVD的范畴。需要说明的是，ALD法与一般的CVD区别点在于，所谓的CVD( -般的 CVD)为使用单一的气体或同时使用多种气体在基板上使其反应而使薄膜成长的方法。与此 相对，ALD法为交替地使用被称为前体或先驱者的富有活性的气体和反应性气体（其在ALD 法中也被称为前体），通过基板表面的吸附和与所述吸附接续的化学反应从而以原子水平 逐层使薄膜成长的特殊的成膜方法。
[0007] 以下示出ALD法的具体的成膜方法。首先，利用在基板上的表面吸附中，当用某种 气体覆盖表面时，则不再有该气体的吸附发生的所谓的自限效应，在仅一层前体吸附后，将 未反应的前体排气。接着，导入反应性气体，使之前的前体氧化或还原从而得到仅一层具有 所期望的组成的薄膜之后，将反应性气体排气。而且，将上述处理设为1循环，重复该循环 使薄膜成长并进行成膜。因此，在ALD法中，薄膜2维地成长。另外，不只是与现有的真空 蒸镀法及溅射等相比，即使与一般的CVD等相比，ALD法成膜缺陷也少。
[0008] 因此，期待在食品及医药品等包装领域及电子零件领域等宽广的领域中的应用。
[0009] 另外，在ALD法中，有在使第二前体分解、并与吸附于基板的第一前体反应的工序 中，为了激活反应而使用等离子体的方法。该方法被称为等离子体激活ALD(PEALD:Plasma EnhancedALD)、或简称为等离子体ALD。
[0010] ALD法的技术是在1974年由芬兰的Dr.TuomoSumtola提出的。一般而言，由于 可得到高品质、高密度的成膜，因此ALD法在栅绝缘膜等半导体领域中的应用正在推进，并 且在ITRS(InternationalTechnologyRoadmapforSemiconductors(国际半导体技术 发展路线图））中也有与ALD法有关的记载。另外，ALD法与其它成膜法相比，没有斜影效 果（溅射粒子倾斜地入射到基板表面而产生成膜不规则的现象），因此，如果存在可渗入气 体的间隙，则可以进行成膜。因此，ALD法除在具有深度和宽度之比大的高纵横比的基板上 的线及孔的覆膜中的应用之外，还期待也应用于在3维结构物的覆膜用途中与MEMS(Micro ElectroMechanicalSystems(微机电系统））相关的方面等。
[0011] 但是，作为ALD法的缺点，可列举：为了进行ALD法而需要使用特殊的材料的方面 及由此导致的成本升高等，最大的缺点在于，成膜速度慢。例如，与通常的真空蒸镀或溅射 等成膜法相比，成膜速度慢5~10倍左右。
[0012] 使用如上所述的成膜法利用ALD法形成薄膜的对象为如下各种材料：诸如晶片及 光掩模等那样的小的板状的基板、诸如玻璃板等那样的大面积并且不具有挠性的基板、或 诸如薄膜等那样的大面积且具有挠性的基板等。与这些用途对应，在用于在这些基板上形 成薄膜的量产设备中，根据成本方面、处理的容易程度及成膜品质等，提出了各种的基板的 处理方法，且正在被实用化。
[0013] 作为用于在基板上形成薄膜的量产装置，例如对于晶片而言，有向成膜装置供给 一片基板从而进行成膜、其后替换为下一基板再次进行成膜的单片式成膜装置，或者将多 个基板汇集设置、并对全部的晶片进行统一的成膜的分批式成膜装置等。
[0014] 另外，作为对玻璃基板等进行成膜的量产装置的实例，有一边相对于成为成膜源 的部分逐次输送基板，一边同时进行成膜的在线式成膜装置。作为其它的装置，有利用了所 谓的辊对辊的涂布成膜装置，即主要对挠性基板从辊上卷出基板、在输送基板的同时进行 成膜、并将基板卷绕于其它辊上。作为涂布成膜装置，也可列举web涂布成膜装置，该web 涂布成膜装置不只是将挠性基板，还可将成为成膜对象的基板载置于可以连续输送基板的 挠性的片材、或一部分为挠性的托盘上从而进行连续成膜。
[0015] 对于利用任一种成膜装置的成膜方法及基板处理方法，从成本方面、品质方面及 处理的容易程度等观点出发进行判断，采用成膜速度最快的成膜装置的组合。
[0016] 需要说明的是，作为相关技术，公开有利用ALD法进行原子层蒸镀、由此在塑料薄 膜的表面形成阻隔层的技术（例如参照专利文献1)。专利文献1公开有利用ALD法实施原 子层蒸镀、由此实现阻隔特性优异的阻隔膜的技术。
[0017] 现有技术文献
[0018] 专利文献
[0019] 专利文献1:日本特开2012-096432号公报
【发明内容】
[0020] 发明要解决的课题
[0021] 如上所述，众所周知的是利用ALD法在基材的外面设置原子层沉积膜而成的层积 体，这些层积体用于具有高的阻气性的阻气膜等。但是，原子层沉积膜容易因外力而损伤。 当因任何外力而使原子层沉积膜损伤时，有时根据损伤的大小产生在原子层沉积膜的膜厚 方向上延伸的贯穿孔。这样在原子层沉积膜上产生膜厚方向的贯穿孔时，气体会通过该贯 穿孔而在与基材之间出入。因此，层积体的阻气性降低。
[0022] 另外，作为其它问题点，在使用具有这样容易损伤的原子层沉积膜的层积体来制 造薄膜状的阻气膜的情况下，如果不是在形成原子层沉积膜之后刚体不接触原子层沉积膜 那样的制造线，则成为层积体的阻气性降低的主要原因。因此，在使用层积体制造阻气膜的 情况中，在制造工序中将阻气膜卷绕成辊状时招致阻气性的降低。因此，存在不能将阻气膜 制成辊状来输送、保管的问题。
[0023] 本发明是鉴于这种情况而完成的，其目的在于，提供一种使形成于基材的外面的 原子层沉积膜不易因外力而损伤并提高了阻气性的层积体、以及由该层积体形成的阻气 膜。
[0024] 解决问题的手段
[0025]为了解决该课题，本发明的第一方式的层积体包括：具有表面的基材，覆盖所述基 材的所述表面、且其膜厚为3nm以上500nm以下的原子层沉积膜，和覆盖所述原子层沉积膜 的保护膜层，其中，将所述原子层沉积膜的厚度设为ta、将所述保护膜层的厚度设为 所述保护膜层的厚度满足ta<t%< 50t3的关系。
[0026]另外，所述保护膜层由水溶性高分子和金属醇盐构成。
[0027]另外，所述保护膜层可以由具有选自Si、Al、Ti中的至少一个元素的氧化物、氮化 物、氧氮化物中的任一种构成。
[0028]另外，所述保护膜层可以利用湿式涂布或干式涂布中的任一种技术而形成。
[0029]另外，本发明的第二方式的阻气膜为所述层积体形成为薄膜状。
[0030] 发明效果
[0031] 根据本发明的上述方式，通过在覆盖基材的原子层沉积膜的外面设置保护膜层， 原子层沉积膜难以因外力损伤。即，可以将在原子层沉积膜的膜厚方向上气体出入这样的 损伤在原子层沉积膜上产生的可能性抑制为低水平。由此，可以较高地维持层积体及由该 层积体构成的阻气膜的阻气性，同时，可以防止外力等引起的阻气性的降低。
[0032] 附图简要说明
[0033] 图1是表示本发明的一个实施方式的层积体的构成的剖面图。
【具体实施方式】
[0034] 以下，对本发明的实施方式进行说明。图1是表示本发明的一个实施方式中的层 积体的构成的剖面图。如图1所示，层积体5具备：基材1、沿基材1的一个外面（表面）而 形成的底涂层（以下称为"UC层"。）2、在UC层2的表面上形成的原子层沉积膜（以下称 为"ALD膜"。）3和覆盖ALD膜3的保护膜层（以下称为"0C层"。）4。
[0035] 基材1由高分子材料构成。作为高分子材料，可列举例如：聚乙烯（PE)、聚丙烯 (PP)、聚苯乙烯（PS)、聚对苯二甲酸乙二醇酯（PET)、尼龙及聚醚砜等高分子材料。
[0036] 将层积体5用作阻气膜的情况下，考虑作为精密零件及电致发光元件等电子零件 的包装材料的适当性和作为阻气膜的加工适当性，基材1的厚度优选为12μm以上200μm 以下。
[0037]UC层2是为了使形成于其表面的ALD膜3高密度化从而防止在ALD膜3的膜厚方 向上产生气体透过的间隙而设置的。为