及显示装置的【具体实施方式】进行详细地说明。
[0050]本发明实施例提供的一种栅极驱动电路，如图1所示，包括串联的多个第一移位寄存器Stagel、Stage2……StageN;还包括:至少一个第二移位寄存器(图1示出一个第二移位寄存器stagel);每个第二移位寄存器用于代替出现异常的第一移位寄存器工作；
[0051]每个第一移位寄存器的时钟信号端通过第一连接线与时钟信号线电性连接;与每个第二移位寄存器的时钟信号端电性连接的第一修复线与时钟信号线交叉设置且相互绝缘;例如，如图1所示，奇数级的第一移位寄存器Stagel、Stage3……的时钟信号端CLKA和CLKB通过第一连接线I分别与时钟信号线CLKl和CLK3电性连接，偶数级的第一移位寄存器Stage2、Stage4……的时钟信号端CLKA和CLKB通过第一连接线I分别与时钟信号线CLK2和CLK4电性连接，与第二移位寄存器stagel的时钟信号端CLKA和CLKB电性连接的第一修复线2与时钟信号线CLK1、CLK2、CLK3和CLK4交叉设置且相互绝缘；
[0052]与每个第二移位寄存器的开启信号端电性连接的第二修复线和与每个第一移位寄存器的开启信号端电性连接的第二连接线交叉设置且相互绝缘;例如，如图1所示，与第二移位寄存器stagel的开启信号端INPUT电性连接的第二修复线3和与每个第一移位寄存器的开启信号端INPUT电性连接的第二连接线4交叉设置且相互绝缘；
[0053]与每个第二移位寄存器的输出信号端电性连接的第三修复线和与每个第一移位寄存器的输出信号端电性连接的第三连接线交叉设置且相互绝缘;例如，如图1所示，与第二移位寄存器stagel的输出信号端OUT电性连接的第三修复线5和与每个第一移位寄存器的输出信号端OUT电性连接的第三连接线6交叉设置且相互绝缘；
[0054]与每个第二移位寄存器的复位信号端电性连接的第四修复线和与每个第一移位寄存器的复位信号端电性连接的第四连接线交叉设置且相互绝缘;例如，如图1所示，与第二移位寄存器stagel的复位信号端RESET电性连接的第四修复线7和与每个第一移位寄存器的复位信号端RESET电性连接的第四连接线8交叉设置且相互绝缘。
[0055]本发明实施例提供的上述栅极驱动电路，在第一移位寄存器出现异常时，第二移位寄存器可以代替出现异常的第一移位寄存器工作，这样，通过对栅极驱动电路中的异常级的第一移位寄存器进行修复，可以保证整个栅极驱动电路的正常工作，从而可以提高显示装置的良率;并且，第二移位寄存器的各信号端电性连接的修复线和各第一移位寄存器的各信号端电性连接的信号线和连接线交叉绝缘设置，因此，在利用第二移位寄存器进行修复时，只需将第二移位寄存器的各信号端电性连接的修复线和异常级的第一移位寄存器的各信号端电性连接的信号线和连接线熔融连接即可，无需额外对各修复线提供信号。以第三级第一移位寄存器Stage3出现异常为例进行说明，只需将第二移位寄存器stagel的第一修复线2与第三级第一移位寄存器Stage3的第一连接线I所连接的时钟信号线CLKl和CLK3熔融连接，将第二移位寄存器stagel的第二修复线3与第三级第一移位寄存器Stage3的开启信号端INPUT电性连接的第二连接线4熔融连接，将第二移位寄存器stagel的第三修复线5与第三级第一移位寄存器Stage3的输出信号端OUT电性连接的第三连接线6熔融连接，将第二移位寄存器stagel的第四修复线7与第三级第一移位寄存器Stage3的复位信号端RESET电性连接的第四连接线8熔融连接即可，无需通过栅极驱动电路额外对第二移位寄存器stagel的第一修复线2、第二修复线3、第三修复线5和第四修复线7提供信号。
[0056]需要说明的是，本发明实施例提供的上述栅极驱动电路，可以应用于采用GOA工艺形成的各种类型的栅极驱动电路，在此不做限定。例如，本发明实施例提供的上述栅极驱动电路可以为如图1所示的结构，各第一移位寄存器和各第二移位寄存器的结构可以为如图2所示的结构。具体地，如图2所示，包括五个晶体管Ml、M2、M3、M4和M5，控制信号端包括启动信号端INPUT、时钟信号端CLKA和CLKB、低电平信号端VGL以及复位信号端RESET，输出信号端为OUT;如图1所示，对于各第一移位寄存器Stagel、Stage2……StageN而言，启动信号由本级第一移位寄存器的上一级第一移位寄存器的输出信号产生，对于第一级第一移位寄存器Stagel，栅极驱动电路为其提供专用的STV信号作为启动信号，复位信号由本级第一移位寄存器的下两级第一移位寄存器的输出信号产生，最后两级第一移位寄存器StageN-1和StageN的复位信号由栅极驱动电路提供或利用专用的复位电路为其提供复位信号，输出信号输出给本级第一移位寄存器对应的栅线，奇数级的第一移位寄存器Stagel、Stage3……的时钟信号端CLKA和CLKB分别与时钟信号线CLKl和CLK3相连，偶数级的第一移位寄存器Stage2、Stage4……的时钟信号端CLKA和CLKB分别与时钟信号线CLK2和CLK4相连;各第二移位寄存器的结构与第一移位寄存器的结构相同，以便于在某级第一移位寄存器出现异常时，利用第二移位寄存器来代替出现异常的第一移位寄存器工作，从而保证整个栅极驱动电路的正常工作，进而保证显示装置正常显示画面;在一帧的显示时间内，栅极驱动电路对显示装置中的所有栅线逐行提供一个一定宽度的脉冲信号，其时间宽度一般为每行像素所分配的充电时间的一倍至数倍，其波形通常为方波，源极驱动电路配合每条栅线上脉冲信号产生的时间，对各像素逐行提供正确的视频信号电压，从而实现画面的正常显示。
[0057]在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图1所示，第一修复线2与时钟信号线CLK1、CLK2、CLK3和CLK4交叉绝缘设置，因此，第一修复线2可以与时钟信号线CLK1、CLK2、CLK3和CLK4异层设置，这样，可以避免第一修复线2与时钟信号线CLK1、CLK2、CLK3和CLK4电性连接而导致栅极驱动电路不能正常工作。
[0058]在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图1所示，第一修复线2和第一连接线I均与时钟信号线CLK1、CLK2、CLK3和CLK4交叉绝缘设置，因此，可以将第一修复线2与第一连接线I同层设置，即对同一膜层采用同一次构图工艺同时形成第一修复线2与第一连接线I，这样，可以简化栅极驱动电路的制作工艺，降低生产成本。当然，第一修复线与第一连接线也可以通过两次构图工艺分别形成，在此不做限定。
[0059]在具体实施时，在本发明实施例提供的上述栅极驱动电路中，由于第一修复线与时钟信号线异层设置，且第一修复线与连接线同层设置，因此，可以将第一修复线和第一连接线与栅线同层设置，时钟信号线与数据线同层设置;或者，也可以将第一修复线和第一连接线与数据线同层设置，时钟信号线与栅线同层设置，这样，可以进一步地简化栅极驱动电路的制作工艺，降低生产成本。
[0060]在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图1所示，第二修复线3与第二连接线4交叉绝缘设置，因此，可以将第二修复线3与第二连接线4异层设置，这样，可以避免第二修复线3与第二连接线4电性连接而导致栅极驱动电路不能正常工作。
[0061]在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图1所示，第三修复线5与第三连接线6交叉绝缘设置，因此，可以将第三修复线5与第三连接线6异层设置，这样，可以避免第三修复线5与第三连接线6电性连接而导致栅极驱动电路不能正常工作。
[0062]在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图1所示，第四修复线7与第四连接线8交叉绝缘设置，因此，可以将第四修复线7与第四连接线8异层设置，这样，可以避免第四修复线7与第四连接线8电性连接而导致栅极驱动电路不能正常工作。
[0063]在具体实施时，在本发明实施例提供的上述栅极驱动电路中，在第二修复线、第三修复线和第四修复线相互绝缘的前提下，可以将第二修复线、第三修复线和第四修复线同层设置，即对同一膜层采用同一次构图工艺同时形成第二修复线、第三修复线和第四修复线，这样，可以简化栅极驱动电路的制作工艺，降低生产成本。当然，第二修复线、第三修复线和第四修复线也可以通过多次构图工艺分别形成，在此不做限定。
[0064]在具体实施时，在本发明实施例提供的上述栅极驱动电路中，在第二连接线、第三连接线和第四连接线相互绝缘的前提下，可以将第二连接线、第三连接线和第四连接线同层设置，即对同一膜层采用同一次构图工艺同时形成第二连接线、第三连接线和第四连接线，这样，可以简化栅极驱动电路的制作工艺，降低生产成本。当然，第二连接线、第三连接线和第四连接线也可以通过多次构图工艺分别形成，在此不做限定。
[0065]在具体实施时，在本发明实施例提供的上述栅极驱动电路中，由于第二修复线、第三修复线和第四修复线同层设置，第二连接线、第三连接线和第四连接线同层设置，第二修复线与第二连接线异层设置，第三修复线与第三连接线异层设置，第四修复线与第四连