用于金属熔丝应用的堆叠通道结构的制作方法
【专利说明】用于金属熔丝应用的堆叠通道结构
[0001 ] 本申请是申请号为201280016328.1(国际申请号:PCT/US2012/028847)、发明名称为“用于金属熔丝应用的堆叠通道结构”的发明专利申请的分案申请。
[0002]相关申请的交叉引用
[0003]本申请要求于2011年3月29日提交的名称为“STACKED VIA STRUCTURE FOR METALFUSE APPLI CAT 1NS”的美国专利申请13/0 7440 7的权益，该专利申请的全部内容作为引用并入本文。
技术领域
[0004]本发明涉及电子熔丝(e熔丝)。更具体地，本发明涉及用于金属熔丝应用的堆叠通道结构。
【背景技术】
[0005]在先进技术中，6恪丝已在多晶娃(PC)级别下实施。在编程(programming)期间，持续时间短的高电流脉冲通过所述结构。这使PC顶部的硅化物不可逆地迀移，导致阻抗发生变化，从而充当可编程熔丝。
[0006]随着微型化(scaling)的推进，变得更加难以在PC级别上实施这些e恪丝，因为穿过第一金属层或导体的最大可允许电流下降。此外，与该情况相关联的附带损害变得更加难以容忍。结果，有在金属互连级别下实施这些熔丝并使用电迀移(EM)现象来编程这些熔丝的动力。
[0007]在铜(Cu)互连中导致EM的功率需求比典型PC级别的熔丝更大。这部分地由于用在Cu互连中的衬里材料，诸如钽(Ta)和氮化钽(TaN)，必须与Cu—起烧断，以获得恰当的熔丝编程。因此，需要设计熔丝结构，其易受EM影响，而不会危害剩余互连的可靠性。
[0008]在常规金属熔丝方法中，如图1所示，两层结构包括嵌入电介质层10中的导体11以及嵌入电介质层20中的通道21和线22。盖层(cap layer)23典型地被沉积在线22和电介质层20之上。电子流从通道21进入线22。高电流被施加在正电流连接件(I + )和负电流连接件(1-)之间，以引起EM失效。使用正电压连接件(V+)和负电压连接件(V-)来测量所述结构上的电压。通过熔丝结构的电子流从下层金属导体11至上层金属线22。
[0009]在该设计中，在通道21中会发生一些失效，同时在线22中发生其它失效，导致对失效位置缺乏控制，使得在编程后熔丝结构的最终阻抗发生变化。而且，不能从电方面确定失效发生在通道21中还是线22中。线22中的失效不太理想，因为在编程工艺期间会危害盖层23ο
[0010]在该设计下的编程过程会导致对周围电介质层20的损害。来自烧断熔丝区域的材料将出现在被损害电介质区域中。如果发生了这种情况，则应关注的是，所述材料会迀移遍及电介质，导致邻近线路短路。
[0011 ]因此，需要一种结构，使得失效优选出现在通道而不是线中。此外，需要一种检测方法来确定编程过程导致通道损害还是线路损害。所述结构应允许确定来自烧断熔丝区域的材料是否已迀移进入电介质区域中。还希望防止烧断熔丝材料进一步移动。
【发明内容】
[0012]本发明提供了一种后段制程熔丝结构。所述熔丝结构促进在熔丝某些区域中的失效。本发明还提供了一种用于检测在熔丝中何处发生失效的方法以及一种用于检测熔丝中损害的方法。
[0013]根据本发明的实施例，提供了一种熔丝结构。该熔丝结构包括:第一电介质层，具有布置在形成于所述第一电介质层中的第一空腔中的第一导电通道和第一导电线，所述第一导电通道和所述第一导电线具有沿所述第一空腔的至少竖直表面布置的第一衬里;第二电介质层，位于所述第一电介质层上方，所述第二电介质层具有布置在形成于所述第二电介质层中的第二空腔中第二导电通道和第二导电线，所述第二导电通道和所述第二导电线与所述第一导电通道和所述第一导电线电接触，并具有沿所述第二空腔的至少竖直表面布置的第二衬里;其中所述第一衬里的至少一部分的厚度小于所述第二衬里的厚度。
[0014]根据本发明的另一实施例，提供了另一种熔丝结构。该熔丝结构包括:第一电介质层，具有位于形成在第一电介质层中的第一双镶嵌空腔内的第一导电通道和第一导电线，第一导电通道和第一导电线被第一衬里横向围绕;第二电介质层，位于第一电介质层上方，具有嵌入形成在第二电介质层中的第二双镶嵌空腔内的第二导电通道和第二导电线，第二导电通道和第二导电线与第一导电通道和第一导电线电接触，并被第二衬里横向围绕;其中，横向围绕第一导电通道和第一导电线的第一衬里的厚度小于约30nm，横向围绕第二导电通道和第二导电线的第二衬里的厚度大于约30nm。
[0015]根据本发明的另一实施例，提供了另一种熔丝结构。该熔丝结构包括:第一电介质层，具有布置在形成于所述第一电介质层中的第一空腔中的第一导电通道和第一导电线，所述第一导电通道和所述第一导电线具有沿所述第一空腔的至少竖直表面布置的第一衬里;第二电介质层，布置在所述第一电介质层上，所述第二电介质层具有布置在形成于所述第二电介质层中的第二空腔中的第二导电通道和第二导电线，所述第二导电通道和所述第二导电线与所述第一导电通道和所述第一导电线电接触，所述第二导电线围绕所述第二导电通道横向延伸，使得所述第二导电线在所有方向上延伸成至少比所述第二导电通道的上部的直径宽，所述第二导电线具有沿所述第二空腔的至少竖直表面布置的第二衬里;其中所述第一衬里的厚度小于所述第二衬里的厚度。
[0016]根据本发明的另一实施例，提供了一种用于电检测导电通道和导电线中的失效的方法。该方法包括以下步骤:使得电流通过正电流连接件和负电流连接件之间的熔丝结构；测量所述熔丝结构中第一电压连接件和第二电压连接件的每个的电压；以及检测导电通道和导电线之一中的失效;其中，如果断路存在于第一和第二电压连接件两者处，使得当施加电流时在电压连接件处没有电流流动，则失效发生在导电通道中；以及其中，如果断路仅存在于第一和第二电压连接件之一处，使得当施加电流时在电压连接件之一处没有电流流动，并且断路不存在于另一电压连接件处，则失效发生在导电线中。
[0017]根据本发明的另一实施例，提供了一种用于电检测熔丝的电介质区域中的损害的方法。该方法包括以下步骤:在负电流连接件和正电流连接件之间施加电压;测量正电流连接件和负电流连接件之间的电流；以及检测电介质区域中的损害，其中，在正电流连接件(I+)和负电流连接件之间测得短路的情况下，损害存在并已扩展。
[0018]根据本发明的另一实施例，提供了一种用于检测因烧断熔丝被损伤的材料的熔丝结构。该熔丝结构包括:第一电介质层，设置在电介质材料上，且具有布置在形成于所述第一电介质层中的第一空腔中的第一导电通道和第一导电线，所述第一导电通道和所述第一导电线具有沿所述第一空腔的至少竖直表面布置的第一衬里；第二导电通道和第二导电线，设置在第二空腔中且具有沿所述第二空腔的至少竖直表面设置的第二衬里，所述第二空腔形成在第一电介质层中，其中第二导电通道和第二导线不与第一导电通道和第一导电线接触;第二电介质层，布置在所述第一电介质层上，所述第二电介质层具有布置在形成于所述第二电介质层中的第三空腔中第三导电通道和第三导电线，所述第三导电通道和所述第三导电线与所述第一导电通道和所述第一导电线电接触，所述第三导电线在所述第三导电通道周围横向延伸，使得所述第三导电线在所有方向上延伸成