至少比所述第一导电通道的上部的直径宽，并具有沿所述第三空腔的至少竖直表面布置的第三衬里；其中所述第一衬里的厚度小于所述第二衬里的厚度。
[0019]根据本发明的另一实施例，提供了一种制造熔丝结构的方法。该方法包括以下步骤:在第一电介质层中形成第一空腔，将第一电介质层布置在电介质材料上，电介质材料具有嵌入其中的导体，第一空腔与导体接触;将第一衬里沉积在第一空腔的所有表面上;将种子层沉积在第一空腔中；用形成第一通道和第一线的导电材料填充第一空腔;将第二电介质层沿横向设置在第一空腔上;在第二电介质层中形成第二空腔;将第二衬里沉积在第二空腔的所有表面上;将第二种子层沉积在空腔中；以及用形成第二通道和第二线的导电材料填充第二空腔，第二通道和第二线与第一通道和第一线电接触。
【附图说明】
[0020]参考所附权利要求和附图所示来说明本发明的特征和元件。
[0021]图1示出常规金属熔丝结构的示意性截面。
[0022]图2示出具有堆叠通道金属熔丝结构的本发明的示意性截面。
[0023]图3示出具有堆叠通道金属熔丝结构和延伸的导电线的本发明的示意性截面。
[0024]图4示出具有堆叠通道金属熔丝结构和延伸的导电线的本发明的俯视图。
[0025]图5示出具有堆叠通道金属熔丝结构、延伸的导电线以及相邻的导电通道和导电线的本发明的示意性截面。
[0026]图6A-61示出制造本发明的熔丝结构的方法。
[0027]图7示出用于在本发明的熔丝结构中产生差的衬里覆盖的方法。
【具体实施方式】
[0028]本发明提供了一种具有堆叠通道的后段制程(BEOL)熔丝结构。通道的堆叠导致高深宽比，这使得通道内部的衬里和种子覆盖更差。衬里和种子层中的弱化导致更高概率的电迀移(EM)失效。本发明包括熔丝结构，以解决因差的衬里和种子覆盖而引起的失效。设计特征允许在熔丝编程后，确定受损害区域的程度。其它设计特征使得可防止受损害的电介质区域进一步蔓延。
[0029]下面参考附图描述本发明的实施例。实施例说明了实施为各种形式的本发明。本发明不局限于下述实施例，而是表现为教导本领域技术人员如何制作和使用本发明。附图的一些方面从一个附图至另一附图是重复的。在每个前述附图中，所述方面从它们第一次出现开始保留它们的编号。
[0030]现在参见图2，示出根据本发明的熔丝结构。熔丝结构在上方，并与嵌入电介质材料110中的导体111电接触。电介质层120布置在电介质材料110上方。导电通道122和导电线123布置在形成于电介质层120中的空腔121中。优选地，导电线123形成在导电通道122上方。衬里124沿空腔121的至少竖直表面布置。优选地，衬里124还沿空腔121的底表面布置。
[0031]电介质层130布置在电介质层120上方。导电通道132和导电线133布置在形成于电介质层130中的空腔131中。导电通道132和导电线133与导电通道122和导电线123电接触。衬里134沿空腔131的至少竖直表面布置。优选地，衬里134还沿线133下方的水平表面135、空腔131的底表面和导电线133的竖直表面布置。穿过熔丝结构的电子流从下层金属导体111经由导电通道122、导电线123和导电通道132到达上层金属导电线133。
[0032]与衬里134的至少一部分相比，衬里124优选地具有差的覆盖。衬里124的厚度优选地小于衬里134的厚度，使得在正电流连接件(I+)和负电压连接件(1-)之间施加高电流时会引起电迀移(EM)失效，失效优选发生在导电通道122中，而不是发生在导电通道132或导电线133中。具体地，衬里124的厚度优选地小于约30nm，衬里134的厚度优选地大于约30nm。在该结构中，EM失效更可能发生在导电通道122中，而不是导电通道132或导电线133中，因为由于衬里124的差的覆盖，需要比较低的功率来在导电通道122中产生失效。
[0033]任何适合的电介质材料可用于电介质材料110以及电介质层120和130。用于每个电介质110、120和130的材料可以相同或不同。典型的电介质材料包括任何现今已知或以后开发的多孔或非多孔电介质材料，比如，氧化硅(S1)、氮化硅(Si3N4)、氢化硅碳氧化物(SiCOH)、倍半硅氧烷、包括硅(Si)、碳(C)、氧⑹和/或氢⑻原子的掺碳氧化物(S卩，有机硅酸盐)、热固性聚芳酿(thermosetting polyarylene ether)、SiLK?(可从Dow ChemicalCorporat1n获得的聚芳醚)、可从JSR Corporat1n获得的旋涂含娃-碳聚合物材料以及其它低介电常数(〈3.9)材料或它们的层。
[0034]电介质阻挡层或盖层布置在电介质材料110以及电介质层120和130的每个上方。用于各盖层的材料可以相同或不同。用于盖层的典型电介质材料包括任何现今已知或以后开发的电介质层，比如，碳化硅(SiC)、氮化硅(Si3N4)、二氧化硅(S12)和掺氮或氢的碳化硅(SiC(N1H))0
[0035]任何适合的衬里材料可用于衬里124和134，用于每个衬里124和134的材料可以相同或不同。典型衬里材料包括钽(Ta)、氮化钽(TaN)、钛(Ti )、氮化钛(TiN)、钨(W)、钌(Ru)和氮化钌(RuN)。
[0036]任何适合的导电材料可用于导体111、导电通道122、导电线123、导电通道132和导电线133。用于导体111、导电通道122、导电线123、导电通道132和导电线133中的每个的材料可以相同或不同。典型导电材料包括铜(Cu)、铝(Al)、银(Ag)、金(Au)和合金。
[0037]由于衬里沉积工艺的性质，通道中的衬里覆盖取决于覆盖哪个通道侧壁。在Ta和TaN的情况下，使用物理气相沉积(PVD)工艺，使得通道上方的线结构会影响通道中的衬里覆盖。相同情况适于Cu种子层，Cu种子层在衬里沉积之后通过PVD沉积。在图1中，差的衬里覆盖出现在与线22的端部25相反的通道侧壁24上，而好的衬里覆盖出现在另一通道侧壁26上。这是电介质阴影效果的结果，其中，线端的存在阻止衬里材料充分地涂覆相反的通道侧壁。这表示不太理想的情形，因为具有好的衬里覆盖的通道需要较高的功率来烧断。
[0038]为了防止阴影效果，本发明的另一实施例在整个导电通道132上允许好的衬里和种子覆盖，因为失效仍可发生在导电通道132和导电线133中。在本发明的优选实施例中，衬里覆盖可受线开口沿横向延伸出通道开口的程度影响。如图2所示，导电线133沿横向延伸出导电通道132的一侧136。导电线133还可沿横向关于导电通道132在所有方向上延伸一定距离，如图3。所述延伸能保证导电通道132的侧壁136和137上好的衬里和种子覆盖。使导电线133的宽度在所有方向上比导电通道132的上部直径更宽能保证导电通道132的所有侧壁接收好的衬里和种子覆盖，如图4所示。当导电线133的宽度在所有方向上增加时，导电通道132的衬里和种子覆盖继续在所有方向上改进。导电通道132的衬里和种子覆盖的改进减少了在导电通道132和导电线133中发生失效的可能，并促进了导电通道122中的失效。
[0039]使导电线133延伸还提供了电区分导电通道122、导电通道132和导电线133中的失效的能力。在高电流被