述实施形态相同。在此情况下，具有简化结构的效果。
[0093]另外，尤其是，在具备上述共用的传送电极Τ12或STG的电荷耦合元件的制造方法中，屏障区域B可以通过进行载流子补偿而形成，S卩，对N型(第二导电型)的半导体区域添加P型(第一导电型)的杂质。换言之，屏障区域B是通过将成为光电转换区域SI的杂质添加至半导体基板10的表面之后，添加一部分与由添加而形成的半导体区域S相反的导电型的杂质，以进行载流子补偿而形成。即，通过载流子补偿，能够容易地形成低浓度的屏障区域B。以下，进行详细说明。
[0094]图19是用以对杂质的注入方法进行说明的图。
[0095]首先，将N型杂质离子注入并添加至P型半导体基板10的表面的整个面，形成N型半导体区域S(A1)。其次，在N型半导体区域S上形成由多晶硅等构成的电阻层R。该形成可使用溅镀法等。然后，在电阻层R上形成具有开口的掩膜Ml，使用该掩膜Ml，将电阻层R蚀刻而从而形成图案(BI)。进一步，准备另一掩膜M2，使电阻层R的开口位置与掩膜M2的开口位置错开，以开口的仅仅一部分重叠的方式配置掩膜M2，使用该掩膜M2的开口边缘与电阻层R的开口边缘(自对准)将P型杂质注入并添加至N型半导体区域S内，以进行经添加的区域的载流子补偿，形成上述屏障区域B(C1)。另外，半导体基板上的绝缘膜20是在电阻层R的形成前形成的，电阻层及上述电极是在绝缘膜20上利用通常的方法被制作成图案，在图19中省略记载。
[0096]另外，即便使用不进行载流子补偿的方法，也能够形成屏障区域B，在此情况下，由于无法使用电阻层的开口的自对准，所以，与使用载流子补偿的方法相比，屏障区域的形成位置精度不高。
[0097]在不使用载流子补偿的方法的情况下，首先，向P型半导体基板10的表面侧配置掩膜MO，注入并添加N型杂质，形成N型半导体区域S(A2)。在存在掩膜MO的正下方区域10’不添加杂质。其次，在半导体基板10的整个面上形成由多晶硅等构成的电阻层R，在电阻层R上配置具有开口的掩膜Ml，使用该掩膜Ml，将电阻层R蚀刻，制成图案。在此情况下，制成图案的电阻层R的开口位置与半导体基板10的表面的未添加杂质的区域10’在位置上会微小地偏移，其起因于掩膜Ml的对准精度。
[0098]其次，准备另一掩膜M2，使电阻层R的开口位置与掩膜M2的开口位置错开，以开口的仅仅一部分重叠的方式配置掩膜M2，使用该掩膜M2的开口与电阻层R的开口(自对准)，将低浓度的N型杂质注入并添加至并非N型半导体区域的P型区域10 ’内，形成N型屏障区域B。在此情况下，与上述方法相比，屏障区域B的位置变得不准确。
[0099]S卩，在上述步骤(B2)中，在掩膜Ml的开口的左边缘位置较区域10’的左边缘向右侧偏移的情况下，如(C2)所示，在屏障区域B的左侧形成未添加N型杂质的区域LD。
[0100]另一方面，在上述步骤(B2)中，在掩膜Ml的开口的左边缘位置较区域10’的左边缘向左侧偏移的情况下(表示为(B3))，如(C3)所示，在屏障区域B的右侧形成高浓度地添加有N型杂质的区域HD。
[0101]最后，对材料进行说明。
[0102]上述半导体基板10由硅(Si)构成，添加至屏障区域、电荷储存区域的N型杂质为N、P或As，P型杂质为B或Al。各杂质浓度/厚度的优选值如以下所述。
[0103].半导体基板本体1A:
[0104]113 以上且 119 以下(cnT3)/50000 以上且800000 以下(nm)
[0105]?光电转换区域S1:
[0106]112 以上且 117 以下(cnT3)/100 以上且 5000 以下(nm)
[0107].屏障区域B:
[0108]111 以上且 117 以下(cnT3)/100 以上且 5000 以下(nm)
[0109].电荷储存区域S2:
[0110]112 以上且 117 以下(cnT3)/100 以上且 5000 以下(nm)
[0111]?区域 SI 1:
[0112]112 以上且 118 以下(cm—3)/100 以上且 5000 以下(nm)
[0113]?区域 S12:
[0114]113 以上且 119 以下(cnT3)/100 以上且 5000 以下(nm)
[0115]?区域 Sll*:
[0116]112 以上且 118 以下(cnT3)/100 以上且 5000 以下(nm)
[0117]?区域 S12*:
[0118]113 以上且 119 以下(cnT3)/100 以上且 5000 以下(nm)
[0119]?区域 S12**:
[0120]113 以上且 119 以下(cnT3)/100 以上且 5000 以下(nm)
[0121]?锥形区域S12*:
[0122]112 以上且 118 以下(cnT3)/100 以上且 5000 以下(nm)
[0123]?通道区域B2:
[0124]111 以上且 117 以下(cnT3)/100 以上且 5000 以下(nm)
[0125]?漏极区域ARD:
[0126]117 以上且 12q 以下(cm—3)/100 以上且 5000 以下(nm)
[0127].电位障壁区域BR:
[0128]111 以上且 117 以下(cm—3)/100 以上且 5，000 以下(nm)
【主权项】
1.一种电荷耦合元件，其具备: 半导体基板，其具有排列于一个方向上的多个像素区域；以及 绝缘膜，其设置于所述半导体基板上； 该电荷親合元件的特征在于: 各个像素区域具备: 光电转换区域，其对所入射的能量线进行光电转换； 倾斜电位形成构件，其在所述光电转换区域内形成促进沿着所述一个方向的电荷的传送的电位倾斜； 第一传送电极，其设置于所述绝缘膜上； 第二传送电极，其设置于所述绝缘膜上，且配置于所述第一传送电极与邻接于该像素区域的像素区域之间； 屏障区域，其位于所述半导体基板中的所述第一传送电极的正下方；以及 电荷储存区域，其位于所述半导体基板中的所述第二传送电极的正下方;并且， 所述屏障区域的杂质浓度低于所述电荷储存区域的杂质浓度； 所述第一传送电极与所述第二传送电极电连接。2.如权利要求1所述的电荷耦合元件，其中， 所述第一传送电极及所述第二传送电极由I个共用电极构成。3.如权利要求1或2所述的电荷耦合元件，其中， 在某像素区域中的所述电荷储存区域与邻接于该像素区域的后段的像素区域中的所述光电转换区域之间，形成有杂质浓度低于所述光电转换区域的电位障壁区域。4.如权利要求1?3中任一项所述的电荷耦合元件，其中， 所述倾斜电位形成构件为位于所述光电转换区域的正上方且设置于所述绝缘膜上的电阻性栅极电极，在所述电阻性栅极电极的所述一个方向的两端间施加有特定的固定电压。5.一种固体摄像装置，其特征在于， 具备: 如权利要求1?4中任一项所述的电荷親合元件； 驱动电路，其驱动所述电荷耦合元件；以及 控制装置，其控制所述驱动电路，并且， 所述控制装置以所述第一及第二传送电极的电位同时上下振动的方式控制所述驱动电路。6.—种电荷耦合元件的制造方法，其是制造权利要求2所述的电荷耦合元件的方法，该电荷耦合元件的制造方法的特征在于: 所述屏障区域是，通过将成为所述光电转换区域的杂质添加至所述半导体基板的表面之后，添加一部分与由添加而形成的半导体区域相反的导电型的杂质进行载流子补偿而形成的。
【专利摘要】各个像素区域(PX)具备光电转换区域(S1)、电阻性栅极电极(R)、第一传送电极(T1)、第二传送电极(T2)、位于半导体基板(10)中第一传送电极(T1)的正下方的屏障区域(B)、及位于半导体基板(10)中第二传送电极(T2)的正下方的电荷储存区域(S2)。屏障区域(B)的杂质浓度低于电荷储存区域(S2)的杂质浓度，且第一传送电极(T1)与第二传送电极(T2)电连接。
【IPC分类】H01L27/148, H04N5/372
【公开号】CN105659385
【申请号】
【发明人】高木慎一郎, 米田康人, 铃木久则, 村松雅治
【申请人】浜松光子学株式会社
【公开日】2016年6月8日
【申请日】2014年10月31日