r> 5105:在所述上钼片的上部安装管盖。
[0020]优选的，所述步骤SlOl进一步包括:通过压紧配合或绝缘螺丝紧固的方式将所述PCB安装在烧结有半导体芯片的下钼片上。
[0021]本发明还另外具体提供了一种基于上述第二种压接式半导体模块的制作方法的技术实现方案，压接式半导体模块的制作方法，包括以下步骤:
5200:分别在半导体芯片的上表面、下表面烧结上钼片和下钼片，所述下钼片采用两个或三个以上子钼片的组合结构；所述半导体芯片包括IGBT芯片或MOSFET芯片，将所述IGBT芯片/MOSFET芯片的集电极/漏极烧结在所述下钼片上，并作为压接式半导体模块的集电极/漏极；将所述上钼片烧结在IGBT芯片/MOSFET芯片的发射极/源极上，并作为压接式半导体模块的发射极/源极；
5201:将PCB安装在底座上；
5202:在底座的凸台边缘的台阶上涂密封胶，将两面分别烧结有所述上钼片和下钼片的半导体芯片通过所述PCB固定在所述底座的凸台上，并固化密封胶，从而使得包括所述半导体芯片1、上钼片2和下钼片3在内的子模组固定在所述底座的凸台上；
5203:通过引线键合方式将所述IGBT芯片或MOSFET芯片的栅极互连至所述PCB上，并通过所述PCB的内部线路汇集至栅极引出端； 5204:在所述压接式半导体模块的管壳中注入绝缘胶并固化，所述绝缘胶的液面低于所述上钼片的上表面；
5205:在所述上钼片的上部安装管盖。
[0022]优选的，所述步骤S201进一步包括:通过压紧配合或绝缘螺丝紧固的方式将所述PCB安装在所述底座上。
[0023]优选的，所述半导体芯片进一步包括FRD芯片或SBD芯片，所述步骤SlOO或步骤S200进一步包括:将所述FRD芯片或SBD芯片的阴极烧结在所述下钼片上，将所述FRD芯片或SBD芯片的阳极烧结在所述上钼片上。
[0024]通过实施上述本发明提供的压接式半导体模块及其制作方法，具有如下有益效果:
(I)本发明抛弃了现有的压接式半导体模块采用直接压接钼片和半导体芯片的方式，而是采用在半导体芯片的两面均烧结有钼片，极大地简化了组装工艺，增强了半导体芯片的承压能力，可以有效避免半导体芯片在压接过程产生的破损，能够极大地提高组装效率，并可避免组装过程产生的半导体芯片破损。
[0025](2)本发明抛弃了现有的压接式半导体模块采用弹簧针引出IGBT (或M0SFET)芯片栅极的方式，采用引线键合方式将IGBT (Smosfet)芯片的栅极互连至pcb上，再通过PCB的内部线路汇集至栅极引出端，以便于与外部控制电路的连接，这种方案简化了结构，提高了互连的可靠性，同时也提高了组装效率。
[0026](3)本发明抛弃了现有的平板型器件采用充氮方式来实现模块内部绝缘性能的方式，采用在IGBT模块内部注绝缘胶的方案，该方案可以极大地提高IGBT模块的绝缘性能，以满足更高电压等级平板型器件的需求。
【附图说明】
[0027]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
[0028]图1是现有压接型IGBT —种典型封装的剖面结构示意图；
图2是现有压接型IGBT —种典型封装的结构分解示意图；
图3是现有压接型IGBT子模组的分解结构示意图；
图4是现有压接型IGBT子模组的剖面结构示意图；
图5是现有压接型IGBT另一种典型封装的结构示意图；
图6是本发明压接式半导体模块一种【具体实施方式】的结构示意图；
图7是本发明压接式半导体模块另一种【具体实施方式】的结构示意图；
图8是本发明压接式半导体模块一种【具体实施方式】的局部结构示意俯视图；
图9是本发明压接式半导体模块一种【具体实施方式】的结构分解示意图；
图10是本发明压接式半导体模块另一种【具体实施方式】的结构分解示意图；
图中:1-半导体芯片，2-上钼片，3-下钼片，4-管盖，5-底座，6-栅极引出端，7-PCB，8-引线，9-定位销，10-绝缘螺丝，11-绝缘胶灌注层，12-密封胶涂层，13-栅极，14-焊盘，15-凸台，16-银片，17-子模组，18-塑料定位件，19-弹簧针，20-金属电极，21-阳极，22-FRD (或SBD)芯片，23-管壳，24-发射极，25-阴极，26-1GBT (或MOSFET)芯片，27-集电极。
【具体实施方式】
[0029]为了引用和清楚起见，将下文中使用的技术名词、简写或缩写记载如下:
IGBT:Insulated Gate Bipolar Transistor,一种功率半导体开关器件，全称为绝缘栅双极晶体管；
FRD:Fast Recovery D1de, 一种功率半导体器件，全称为快速恢复二极管；
PCB:Printed Circuit Board，全称为印刷线路板；
MOSFET: Metal Oxide Semiconductor Field Effect Transistor，金属氧化层半导体场效应晶体管；
SBD:Schottky Barrier D1de,肖特基二极管；
引线键合:一种通过热能或超声能量，利用引线实现半导体芯片和外部电路互连的方式。
[0030]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0031]如附图6至附图10所示，给出了本发明压接式半导体模块及其制作方法的具体实施例，下面结合附图和具体实施例对本发明作进一步说明。
[0032]本发明具体实施例给出了压接式半导体模块的结构及其制作方法，基于本发明的压接式半导体模块主要包括两面烧结有钼片的半导体芯片1，采用引线键合方式的栅极互连结构，以及填充绝缘胶。其中，与半导体芯片I烧结的下钼片3既可以是大钼圆片，也可以是两个或三个以上子钼片的组合。
[0033]实施例1:
如附图6和附图8所示，一种压接式半导体模块的具体实施例，包括:半导体芯片1、上钼片2、下钼片3、管盖4、底座5、栅极引出端6、PCB 7和引线8。上钼片2设置在半导体芯片I的上表面，下钼片3设置在半导体芯片I的下表面，下钼片3采用大钼圆片结构。半导体芯片I包括IGBT (或MOSFET)芯片26，IGBT (或MOSFET)芯片26的集电极(漏极)烧结在下钼片3上，并作为压接式半导体模块的集电极(漏极)，上钼片2烧结在IGBT (或MOSFET)芯片26的发射极(源极)上，并作为压接式半导体模块的发射极(源极)。PCB 7设置在烧结有半导体芯片I的下钼片3上，IGBT (或MOSFET)芯片26的栅极13通过引线键合方式互连至PCB 7上，并通过PCB 7的内部线路汇集至栅极引出端6。烧结有半导体芯片I的下钼片3固定在底座5上，管盖4设置在上钼片2的上部。作为本发明一种典型的具体实施例，烧结有半导体芯片I的下钼片3进一步通过定位销9固定在底座5上，PCB 7通过压紧配合或绝缘螺丝10紧固的方式安装在烧结有半导体芯片I的下钼片3上。
[0034]如附图8所示为本发明采用引线键合方式的栅极互连结构。IGBT (或MOSFET)芯片26的栅极13通过引线键合方式互连至PCB 7上，并通过PCB 7的内部线路汇集至栅极引出端6，以实现与外部电路的连接。其中，引线8通过焊盘14与IGBT (或MOSFET)芯片26的栅极13连接，每一个IGBT(或MOSFET)芯片26的栅极13均通过引线8连接至与其相邻的另一个IGBT (或MOSFET)芯片26的栅极13，以此实现引线键合方式的栅极互连结构。
[0035]作为本发明一种较佳的具体实施例，半导体芯片I还进一步包括FRD (或SBD)芯片22，FRD (或SBD)芯片22与IGBT (或MOSFET)芯片26反并联。FRD (或SBD)芯片22的阴极烧结在下