钼片3上，FRD (或SBD)芯片22的阳极烧结在上钼片2上。FRD (或SBD)芯片22则无需通过引线键合方式进行栅极互连。
[0036]作为本发明一种更佳的具体实施例，在底座5边缘的台阶表面或槽内进一步设置有密封胶涂层12，以防止注绝缘胶时，胶水渗透至下钼片3与铜制的底座5之间的界面，从而影响电气连接。压接式半导体模块还包括管壳23，在管壳23中有绝缘胶灌注层11，绝缘胶灌注层11的上表面低于上钼片2的上表面。采用在压接式半导体模块内灌绝缘胶，提高模块的绝缘性能。
[0037]本发明上述具体实施例能够解决现有压接式半导体模块及其制作方法过于复杂，压接过程中芯片受到的应力大，绝缘性能较差的问题。通过在半导体芯片I的两面均烧结钼片，一方面使半导体芯片I产生的热量更好地散发出去，另一方面使半导体芯片I的承压能力获得增强，避免压接过程中半导体芯片I的破损。采用引线键合方式将IGBT (或MOSFET)芯片26的栅极互连至PCB 7上，再通过PCB 7内部的线路汇集至栅极引出端6，简化了互连结构，提高了互连可靠性，同时也提高了组装效率。
[0038]实施例2:
如附图7和附图8所示，另一种压接式半导体模块的具体实施例，包括:半导体芯片1、上钼片2、下钼片3、管盖4、底座5、栅极引出端6、PCB 7和引线8。上钼片2设置在半导体芯片I的上表面，下钼片3设置在半导体芯片I的下表面，下钼片3采用两个或三个以上子钼片的组合结构。半导体芯片I包括IGBT (或MOSFET)芯片26，IGBT (或MOSFET)芯片26的集电极(漏极)烧结在下钼片3上，并作为压接式半导体模块的集电极(漏极)，上钼片2烧结在IGBT (或MOSFET)芯片26的发射极(源极)上，并作为压接式半导体模块的发射极(源极)。两面分别烧结有上钼片2和下钼片3的半导体芯片I通过PCB 7固定在底座5的凸台15上，IGBT (或MOSFET)芯片26的栅极13通过引线键合方式互连至PCB 7上，并通过PCB 7的内部线路汇集至栅极引出端6。烧结有半导体芯片I的下钼片3固定在底座5上，管盖4设置在上钼片2的上部。作为本发明一种典型的具体实施例，PCB 7通过压紧配合或绝缘螺丝10紧固的方式安装在底座5上。
[0039]作为本发明一种较佳的具体实施例，半导体芯片I还进一步包括FRD (或SBD)芯片22，FRD (或SBD)芯片22与IGBT (或MOSFET)芯片26反向并联。FRD (或SBD)芯片22的阴极烧结在下钼片3上，FRD (或SBD)芯片22的阳极烧结在上钼片2上。FRD (或SBD)芯片22则无需通过引线键合方式进行栅极互连。
[0040]作为本发明一种更佳的具体实施例，在底座5的凸台15边缘的台阶表面进一步设置有密封胶涂层12。压接式半导体模块还包括管壳23，在管壳23中有绝缘胶灌注层11，绝缘胶灌注层11的上表面低于上钼片2的上表面。
[0041]实施例3: 如附图9所示，一种压接式半导体模块的制作方法的具体实施例，包括以下步骤:
5100:在半导体芯片I的两面均烧结有钼片，即分别在半导体芯片I的上表面、下表面烧结上钼片2和下钼片3，下钼片3采用大钼圆片结构；半导体芯片I包括IGBT(或MOSFET)芯片26，将IGBT (或MOSFET)芯片26的集电极(漏极)烧结在下钼片3上，并作为压接式半导体模块的集电极(漏极)，将上钼片2烧结在IGBT (或MOSFET)芯片26的发射极(源极)上，并作为压接式半导体模块的发射极(源极);
5101:将PCB 7安装在烧结有半导体芯片I的下钼片3上；作为本发明一种典型的具体实施例，PCB 7进一步通过压紧配合或绝缘螺丝10紧固的方式安装在烧结有半导体芯片I的下钼片3上；
5102:通过引线键合方式将IGBT (或MOSFET)芯片26的栅极互连至PCB 7上，并通过PCB 7的内部线路汇集至栅极引出端6，以便于与外部控制电路的连接；
5103:在底座5边缘的台阶表面或槽内涂覆密封胶，将烧结有半导体芯片I的下钼片3固定在底座5上，并固化密封胶，以防止灌注绝缘胶时，胶水渗透至下钼片3与底座5之间的界面，从而影响电气连接；
5104:安装压接式半导体模块的管壳23(图中省略了该部分)，并在管壳23中注入绝缘胶并固化，绝缘胶的液面低于上钼片2的上表面，防止其影响管盖4的电极与上钼片2的接触；
5105:在上钼片2的上部安装管盖4。
[0042]作为本发明一种较佳的具体实施例，半导体芯片I进一步包括FRD (或SBD)芯片22，FRD (或SBD)芯片22与IGBT (或MOSFET)芯片26反向并联。步骤S100进一步包括:将FRD (或SBD)芯片22的阴极烧结在下钼片3上，将FRD (或SBD)芯片22的阳极烧结在上钼片2上。
[0043]实施例4:
如附图10所示，另一种压接式半导体模块的制作方法的具体实施例，包括以下步骤:
5200:在半导体芯片I的两面均烧结有钼片，即分别在半导体芯片I的上表面、下表面烧结上钼片2和下钼片3，下钼片3采用两个或三个以上子钼片的组合结构；半导体芯片1、上钼片2和下钼片3组成子模组17，压接式半导体模块包括两个或三个以上的子模组17 ;半导体芯片I包括IGBT (或MOSFET)芯片26，将IGBT (或MOSFET)芯片26的集电极(漏极)烧结在下钼片3上，并作为压接式半导体模块的集电极(漏极);将上钼片2烧结在IGBT (或MOSFET)芯片26的发射极(源极)上，并作为压接式半导体模块的发射极(源极)；
5201:将PCB 7安装在底座5上；作为本发明一种典型的具体实施例，PCB 7进一步通过压紧配合或绝缘螺丝10紧固的方式安装在底座5上；
5202:在底座5的凸台15边缘的台阶上涂密封胶，将两面分别烧结有上钼片2和下钼片3的半导体芯片I通过PCB 7固定在底座5的凸台15上，并固化密封胶，从而使得包括半导体芯片1、上钼片2和下钼片3在内的子模组17牢固地粘结在底座5的凸台15上，可避免在灌注绝缘胶时，胶水渗透至下钼片3与铜制底座5之间的接触界面，进而影响其接触；
5203:通过引线键合方式将IGBT (或MOSFET)芯片26的栅极互连至PCB 7上，并通过PCB 7的内部线路汇集至栅极引出端6，以便于与外部控制电路的连接；
5204:安装压接式半导体模块的管壳23(图中省略了该部分)，并在管壳23中注入绝缘胶并固化，绝缘胶的液面低于上钼片2的上表面，防止其影响管盖4的电极与上钼片2的接触；
S205:在上钼片2的上部安装管盖4。
[0044]作为本发明一种较佳的具体实施例，半导体芯片I进一步包括FRD (或SBD)芯片22，FRD (或SBD)芯片22与IGBT (或MOSFET)芯片26反向并联。步骤S200进一步包括:将FRD (或SBD)芯片22的阴极烧结在下钼片3上，将FRD (或SBD)芯片22的阳极烧结在上钼片2上。
[0045]通过实施本发明具体实施例描述的压接式半导体模块及其制作方法，能够达到以下技术效果:
(I)本发明具体实施例描述的压接式半导体模块及其制作方法抛弃了现有的压接式半导体模块采用直接压接钼片和半导体芯片的方式，而是采用在半导体芯片的两面均烧结有钼片，极大地简化了组装工艺，增强了半导体芯片的承压能力，可以有效避免半导体芯片在压接过程产生的破损，能够极大地提高组装效率，并可避免组装过程产生的半导体芯片破损。
[0046](2)本发明具体实施例描述的压接式半导体模块及其制作方法抛弃了现有的压接式半导体模块采用弹簧针引出IGBT (或MOSFET)芯片栅极的方式，采用引线键合方式将IGBT (或MOSFET)芯片的栅极互连至PCB上，再通过PCB的内部线路汇集至栅极引出端，以便于与外部控制电路的连接，这种方案简化了结构，提高了互连的可靠性，同时也提高了组装效率。
[0047](3)本发明具体实施例描述的压接式半导体模块及其制作方法抛弃了现有的平板型器件采用充氮方式来实现模块内部绝缘性能的方式，采用在IGBT模块内部注绝缘胶的方案，该方案可以极大地提高IGBT模块的绝缘性能，以满足更高电压等级平板型器件的需求。
[0048]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0049]以上所述，仅是本发明的较佳实施