e)或其它类型。
[0086]在说明书中对“实施例”、“一个实施例”、“一些实施例”或者“其它实施例”的参考是指在至少一些实施例中但是未必在所有实施例中包括的结合所述实施例描述的具体特征、结构或特性。“实施例”、“一个实施例”或者“一些实施例”的各种出现未必全部是指相同的实施例。如果说明书陈述“可以”、“或许”或者“可能”包括部件、特征、结构或特性，那么就是说不要求包含该具体的部件、特征、结构或特性。如果说明书或者权利要求以单数冠词提及元件，那么其不表示只有一个所述元件。如果说明书或权利要求提到“额外的”元件，那么不排除有不只一个的额外元件。
[0087]此外，可以在一个或多个实施例中通过任何适当方式组合特定特征、结构、功能或特性。例如，只要是在未指出与第一和第二实施例相关的具体特征、结构、功能或特点相互排斥的地方，就可以将这两个实施例相结合。
[0088]尽管已经结合本公开内容的具体实施例描述了本公开内容，但是考虑到上述说明，这样的实施例的很多替代方案、修改和变化对本领域的技术人员显而易见。例如，其它存储器架构，例如，动态RAM(DRAM)也可以采用所讨论的实施例。本公开内容的实施例旨在包含落在所附权利要求的宽范围内的所有这样的替代方案、修改和变化。
[0089]此外，在所给出的附图当中可以或可以不示出公知的与集成电路(IC)芯片和其它部件的电源/接地连接，其目的在于简化图示和讨论，并且为了不对本公开内容造成模糊。此外，布置可能是按照块图的形式示出的，以避免对本公开造成模糊，而且还鉴于这样的事实，即，关于这样的块图布置的实施方式的细节高度依赖于要实施本公开内容的平台(即，这样的细节应当充分地处于本领域的技术人员的权限内)。在为了描述本公开内容的示例性实施例而阐述了细节(例如，电路)的地方，对本领域的技术人员显而易见的是，可以在无需这些细节的情况下或者可以采用这些细节的变型来实践本公开。因而，应当将说明书视为是说明性的，而非限制性的。
[0090]以下示例涉及另外的实施例。可以在一个或多个中的任何地方采用所述示例中的细节。可以关于方法或过程来实施本文中描述的设备的所有可选特征。
[0091 ]例如，提供了一种装置，所述装置包括:具有反馈分频器的锁定环，所述锁定环用于接收参考时钟并且用于将所述参考时钟与从所述反馈分频器输出的反馈时钟进行比较，并且所述锁定环用于生成输出时钟；耦合到所述锁定环的后锁定环分频器，所述后锁定环分频器用于接收所述输出时钟并且用于为其它逻辑单元生成基时钟；以及控制逻辑，所述控制逻辑用于调整分别用于所述反馈分频器和所述后锁定环分频器的第一分频器比率和第二分频器比率，以对所述基时钟进行超频或降频，使得所述锁定环在超频或降频的同时保持锁定。
[0092]在一个实施例中，所述锁定环为锁相环(PLL)或锁频环(FLL)的其中之一。在一个实施例中，所述装置还包括一个或多个寄存器以存储用于在所述PLL锁定时控制振荡器的编码。在一个实施例中，所述控制逻辑能够被软件或硬件访问。在一个实施例中，所述反馈分频器为分数分频器，并且其中，所述控制单元能够操作用于调整所述第一分频器比率以在保持所述PLL的锁定的同时增大所述输出时钟的频率。
[0093]在一个实施例中，所述控制逻辑能够操作用于在保持所述第一分频器比率的同时保持用于后PLL分频器的所述第二分频器比率。在一个实施例中，所述控制逻辑用于跟踪所述编码，并且用于更新所述第一分频器比率和所述第二分频器比率。在一个实施例中，所述控制逻辑用于对所述PLL再施加所存储的编码，并且用于向所述反馈分频器和所述后PLL分频器分别提供对所述第一分频器比率和所述第二分频器比率的同步更新。在一个实施例中，所述控制单元用于扩展所述基时钟的频率范围。在一个实施例中，所述PLL还包括时间数字转换(TDC)单元以接收所述参考时钟和所述反馈时钟。
[0094]在一个实施例中，所述PLL还包括环路滤波器以对所述TDC的输出进行滤波。在一个实施例中，所述PLL还包括能够操作用于根据所述环路滤波器的输出而振荡的振荡器，所述振荡器用于生成所述输出时钟。在一个实施例中，所述振荡器为数字控制振荡器(DCO)。在一个实施例中，所述振荡器的所述输出时钟被所述反馈分频器接收以生成所述反馈时钟。
[0095]在另一示例中，提供了一种方法，所述方法包括:对锁相环(PLL)进行锁定以提供基时钟;在所述PLL锁定时，存储与所述PLL的一个或多个部件相关联的编码或值的快照;在将所述PLL保持在锁定状态的同时，对所述PLL的反馈分频器的第一分频器比率进行更新；以及在保持所述第一分频器比率的同时，对后PLL分频器的第二分频器比率进行更新。在一个实施例中，所述方法还包括:确定所述基时钟是否工作在预定顶频率。在一个实施例中，所述方法还包括:确定反馈时钟与所述基时钟同步的时间。在一个实施例中，所述方法还包括:在所述反馈时钟与所述基时钟同步时，对所述第一比率和所述第二比率进行更新。
[0096]在另一示例中，提供了一种系统，包括:存储器单元;耦合到所述存储器单元的处理器，所述处理器能够操作用于超频或降频，所述处理器具有根据以上所讨论的装置的装置；以及无线接口，用于允许所述处理器与另一设备通信。在一个实施例中，所述系统还包括显示单元。在一个实施例中，所述显示单元为触摸屏。
[0097]提供了说明书摘要，其将允许读者确认本技术公开内容的实质和主旨。在理解不将说明书摘要用于限制权利要求的范围或含义的情况下来提交说明书摘要。据此将以下权利要求并入【具体实施方式】中，每个权利要求自身代表一个独立的实施例。
【主权项】
1.一种装置，包括: 具有反馈分频器的锁定环，所述锁定环用于接收参考时钟并且用于将所述参考时钟与从所述反馈分频器输出的反馈时钟进行比较，并且所述锁定环用于生成输出时钟； 耦合到所述锁定环的后锁定环分频器，所述后锁定环分频器用于接收所述输出时钟并且用于为其它逻辑单元生成基时钟；以及 控制逻辑，所述控制逻辑用于调整分别用于所述反馈分频器和所述后锁定环分频器的第一分频器比率和第二分频器比率，以对所述基时钟进行超频或降频，使得所述锁定环在超频或降频的同时保持锁定。2.根据权利要求1所述的装置，其中，所述锁定环为锁相环(PLL)或锁频环(FLL)的其中之一O3.根据权利要求2所述的装置，还包括一个或多个寄存器以存储用于在所述PLL锁定时控制振荡器的编码。4.根据权利要求3所述的装置，其中，所述控制逻辑能够被软件或硬件访问。5.根据权利要求4所述的装置，其中，所述反馈分频器为分数分频器，并且其中，所述控制单元能够操作用于调整所述第一分频器比率以在保持所述PLL的锁定的同时增大所述输出时钟的频率。6.根据权利要求5所述的装置，其中，所述控制逻辑能够操作用于在保持所述第一分频器比率的同时保持用于后PLL分频器的所述第二分频器比率。7.根据权利要求6所述的装置，其中，所述控制逻辑用于跟踪所述编码，并且用于更新所述第一分频器比率和所述第二分频器比率。8.根据权利要求7所述的装置，其中，所述控制逻辑用于对所述PLL再施加所存储的编码，并且用于向所述反馈分频器和所述后PLL分频器分别提供对所述第一分频器比率和所述第二分频器比率的同步更新。9.根据权利要求8所述的装置，其中，所述控制单元用于扩展所述基时钟的频率范围。10.根据权利要求9所述的装置，其中，所述PLL还包括时间数字转换(TDC)单元以接收所述参考时钟和所述反馈时钟。11.根据权利要求10所述的装置，其中，所述PLL还包括环路滤波器以对所述TDC的输出进行滤波。12.根据权利要求11所述的装置，其中，所述PLL还包括能够操作用于根据所述环路滤波器的输出而振荡的振荡器，所述振荡器用于生成所述输出时钟。13.根据权利要求12所述的装置，其中，所述振荡器为数字控制振荡器(DCO)。14.根据权利要求12所述的装置，其中，所述振荡器的所述输出时钟被所述反馈分频器接收以生成所述反馈时钟。15.一种方法，包括: 对锁相环(PLL)进彳丁锁定以提供基时钟； 在所述PLL锁定时，存储与所述PLL的一个或多个部件相关联的编码或值的快照； 在将所述PLL保持在锁定状态的同时，对所述PLL的反馈分频器的第一分频器比率进行更新；以及 在保持所述第一分频器比率的同时，对后PLL分频器的第二分频器比率进行更新。16.根据权利要求15所述的方法，还包括: 确定所述基时钟是否工作在预定顶频率。17.根据权利要求16所述的方法，还包括: 确定反馈时钟与所述基时钟同步的时间。18.根据权利要求17所述的方法，还包括: 在所述反馈时钟与所述基时钟同步时，对所述第一比率和所述第二比率进行更新。19.一种系统，包括: 存储器单元； 耦合到所述存储器单元的处理器，所述处理器能够操作用于超频或降频，所述处理器具有根据装置权利要求1至14中的任一项所述的装置;以及无线接口，用于允许所述处理器与另一设备通信。20.根据权利要求19所述的系统，还包括显示单元。
【专利摘要】描述了一种用于超频或降频的装置，所述装置包括：具有反馈分频器的锁定环(例如，锁相环或锁频环)，所述锁定环用于接收参考时钟并且用于将所述参考时钟与从所述反馈分频器输出的反馈时钟进行比较，并且用于产生输出时钟；耦合到所述锁定环的后锁定环分频器，所述后锁定环分频器用于接收所述输出时钟并且用于为其它逻辑单元产生基时钟；以及控制逻辑，所述控制逻辑用于调整分别用于所述反馈分频器和所述后锁定环分频器的第一分频器比率和第二分频器比率，以对所述基时钟进行超频或降频，使得所述锁定环在超频或降频的同时保持锁定。
【IPC分类】G06F1/08
【公开号】CN105683855
【申请号】
【发明人】S·穆苏努里, J·R·拉佩他, M·L·埃尔津加, Y·M·帕克, R·R·富尔顿
【申请人】英特尔公司
【公开日】2016年6月15日
【申请日】2013年12月3日