]第一到第四存储芯片10、20、30和40中的每个可以具有与上面参照图2和图3描述的存储器件相同的配置。
[0087]地址表500储存用于以物理页为单位来识别存储芯片10、20、30和40的相应的存储区12、22、32和42的物理地址与用于以逻辑页为单位来识别存储芯片10、20、30和40的相应的存储区12、22、32和42的逻辑地址之间的映射信息。
[0088]作为在存储系统外部使用的地址的逻辑地址是逻辑上连续的地址。也即，由于逻辑地址是由使用存储系统的用户分配的地址，故一旦分配了其值就固定了。
[0089]相反地，可以根据存储系统的操作而不连续地分配用于在存储系统中直接指定存储芯片10、20、30和40的相应的存储区12、22、32和42的物理地址。换言之，由于诸如根据在包括在存储系统中的存储芯片10、20、30和40中的每个中执行的数据输入操作、擦除操作或错误恢复操作而特定页转换为无效状态的原因，可以改变物理地址的值。
[0090]当其中物理地址的值因逻辑地址和物理地址的如此特性而发生改变的操作被执行时，由于物理地址的值的改变，储存在地址表500中的映射信息可以变成错误信息。
[0091]因此，当由于其中物理地址的值发生改变的操作而物理地址改变时，例如，当由于在包括在存储系统中的存储芯片10、20、30和40中的每个中执行数据输入操作、擦除操作或错误恢复操作而物理地址改变时，地址表500实时更新并储存改变的物理地址和逻辑地址LA之间的映射关系。
[0092]作为参考，在图1中所示的存储器144中可以包括地址表500，可以由处理器134来执行诸如更新储存于此的映射信息的操作。
[0093]在目标表530中，储存通过地址表500而从顺序逻辑地址TLA〈1:12>转换来的顺序物理地址TPA〈1:8，25，26，11，12>。也就是，目标表530在地址表500的逻辑地址之中的搜索顺序逻辑地址TLA〈1:12>，以及将映射到搜索的逻辑地址的物理地址储存为顺序物理地址 TPA〈1:8, 25，26，11，12>。
[0094]作为从外部连同顺序命令SQ_CMD —起输入的地址的顺序逻辑地址TLA〈1:12>是当在存储系统中连续地执行读取操作预定次数时在相应的读取操作中使用的逻辑地址。例如，当在存储系统中响应于顺序命令SQ_CMD而要连续执行12次读取操作时，12个逻辑地址的值存在于顺序逻辑地址TLA〈1:12>中，且分别在12次读取操作中使用。
[0095]由于顺序逻辑地址TLA〈1:12>具有其中存储系统中已经正在使用的逻辑地址按预设数被分组的概念，故顺序逻辑地址TLA〈1:12>的各值是地址表500中所储存的逻辑地址之中的已经存在的值。因此，通过在地址表500中搜索相应的顺序逻辑地址TLA〈1:12>的值，根据地址表500的映射信息可以知道顺序物理地址的值。
[0096]目标表530仅单独地提取并储存顺序逻辑地址TLA〈1:12>以及映射到其的顺序物理地址 TPA〈1:8，25，26，11，12> 的值。
[0097]由于存储在地址表500中的逻辑地址的量是巨大的，故需要大量的时间以执行从地址表500中所储存的逻辑地址之中的搜索顺序逻辑地址TLA〈1:12>的操作，因而使用目标表530。S卩，如果每当使用映射到顺序逻辑地址TLA〈1:12>的顺序物理地址TPA<1:8, 25，26，11，12>时在地址表500中执行搜索，则将是低效率的。
[0098]而且，由于预设数目的逻辑地址实际上包括在顺序逻辑地址TLA〈1:12>中，故应当预先定以要以何种次序来使用预设数目的逻辑地址。因此，储存在目标表530中的顺序逻辑地址TLA〈1:12>是以预设次序储存的，相应地，顺序物理地址TPA〈1:8，25，26，11，12>也是以预设次序储存的。
[0099]用于在地址表500中搜索映射到顺序逻辑地址TLA〈1:12>的顺序物理地址TPA〈1:8，25，26，11，12>的操作时段可以与用于通过使用顺序物理地址TPA〈1:8，25，26，11，12>来执行顺序读取操作的时段重叠。换言之，在地址表500中搜索顺序逻辑地址TLA〈1:12>之中的根据预设次序而先输入的顺序逻辑地址TLA〈1:12>并将其转换成顺序物理地址TPA〈1:8，25，26，11，12>以及在选择输出块510中使用转换的顺序物理地址TPA〈1:8，25，26，11，12>的同时，可以在地址表500中搜索顺序逻辑地址TLA〈1:12>之中的根据预设次序而后输入的顺序逻辑地址并将其转换成顺序物理地址TPA〈1:8, 25，26，11，12>0
[0100]例如，可以以下面的次序来将顺序物理地址TPA〈1:8，25，26，11，12>储存在目标表530中。
[0101]首先，一输入顺序逻辑地址TLA〈1:12>之中的先输入的第一到第四顺序逻辑地址TLA〈1:4>，就在地址表500中搜索所述第一到第四顺序逻辑地址TLA〈1:4>，并将其作为第一到第四顺序物理地址TPA〈1: 4>储存在目标表530中。
[0102]此后，在选择输出块510使用第一到第四顺序物理地址TPA〈1:4>的操作时段期间，在地址表500中搜索顺序逻辑地址TLA〈1:12>之中的后输入的第五到第八顺序逻辑地址TLA〈5: 8>，并将其作为第五到第八顺序物理地址TPA〈5: 8>储存在目标表530中。
[0103]然后，在选择输出块510使用第五到第八顺序物理地址TPA〈5:8>的操作时段期间，在地址表500中搜索顺序逻辑地址TLA〈1:12>之中的后来输入的第九到第十二顺序逻辑地址TLA〈9:12>，并将其作为第二十五和第二十六、第^^一以及第十二顺序物理地址TPA<25, 26，11，12>储存在目标表530中。
[0104]作为参考，在产生目标表530时，可以根据设计者的选择来确定要按何值来划分、在地址表500中搜索以及在目标表530中储存根据预设次序而输入的顺序物理地址TPA〈1:8，25，26，11，12>。S卩，虽然可以按照如上作为例子描述的值4来划分、在地址表500中搜索顺序物理地址TPA〈1:8，25，26，11，12>以及将其储存在目标表530中，但需要注意的是，可以按小于4或大于4的值来划分、在地址表500中搜索顺序物理地址TPA<1:8, 25，26，11，12>以及将其储存在目标表530中。
[0105]虽然惯例是如上所述，预设次序是顺序逻辑地址TLA〈1:12>施加到存储系统的次序，但可以通过根据需求而规定的条件来定义预设次序。
[0106]目标表530可以被包括在图1中所示的存储器144中。
[0107]选择输出块510响应于顺序物理地址TPA〈1:8，25，26，11，12>而按预设次序以页为单位来选择存储芯片10、20、30和40的存储区12、22、32和42作为现选页{a, b, c, d, e, f, g, h, y，z，k，1}，以及将存储芯片10、20、30和40之中的与现选页{a, b, c, d, e, f, g, h, y, z, k, 1}相对应的现选存储芯片的页缓冲器14、24、34和44中所储存的数据 DATAl {out}、DATA2 {out}、DATA3 {out}和 DATA4 {out}输出到外部。
[0108]例如，当假定由顺序物理地址TPA〈1:8，25，26，11，12>之中的第七顺序物理地址TPA<7>所指定的页是包括在第三存储芯片30的第三存储区32中的页“g”时，选择输出块510响应于第七顺序物理地址TPA〈7>而选择页“g”作为现选页{g}，以及将用于将与包括页“g”作为现选页{g}的第三存储区32相对应的第三存储芯片30的第三页缓冲器34中所储存的数据DATA3{out}输出到外部的第七选择控制信号TPAI {g}传送到第三存储芯片30的第三页缓冲器34。由于第七选择控制信号TPAI {g}对应于页“g”，故在第七选择控制信号TPAI {g}中可以包括第七顺序物理地址TPA〈7>的信息。
[0109]对于另一个例子，当假定由顺序物理地址TPA〈1:8，25，26，11，12>之中的第一顺序物理地址TPA〈1>所指定的页是包括在第一存储芯片10的第一存储区12中的页“a”时，选择输出块510响应于第一顺序物理地址TPA〈1>而选择页“a”作为现选页{a}，以及将用于将与包括页“a”作为现选页{a}的第一存储区12相对应的第一存储芯片10的第一页缓冲器14中所储存的数据DATAl {out}输出到外部的第一选择控制信号TPAI {g}传送到第一存储芯片10的第一页缓冲器14。由于第一选择控制信号TPAI {a}对应于页“a”，故在第一选择控制信号TPAI {a}中可以包括第一顺序物理地址TPA〈1>的信息。
[0110]同时，选择输出块510可以以如下描述的两种方法来操作。
[0111]第一方法是如下操作:每当执行一次选择操作时，使用储存在目标表530中的顺序物理地址TPA〈1:8，25，26，11，12>来按预设次序逐个从存储芯片10、20、30和40之中的任意一个存储芯片中选择一个页作为现选页{a, b, c, d, e, f, g, h, y, z, k, 1}中的一个。
[0112]假定当根据第一方法来连续执行第一循环次数的选择操作时存储芯片10、20、30和40被分别选择一次，在根据预设次序来连续执行预设次数的选择操作时，当预设次数大于第一循环次数时，根据预设次序而相应的存储芯片10、20、30和40可以被重复选择至少一次。当然，在根据预设次序来连续执行预设次数的选择操作时，当预设次数小于第一循环次数时，根据预设次序而存储芯片10、20、30和40的一部分可以被选择而另一部分不能被选择。
[0113]第二方法是如下操作:每当执行一次选择操作时，使用储存在目标表530中的至少两个顺序物理地址TPA〈1:8，25，26，11，12>来按预设次序使来自存储芯片10、20、30和40之中的至少两个存储芯片10与20、10与30、10与40、20与30、20与40或30与40中的每个存储芯片中的至少两个页成组、以及选择成组的页作为现选页{a, b, c, d, e, f, g, h, y, z, k, 1}。
[0114]假定当根据第二方法连续执行第二循环次数的选择操作时，存储芯片10、20、30和40被分别选择一次，在根据预设次序连续地执行预设次数的选择操作时，当预设次数大于第二循环次数时，根据预设次序而相应的存储芯片10、20、30和40可以被重复选择至少一次。当然，在根据预设次序连续执行预设次数的选择操作时，当预设次数小于第二循环次数时，根据预设次序而存储芯片10、20、30和40的一部分可以被选择而另一部分不能被选择。
[0115]遵照设计者的选择，可以根据存储系统中数据的输出是以一页为单位还是以至少两页为单位而实施的来确定第一选择操作和第二选择操作。
[0116]在上面的描述中，选择输出块510响应于顺序物理地址TPA〈1:8，25，26，11，12>来仅执行确定是否要从存储芯片10、20、30和40的相应的页缓冲器14、24、34和44输出数据 DATAl {out}、DATA2 {out}、DATA3 {out}、DATA4 {out}的操作。就这一点而言，由于存储芯片10、20、30和40的特性，应当在从页缓冲器14、24、34和44中输出数据DATAl {out}、DATA2 {out}、DATA3 {out}和 DATA4 {out}之前读取存储区 12、22、32 和 42 中的数据DATAl {rd}、DATA2 {rd}、DATA3 {rd}和 DATA4 {rd}并将其储存在页缓冲器 14、24、34 和 44 中。基于这个事实，当如下面所描述的预期读取块520连同选择输出块510 —起操作时，可以正常执行顺序读取操作。
[0117]在通过选择输出块510将储存在现选存储芯片10、20、30和40的页缓冲器14、24、34 和 44 中的数据 DATAl {out}、DATA2 {out}、DATA3 {out}、DATA4 {out}输出到外部的同时，预期读取块520将即将在选择输出块510中根据预设次序而次于现选页{a, b, c, d, e, f, g, h, y, z, k, 1}以被选中的期选页{b, c, d, e, f, g, h, y, z, k, 1}中所储存的数据 DATAl {rd}、DATA2 {rd}、DATA3 {rd}和 DATA4 {rd}读取到存储芯片 10、20、30 和 40 之中的与期选页{b，c，d, e, f, g, h, y, z, k, 1}相对应的期选存储芯片的页缓冲器14、24、34和44中。
[0118]例如，在选择输出块510选择页“g”作为现选页{g}以及在第三存储芯片30的第三页缓冲器中所储存的数据DATA3 {out}被输出的同时，预期读取块520根据顺序物理地址TPA<1:8, 25, 26, 11，12>的预设次序而将即将次于页“g”被选中的页“h”设为期选页{h}，以及将第八读取控制信号TPAP {h}传送到第四存储区42，以确保其中包括页“h”作为期选页{h}的第四存储芯片40的第四存储区42的页“h”中所储存的数据DATA4{rd}可以被读取并储存在第四页缓冲器44中。由于第八读取控制信号TPAP {h}对应于页“h”，故在第八读取控制