浮点数除法运算控制器的制造方法
【技术领域】
[0001]本实用新型属于电数字数据处理技术领域，具体涉及到浮点数除法运算控制器。
【背景技术】
[0002]现代科学技术对数据运算精度要求及大量数据的存储要求越来越高，这就使得设计一种浮点数运算及存储处理电路显得更为重要，现代生产工艺的发展使得现场可编程门陈列FPGA的成本越来越低，在实际使用中，FPGA具有灵活可配置的特点，逐渐取代专用集成电路ASIC。现有技术对于大量浮点数的传输，运算及结果处理存在以下不足:大量浮点数的传输需要CPU干预的太多，影响CPU的执行效率；浮点数的除法运算多采用软件实现，这就耗费大量的CPU执行时间；浮点数的除法运算结果多采用软件指令回读方式，每一次结果就要回读，执行的指令太多。
[0003]PCI总线是个人电脑中使用最为广泛的接口，具有与处理器和存储器子系统完全并行操作的能力，隐含中央仲裁系统，并采用多路复用方式(地址线和数据线)减少了引脚数，还可以采用DMA传输，传输速度快，最大数据传输速率133MB/S。
【发明内容】
[0004]本实用新型所要解决的技术问题在于克服现有浮点数除法运算技术的不足，提供一种设计合理、结构简单、使用方便的浮点数除法运算控制器。
[0005]解决上述技术问题所采用的技术方案是它具有:对整机进行控制的FPGA电路；PCI电路，该电路与FPGA电路相连；Flash电路，该电路与FPGA电路相连；存储电路，该电路与FPGA电路相连。
[0006]本实用新型的FPGA电路为:集成电路U4A的M4脚接集成电路Ul的143脚、N2脚接集成电路Ul的146脚、M2脚接集成电路Ul的153脚、J4脚接集成电路Ul的163脚、Ml脚接集成电路Ul的150脚、K5脚接集成电路Ul的149脚、E5脚接二极管Dl的正极、F4脚和C3脚接Flash电路，集成电路U4A的P3?Pl脚依次接集成电路Ul的135脚、154脚、152脚，集成电路U4A的L4脚?LI脚依次接集成电路Ul的151脚、159脚、158脚、134脚，二极管Dl的负极接地；
[0007]集成电路U4B的A14脚?A3脚依次接集成电路Ul的130脚、126脚、123脚、122脚、117脚、110脚、106脚、105脚、98脚、58脚、60脚、63脚，集成电路U4B的B14脚?B9脚接集成电路Ul的131脚、127脚、124脚、125脚、118脚、107脚，集成电路U4B的B7脚?B3脚接集成电路Ul的104脚、100脚、57脚、59脚、64脚，集成电路U4B的C13脚?Cll脚接集成电路Ul的129脚、128脚、121脚，集成电路U4B的C6脚?C4脚接集成电路Ul的54脚?56脚，集成电路U4B的Dll脚接集成电路Ul的112脚、DlO接集成电路Ul的111脚、D6接集成电路Ul的95脚，集成电路U4B的E6脚接集成电路Ul的65脚，集成电路U4B的FlO脚?F6脚接集成电路Ul的114脚、113脚、102脚、103脚、66脚，集成电路U4B的Gll脚接集成电路Ul的119脚、GlO脚接集成电路Ul的120脚、G7脚接集成电路Ul的96脚、G6脚接集成电路的97脚；
[0008]集成电路U4C的C14脚、D13脚?D16脚、E14脚、E16脚、F15脚、F16脚、G12脚、G13 脚、G15 脚、G16 脚、Hll 脚?H13 脚、Jll 脚、J12 脚、K15 脚、K16 脚、L14 脚?L16 脚、M12脚、M14脚?M16脚、N12脚?N16脚、P14脚?P16脚接存储电路；
[0009]集成电路U4D的L7脚?LlO脚依次接集成电路Ul的81脚、82脚、93脚、91脚，集成电路U4D的L12脚接集成电路Ul的137脚、Mll脚接集成电路Ul的90脚、N8脚接集成电路Ul的78脚、N9脚接集成电路Ul的87脚、Nll脚接集成电路Ul的155脚，集成电路U4D的P4脚接集成电路Ul的72脚、P5脚接集成电路Ul的71脚，集成电路U4D的Pll脚?P13脚依次接集成电路Ul的94脚、144脚、160脚，集成电路U4D的R3脚?R5脚依次接集成电路Ul的67脚、74脚、76脚，集成电路U4D的R7脚?RlO脚依次接集成电路Ul的80脚、84脚、86脚、92脚，集成电路U4D的R12脚?R14脚依次接集成电路Ul的138脚、136脚、148脚，集成电路U4D的T3脚?TlO脚依次接集成电路Ul的68脚、73脚、75脚、77脚、79脚、83脚、85脚、142脚，集成电路U4D的T12脚?T14脚依次接集成电路Ul的139脚、53脚、145脚，集成电路U4D的KlO脚接集成电路Ul的156脚、KlI脚接集成电路Ul的157脚；
[0010]集成电路U4E的H4脚、Fl脚接Flash电路，集成电路U4E的J13脚、K12脚接地、G5脚通过电阻R4接地、L13脚通过电阻R3接3V电源、J5脚通过电阻R2接3V电源、M13脚通过电阻Rl接3V电源；
[0011]集成电路U4F的BI脚、G3脚、K3脚、Rl脚、A2脚、A15脚、C7脚、ClO脚、E7脚、ElO 脚、B16 脚、G14 脚、K14 脚、R16 脚、M7 脚、MlO 脚、P7 脚、PlO 脚、T2 脚、T15 脚接 3V 电源，集成电路U4F的G9脚、H7脚、HlO脚、J7脚接1.2V电源；
[0012]集成电路U4G的地端接地；
[0013]集成电路U4H的电源端接1.2V电源、地端接地；集成电路U4A?集成电路U4H的型号为 EP2C5F256C8。
[0014]由于本实用新型采用PCI协议、DMA方式传输，节省运算时间，浮点数的一切运算采用硬件实现，硬件电路可配置，调试方便。本实用新型具有电路简单、使用方便可推广使用。
【附图说明】
[0015]图1是本实用新型的电气原理方框图。
[0016]图2是图1中PCI电路和FPGA电路的电子线路原理图。
[0017]图3是图1中FPGA电路和Flash电路以及存储电路的电子线路原理图。
【具体实施方式】
[0018]下面结合附图和实施例对本实用新型进一步详细说明，但本实用新型不限于这些实施例。
[0019]实施例1
[0020]在图1中，本实施例的浮点数除法运算控制器由PCI电路、FPGA电路、Flash电路、存储电路连接构成，PCI电路与FPGA电路相连，Flash电路与FPGA电路相连，存储电路与FPGA电路相连。
[0021]在图2、图3中，本实施例的PCI电路由集成电路U1、集成电路U5、电阻R5、电阻R6、插座Jl连接构成，集成电路Ul的型号为PCI9054、集成电路U5的型号为ST93CS46，集成电路Ul的53脚?60脚、63脚?68脚、71脚?87脚、90脚?98脚、100脚?107脚、110脚?114脚、117脚?131脚、134脚?139脚、142脚?160脚、163脚接FPGA电路，集成电路Ul的51脚?46脚、43脚、42脚、40脚?36脚、34脚?31脚、15脚?8脚、5脚?2脚、175脚?173脚依次接插座Jl的57脚?26脚，集成电路Ul的42脚、30脚、16脚、6脚依次接插座Jl的24脚?21脚，集成电路Ul的17脚、18脚、21脚、23脚、22脚、25脚、26脚依次接插座Jl的19脚?13脚，集成电路Ul的24脚、29脚、172脚、168脚、167脚、52脚依次接插座Jl的11脚?6脚，集成电路Ul的7脚、171脚、169脚、170脚依次接插座Jl的4脚?I脚，集成电路Ul的164脚接集成电路U5的I脚、165脚接集成电路U5的2脚、166脚接集成电路U5的3脚和4脚。集成电路Ul的I脚、20脚、28脚、35脚、45脚、62脚、70脚、89脚、99脚、109脚、116脚、133脚、141脚、147脚、162脚接3V电源，集成电路Ul的19脚、27脚、44脚、61脚、69脚、88脚、108脚、115脚、132脚、140脚、176脚、161脚接地，集成电路U5的5脚接地、8脚接3V电源、6脚通过电阻R5接3V电源、7脚通过电阻R6接地，插座Jl的25脚、20脚、12脚、5脚接地。
[0022]本实施例的FPGA电路由集成电路U4A?集成电路U4H、电阻Rl?R4、二极管Dl联接构成，集成电路U4A?集成电路U4H的型号为EP2C5F256C8。集成电路U4A的M4脚接集成电路Ul的143脚、N2脚接集成电路Ul的146脚、M2脚接集成电路Ul的153脚、J4脚接集成电路Ul的163脚、Ml脚接集成电路Ul的150脚、K5脚接集成电路Ul的149脚、E5脚接二极管Dl的正极、F4脚和C3脚接Flash电路，集成电路U4A的P3?Pl脚依次接集成电路Ul的135脚、154脚、152脚，集成电路U4A的L4脚?LI脚依次接集成电路Ul的151脚、159脚、158脚、134脚，二极管Dl的负极接地。集成电路U4B的A14脚?A3脚依次接集成电路 Ul 的 130 脚、126 脚、123 脚、122 脚、117 脚、110 脚、106 脚、105 脚、98 脚、58 脚、60 脚、63脚，集成电路U4B的B14脚?B9脚接集成电路Ul的131脚、127脚、124脚、125脚、118脚、107脚，集成电路U4B的B7脚?B3脚接集成电路Ul的104脚、100脚、57脚、59脚、64脚，集成电路U4B的C13脚?Cll脚接集成电路Ul的129脚、128脚、121脚，集成电路U4B的C6脚?C4脚接集成电路Ul的54脚?56脚，集成电路U4B的Dll脚接集成电路Ul的112脚、DlO接集成电路Ul的111脚、D6接集成电路Ul的95脚，集成电路U4B的E6脚接集成电路Ul的65脚，集成电