高压电流开关电路的制作方法

高压电流开关电路的制作方法
【专利摘要】本发明涉及高压开关电路，包括适合于接收脉冲型输入电流的输入端口，以及能够用来选择性地将输出电流传导到相应的电负载的输出端口。该开关电路包括适合于感测在所述输入端口处的输入电压并提供紧随所述输入电压之后的缓冲电压的缓冲级。该开关电路包括电连接于所述输入端口与所述输出端口之间的互补型开关，以及与所述开关、所述缓冲级以及用于提供控制信号的控制端子电连接的电压电平转换器。电压电平转换器在所述开关的栅极端子处提供合适的栅极电压，使得所述开关的操作能够通过所述控制信号来控制。
【专利说明】高压电流开关电路

【技术领域】
[0001] 本发明涉及模拟类型的电子电路，该电子电路可以是集成型的或者以分立构件实 现。
[0002] 特别地，本发明涉及用于在输入端口与可选的输出端口之间切换电流信号（即， 脉冲类型的电流信号）的高压开关电路。

【背景技术】
[0003] 在许多应用中，例如，在生物医学部门中，在有必要给输出端口供应所期望的电流 信号时使用复用器，所述复用器能够被选择性地激活。
[0004] 意大利专利申请No. MI2007A000595描述了用于神经肌肉电刺激器的高压脉冲电 流产生电路。该文献示出了具有适合于接收由刺激电路生成的脉冲型电流信号的输入端口 以及多个输出端口的复用器的使用，该多个输出端口每个都能够被选定用于给相应的刺激 电极对提供所述电流信号。
[0005] 基本上为与以上所描述的复用器类似的类型的复用器同样能够用于不同类型的 生物医学应用中，例如，用于超声扫描装置中。
[0006] 通常，这些器件不具有令人满意的输出端口对地的电流隔离。
[0007] 在其中存在有效的电流隔离是很重要的设计要求的许多器件中，即使打算用于例 如生物医学应用中，也有可能遇到存在不可忽略的对地的泄漏电流的问题。所述泄漏电流 的强度随着在输入/输出端口的端子处的电压而增大，一般不是线性的。
[0008] 现有技术的许多复用器在待机模式中以及在工作期间都具有高功耗，该功耗在高 电压存在于输入/输出端口的端子处时会显著增加。
[0009] 在专利US5052391中公开了电刺激器件的另一个实例。
[0010] 在本文献中，公开了用于提供高电压、高上升时间以及电荷平衡的电流脉冲的电 子电路。
[0011] 该电子电路并不实际具有电流多路复用功能，但是它基本上会提供一个输出的分 裂，用于与多个输出通道并联。
[0012] 而且，这样的电路显示出了在重量与尺寸方面的相关缺点，因为必须使用多个变 压器将刺激脉冲的能量传输到相应的输出通道。这样的系统的总体积使得难以用于便携式 刺激器中。
[0013] 此外，给每个输出端口供应的输出电流通常由于由所采用的开关器件所吸收的电 流而遭受到相关的波形失真。


【发明内容】

[0014] 本发明的主要目的是提供能够克服以上所描述的缺点的开关电路。
[0015] 本发明的另一个目的是提供能够通过逻辑型信号来控制以切换输入电流使其朝 向可选择的输出端口的开关电路。
[0016] 本发明的另一个目的是提供其中输入和输出端子在电压位于规定范围之内时具 有商的对地阻抗的开关电路。
[0017] 本发明的另一个目的是提供在电压位于规定范围之内时具有低的静态和活动功 耗的开关电路。
[0018] 本发明的另一个目的是提供能够由高压电源供电的开关电路。
[0019] 本发明的另一个目的是提供容易在行业水平下作为集成电路或者作为分立构件 电路、以相对于现有技术的器件有竞争力的成本来生产的开关电路。
[0020] 根据本发明，这些目的，连同根据后续的描述以及附图将会更加明显的其他目的 一起，通过根据权利要求1(将在下文给出）所述的高压开关电路以及涉及本发明的优选实 施例的相关从属权利要求来实现。

【专利附图】

【附图说明】
[0021] 本发明的更多特征及优点参照下文给出的描述以及仅出于说明的目的而非限制 的目的提供的附图将会更为显而易见，在附图中：
[0022] 图1A、1B示出了用于说明根据本发明的高压开关电路的通用操作及结构的框图；
[0023] 图2示出了包含根据本发明的高压开关电路的复用器的框图；
[0024] 图3示出了包含于根据本发明的高压开关电路的实施例中的输出级的框图；
[0025] 图4示意性地示出了包含于根据本发明的高压开关电路内的缓冲级；
[0026] 图5-6更详细地示出了在图3所示的实施例中的高压开关电路的输出级的电路结 构。

【具体实施方式】
[0027] 参照上述附图，本发明涉及高压开关电路1。
[0028] 高压开关电路1特别适合用于肌肉或神经肌肉电刺激器中，并且为了阐述简单起 见而将参照这样的实现方式来描述它。
[0029] 但是，这并非意指以任何方式来限制本发明的范围。
[0030] 实际上，开关电路1能够用于不同的生物医学应用，例如，用于超声器件，或者用 于其中有必要选择性地激活多个电流控制的端口的其他类型的器件，例如，微机电器件或 系统（MHMS)。
[0031] 参照图1A-1B，开关电路1包含适合于接收输入电流IIN的输入端口 IN。
[0032] 输入电流1"被预先确定并且由与输入端口 IN的一对端子（正端子和负端子）IN+ 和IN_电连接的电流发生器电路500生成。
[0033] 输入电流IIN具有脉冲型波形，优选为单极类型的。
[0034] 开关电路1包含能够接收输入电流IIN并将输出电流Iu传导至相应的电负载h 的输出端口 Op
[0035] 当输出端子被选择用于将输出电流Iu传导至负载h时，开关电路1能够将输 入电流1"引导到输出端口仏。
[0036] 输入电压VIN出现于输入端口 IN的端子IN+和IN_之间，该输入电压VIN是输入电 流IIN以及从输入端口 IN的端子来看的下游等效阻抗的函数。
[0037] 输入电压VIN能够采取高的值，例如，在电刺激器中为数百伏的值。
[0038] 开关电路1包含与输入端口 IN电连接的电子缓冲级BUF。
[0039] 缓冲级BUF适合于感测在输入端口 IN的端子IN+、If处的输入电压VIN，并且适合 于在缓冲输出BF处供应缓冲电压VBUF，该缓冲电压V BUF跟随着所感测的输入电压VIN。
[0040] 开关电路1包含作为电流开关来操作的且电连接于输入端口 IN与输出端口 h之 间的互补型开关?\、τ2。
[0041] 开关电路1包含用于提供逻辑类型的第一控制信号Ci (例如，在0V和3. 3V)的第 一控制端子I。
[0042] 优选地，开关电路1在操作上与适用于生成控制信号Q并将它发送给与其连接的 控制端子Ki的电子控制级COM关联。
[0043] 在本发明的某些实施例中，控制级COM可以在物理上包含于开关电路1内。
[0044] 优选地，控制级COM可以包含数字处理器件（例如，微处理器）、移位寄存器或者别 的相似类型的电路。
[0045] 开关电路1包含与缓冲级BUF，开关I\、T2和控制端子&电连接的第一电压电平转 换器Ai。
[0046] 电压电平转换器&适合于分别在第一及第二开关?\、T2的第一及第二栅极端子 h、G2处提供第一及第二栅极电压VP1、VP2，以通过控制信号Q来控制所述开关。
[0047] 根据控制信号Q，开关?\、T2允许或禁止输入电流IIN从输入端口 IN流入输出端 口 h，从而提供或阻挡输入电流IIN从输入端口 IIN到输出端口仏的电流通路。
[0048] 在输入端口 IN与每个输出端口 之间的连通性由用于选择输出端口 (^来接收输 入电流IIN的控制信号Ci确定。
[0049] 因而，由开关V T2提供的输出电流等于（I^Ci)，其中Q是具有等于0或1的逻 辑值的逻辑信号。
[0050] 采用用于提供栅极电压VP1、VP2的电压电平转换器&是相当有利的，因为它允许 适当地设置在开关?\、T 2的栅-源结两端的电压，以便使得有可能通过控制信号Q来控制 (特别是开启）所述开关。开关1\、T2实际上是其中在栅-源结两端的电压可以改变的晶 体管，因为它们具有与输入端口 IN的端子电连接的源极端子。
[0051] 如图1B和3所示，开关1\、T2，电压电平转换器Ai和输入端子Ki形成了包含于开 关电路1的电子输出级吣内的输出电路ΝΕ?\。
[0052] 输出级吣电连接至输入端口 IN、缓冲级BUF、输出端口 0:，并且优选地电连接至控 制级COM。
[0053] 根据本发明的优选实施例（图4)，缓冲级BUF包含划分成基本上关于地线对称的 两个部分的电路结构。
[0054] 上述部分每个都包含按照用于感测对应的输入端口 IN的端子IN+、IN1 勺电压的方 式布置的感测电路&、B2，以及按照使得缓冲输出BF的正端子和负端子BF+、Br的电压跟随 着所感测的电压的方式布置的电压跟随器电路匕、F 2。
[0055] 这种解决方案使得有可能使输入端口 IN和缓冲输出BF维持高的对地阻抗，在该 输入端口 IN和缓冲输出BF的端子处的电压关于地是浮置的。
[0056] 缓冲输出BF在端子BF+、BF_之间提供跟随在输入端口 IN的端子IN+、IN_处的电 压vIN的变化的缓冲电压VBUF。
[0057] 这使得有可能给电压电平转换器Ai供以不同于VIN的高电压（VPP和V NN)，由此在 输入电流IIN流向输出端口 h时没有在输入电流IIN内引入重大的失真（例如，由于所不希 望的电流吸收）。
[0058] 在第一部分中，缓冲级BUF优选地包含第一感测电路&和第一跟随器电路匕。
[0059] 优选地，感测电路&与输入端口 IN的正端子IN+、感测节点Si及第一电源Vcc电连 接。
[0060] 感测电路感测出输入端口 IN的正端子IN+的电压并且确定关于该电压的偏移， 以补偿电压跟随器电路匕的晶体管T9的阈值栅-源电压并且防止所不希望的开关?\的导 通。
[0061] 优选地，感测电路&包含并行连接于正端子ΙΝ+与感测节点Si之间的齐纳二极管 D21和电容器z21。
[0062] 二极管D21有利地防止了在感测节点Si处的过电压，同时电容器Z21保持关于正端 子IN+的电压的电压偏移。
[0063] 优选地，感测电路&包含串行电连接于电源与感测节点Si之间的电阻器R21和 二极管％4。
[0064] 电压跟随器电路匕与感测节点Si、缓冲输出BF的正端子BF+以及作为高压电源的 第二电源V PP电连接。
[0065] 在电压跟随器电路匕中，正端子BF+的电压基本上跟随着正端子IN+的电压。
[0066] 优选地，电压跟随器电路匕包含通过电阻器R23连接于电源VPP与地之间的晶体管 T9，例如，N型增强模式的M0SFET。
[0067] 晶体管Τ9具有与感测节点Si连接的栅极端子、与电源VPP连接的漏极端子以及与 端子BF+及电阻器R23连接的，进而与地连接的源极端子。
[0068] 现在将更详细地描述级BUF的第一部分的操作。
[0069] 当没有电流流向负载h (例如，输入电流IIN没有电流脉冲）时，感测节点Si处于 近似等于&。的电压。
[0070] 因此，端子BF+的电压近似等于VIN减去在包含电路元件D21、Z 21、D24和R21的网络 上的电压降以及电压WT9)(即，晶体管T 9的阈值栅-源电压）。
[0071] 感测节点Si的电压跟随着端子IN+的电压，使得端子BF+的电压跟随着端子IN+的 电压，并且开关?\处于断开状态。
[0072] 如果存在流向负载h的电流（S卩，开关?\处于接通状态），则端子ΙΝ+的电压基本 上取决于所述负载两端的电压降。在这种情形中，在端子ΙΝ+处的电压变化由感测电路& 感测出，并且为在端子BF+处的电压所跟随。
[0073] 缓冲级BUF的第二部分优选地具有基本上与以上所述的第一部分的电路结构对 称的电路结构，该电路结构包含第二感测电路B 2和第二跟随器电路F2。
[0074] 优选地，感测电路B2与输入端口 IN的负端子IN'第二感测节点S2及第三电源VDD 电连接。
[0075] 感测电路B2感测出输入端口 IN的负端子IN1 勺电压并且确定关于它的电压偏移， 以补偿电压跟随器电路F2的晶体管τ1(ι的阈值栅-源电压并且防止所不希望的开关τ 2的导 通。
[0076] 优选地，感测电路B2包含并行连接于负端子IN_与感测节点S2之间的齐纳二极管 D22和电容器Z22。
[0077] 二极管D22有利地防止了在感测节点S2处的过电压，同时电容器Z 22保持关于负端 子IN的电压的电压偏移。
[0078] 优选地，感测电路B2包含电阻器R26以及串行电连接于电源V DD与感测节点S2之间 的二极管D23。
[0079] 跟随器电路F2与感测节点S2以及缓冲输出BF的负端子ΒΓ电连接。
[0080] 在跟随器电路F2中，负端子ΒΓ的电压基本上跟随着负端子If的电压。
[0081] 优选地，跟随器电路F2包含通过电阻器R24连接于作为高压电源的第四电源V NN与 地之间的晶体管T1(l，例如，P型增强模式的M0SFET。
[0082] 在晶体管Τ1(ι中，栅极端子与感测节点S2连接，漏极端子与电源电压V NN连接，并且 晶体管T1(l的源极端子与端子ΒΓ及电阻器R24电连接，进而与地连接。
[0083] 级BUF的第二部分的操作基本上类似于第一部分的操作。
[0084] 当没有电流流向负载h (例如，输入电流IIN没有电流脉冲）时，感测节点S2处于 近似等于VDD的电压。
[0085] 因此，端子ΒΓ的电压近似等于VIN减去在包含电路元件D22、Z 22、D23和R26的网络 上的电压降以及电压WT10) (S卩，晶体管τ1(ι的阈值栅-源电压）。
[0086] 感测节点S2的电压跟随着端子If的电压，使得端子ΒΓ的电压跟随着端子IN1 勺 电压，并且开关T2处于断开状态。
[0087] 如果存在流向负载h的电流（S卩，开关Τ2处于接通状态），则端子If的电压基本 上取决于所述负载两端的电压降。
[0088] 在这种情形中，在端子If处的电压变化由感测电路B2感测出，并且为端子ΒΓ处 的电压所跟随。
[0089] 因而，缓冲级BUF能够供应跟随着具有输入电流1"的小功耗以及可忽略的失真的 输入电压v IN的缓冲电压VBUF。
[0090] 现在将在本发明的开关电路1的优选实施例（图3和5)中更详细地描述第一输 出电路ΝΕ?\的结构。
[0091] 如上所述，输出电路ΝΕ?\包含开关!^!^，电压电平转换器Ai以及控制端子I。
[0092] 优选地，输出电路ΝΕ?\包含与输出端口电连接的第一输出Υρ
[0093] 第一输出t包含与输出端口的一对端子（正端子和负端子）0/、0「电连接的 一对端子（正端子和负端子）υΛυγ。
[0094] 如图3所示，输出Yi按照使得由输出端口供应给相应的电负载h的输出电流 Iu具有极性与输入电流^相同的波形的方式与输出端口 h电连接。
[0095] 在这种情形中，输出Yi的端子Yi+、Y「连接至具有正向极性（direct polarity)的 输出端口仏的端子〇/、(V，即，正端子V与正端子〇/电连接，而负端子ΥΓ与输出端口仏 的负端子电连接。
[0096] 当然，输出t可以按照使得输出电流Iu具有极性关于输入电流ΙΙΝ相反的波形的 方式与输出端口 h电连接。
[0097] 开关?\电连接于输入端口 1"的正端子IN+与输出Yi的正端子￥1+之间，而开关1~2 电连接于输入端口 IIN的负端子If与输出t的负端子之间。
[0098] 开关?\和Τ2是互补的，并且优选地分别为Ρ型和Ν型增强模式的场效应晶体管 (J-FET 或 M0SFET)。
[0099] 有利地，晶体管?\和Τ2被布置为分别具有与端子和Υ厂电连接的漏极端子以及 与端子IN+和If电连接的源极端子。
[0100] 以此方式，当晶体管^和！^处于导通状态（开关^和!^处于接通状态）时，输入 电流I IN能够从输入端口 IN的端子流到输出Yi的端子。
[0101] 相反地，当这两个晶体管^和！^处于截止状态（开关^和!^处于断开状态）时， 防止输入电流I IN流向输出Yi。
[0102] 如上所述，电压电平转换器&有利地适合于通过控制信号Q来控制开关?\和T2。
[0103] 电压电平转换器&电连接于缓冲输出BF的端子（正端子和负端子）BF+、Br之间， 并且与开关?\和T 2的栅极端子Gp G2连接。
[0104] 电压电平转换器&包含第一极化电路，该第一极化电路包括电阻器&、第三晶体 管T 3、电阻器R2、第四晶体管T4和电阻器R3的电路系列。
[0105] 晶体管T3、T4优选地分别为NPN和PNP类型的双极结型晶体管（BJT)，并且适合于 允许/防止第一极化电流I P1沿着所述第一极化电路流动。
[0106] 晶体管T3、T4按照根据控制信号Ci的状态通过端子Ki来控制的方式来布置。
[0107] 优选地，晶体管T3具有它与电阻器&电连接的集电极端子，该集电极端子进而与 缓冲输出BF的正端子BF+串行连接并且在其基极端子处与控制端子&连接。
[0108] 相反地，晶体管T4具有与地连接的基极端子以及与电阻器R3电连接的集电极端 子，该集电极端子进而与缓冲输出BF的负端子ΒΓ串行连接。
[0109] 晶体管T3和T4具有它们与电阻器R2的端子连接的发射极端子。
[0110] 作为选择，晶体管τ3、T4可以具有它们分别与地和端子Ki连接的基极端子。
[0111] 优选地，电压电平转换器Ai包含第一电路网络，以保护开关^和！^ (特别是它们 的栅极端子h、G2)使其避免过电压。
[0112] 该保护性网络有利地包含分别连接于晶体管?\和T2的栅极端子匕、G2与输入端 口 IN的端子IN+和If之间的第一及第二过压保护元件Di和D2 (优选为齐纳二极管）。
[0113] 优选地，电压电平转换器&还包含某些稳定化电路元件，例如，与电阻器R2并行连 接的电阻器R 5和电容器Zi，以及分别与晶体管τ3和τ4的基极端子串行连接的保护电阻器 r4 和 r6,。
[0114] 现在将更详细地描述输出电路ΝΕ?\的操作。
[0115] 让我们假定：输出电路ΝΕ?\在开始时处于去激活或待机状态，并且端子&接收 "低"逻辑电平的控制信号Q。
[0116] 晶体管T3和T4处于截止状态，并且没有极化电流I P1流过。
[0117] 如果输入电流IIN没有任何电流脉冲，则在端子BF+处的电压近似为Vrc-V es (T9)，而 在端子ΒΓ处的电压近似为VDD-Ves (T1CI)，其中Ves (Τ9)和Ves (T1CI)分别为晶体管τ9和τ1(ι的 栅-源电压。
[0118] 如果输入电流ΙΙΝ具有电流脉冲，则在端子BF+和ΒΓ处的电压分别增加到V PP和 Vnn。
[0119] 在两种情形中，由于没有极化电流IP1流过，因而电压电平转换器&给栅极端子 h、G2提供栅极电压VP1、VP2，用于例如使开关?\和T2保持于截止状态。
[0120] 根据上文，很明显，在控制信号(^处于"低"逻辑电平的情况下，无论电压VIN和输 入电流I IN为什么值（在电路的指定范围内），开关?\和T2都保持于断开状态，并且输入电 流Ι ΙΝ无法流到输出Yi。
[0121] 因此，输出电路ΝΕ?\保持于去激活或待机状态。
[0122] 当端子&接收到"高"逻辑电平的控制信号时，晶体管Τ3和Τ4取得导通状态并 且极化电流I P1能够流过。
[0123] 在这种情况下，在晶体管T3、T4的切换完成之前，在端子BF+和ΒΓ处的电压在开 始时倾向于分别增加到V PP和vm。
[0124] 由于在电阻器札和R3两端的电压降，该电压降由电流IP1的流过来确定，电压电 平转换器4给栅极端子h、G 2提供栅极电压VP1、VP2，用于例如使开关?\和T2取得导通状态 (接通状态）。
[0125] 开关^和！^取得接通状态，并且输入电流1"可自由流向输出Υρ
[0126] 在此刻，在端子BF+和ΒΓ处的电压基本上取决于在负载h两端的电压，而在电阻 器札和R 3两端的电压降由于电流IP1的流过而确保栅极端子h、G2总是处于用于例如使开 关?\和T 2保持为导通状态的电压。
[0127] 因此，在控制信号Q处于高逻辑电平的情况下，无论电压VIN和输入电流Ι ΙΝ为何 值（在电路的指定范围内），开关?\和Τ2总是处于接通状态，并且输入电流Ι ΙΝ能够流到输 出Υ!。
[0128] 根据上文，很明显，电压电平转换器&提供控制信号Q的电压电平位移，以安全地 控制开关?\、T 2，不管输入电压VIN如何变化，因为这些变化恒定地由缓冲电压VBUF所跟随。
[0129] 假定输出t的端子优选地以正向极性连接至输出端口仏的端子，给电负载"供 应的输出电流L具有与输入电流I IN相同的波形极性。
[0130] 换目之，条件Ih = IIN被获得。
[0131] 以此方式，当输出电路ΝΕ?\由控制信号Q启用以使脉冲型的输入电流IIN朝输出 端口 (?传输时，输出电流111;具有极性及振幅与输入电流IIN的脉冲相同的脉冲。
[0132] 当端子&再次接收到"低"逻辑电平的控制信号Q时，晶体管T3和T 4返回至截止 状态，并且在理想情况下应当没有极化电流IP1流过。
[0133] 实际上，在这种情况下，电压电平转换器&分别给栅极端子匕、匕供应电压VP1、V P2， 用于例如使晶体管?\和T2变为截止状态（断开状态）。
[0134] 与此无关，由于在栅极端子h、G2与输入端口 IN的端子ΙΝ+之间存在杂散电容，晶 体管vτ2没有立即切换，而是只有当输入电流ιΙΝ达到〇时，即在输入电流脉冲结束时，才 取得断开状态。
[0135] 基于上文，能够观察出：
[0136] -输出电路ΝΕ?\的激活简单地由控制信号Q从"低"逻辑电平转变为"高"逻辑电 平来确定；
[0137] -相反地，输出电路ΝΕ?\的去激活由控制信号Q转变为"低"逻辑电平并且输入电 流IIN通过0来确定。
[0138] 因此，显然看出，输出电路ΝΕ?\的动作从功能的角度来看如何按照与DIAC电子器 件的方式基本上类似的方式来工作。
[0139] 在本发明的一种实施例中，特别是适合用于肌肉或神经肌肉电刺激器中的，开关 电路1包含作为电流开关来操作的且与开关?\、τ 2并行地电连接于输入端口 IN与输出端口 之间的第五及第六互补型开关T5、T6。
[0140] 开关电路1包含用于提供逻辑类型的第二控制信号C2的第二控制端子Κ2。
[0141] 优选地，第二控制信号C2接收自控制级COM。
[0142] 开关电路1包含与缓冲级BUF，开关T5、T6以及控制端子1( 2电连接的第二电压电平 转换器α3。
[0143] 电压电平转换器Α2适合于分别在开关Τ5、Τ6的第三及第四栅极端子G 3、G4处提供 第三及第四栅极电压VP3、VP4，以便通过控制信号C 2来控制开关T5、T6。
[0144] 根据控制信号C2，开关Τ5、Τ6能够允许或禁止输入电流Ι ΙΝ从输入端口 IN流到输 出端口 h，由此提供或阻挡输入电流IIN从输入端口 IIN到输出端口 h的电流通路。
[0145] 在输入端口 IN与每个输出端口之间的连通性由控制信号C2确定，并且因而由 开关T5、T 6提供的输出电流等于（IIN*C2)，其中C2是具有等于0或1的逻辑值的逻辑信号。
[0146] 用于提供栅极电压VP3、VP4的电压电平转换器A 3的采用是相当有利的，因为它允许 适当地设置在开关τ5、τ6的栅-源结两端的电压，以便使得有可能通过控制信号c 2来控制 (特别地，开启）它们。
[0147] 如图3和6所示，开关T5、T6，电压电平转换器A 3以及控制端子K2形成了输出电路 ΝΕΤ2，该输出电路呢^包含于开关电路1的输出级吣内并且连接于输入端口 IN与输出端 口 h之间，如同输出电路ΝΕ?\那样。
[0148] 参照图6,输出电路ΝΕΤ2具有与以上所述的电路ΝΕ?\的电路结构类似的电路结构。
[0149] 输出电路呢^包含与输出端口仏电连接的第二输出Υ2。
[0150] 第二输出Υ2包含与输出端口仏的端子〇/、〇「电连接的一对端子（正端子和负端 子）Y 2+、Y2'
[0151] 优选地，输出电路ΝΕΤ2按照使得由输出端口 h供应给相应的电负载h的输出电 流Iu具有极性关于输入电流I?的极性相反的波形的方式与输出端口 h电连接。
[0152] 在这种情形中，输出Y2的端子Υ2+、与具有相反极性的输出端口仏的端子0/、 〇「电连接，即，正端子γ 2+与负端子(V电连接，而负端子γ2_与输出端口 h的正端子〇/电 连接。
[0153] 当然，输出电路NET2可以按照使得输出电流Iu具有极性关于输入电流I IN为正的 波形的方式而与电连接输出端口仏。
[0154] 开关T5电连接于输入端口 IIN的正端子IN+与输出Y2的正端子Y2+之间，而开关T6 电连接于输入端口 ΙΙΝ的负端子If与输出Υ2的负端子γ2-之间。
[0155] 开关Τ5和Τ6是互补的，并且优选地分别为Ρ型和Ν型端口增强模式的场效应晶体 管（FET 或 MOSFET)。
[0156] 有利地，开关Τ5和Τ6按照使得具有分别与端子Υ 2+和Υ2_电连接的漏极端子以及分 别与端子ΙΝ+和If电连接的源极端子的方式来布置。
[0157] 以此方式，当晶体管^和！^处于导通状态（开关^和!^处于接通状态）时，输入 电流I IN能够从输入端口 IN的端子流到输出Y2的端子。
[0158] 相反地，当晶体管^和！^处于截止状态（开关^和!^处于断开状态）时，防止了 输入电流1"流到输出Υ 2。
[0159] 优选地，适用于控制晶体管1~5和Τ6的电压电平转换器Α 3电连接于缓冲输出BF的 端子（正端子和负端子）BF+和ΒΓ之间，并且与开关Τ5和Τ 6的栅极端子G3、G4电连接。
[0160] 电压电平转换器^有利地包含由电阻器Rn、第七晶体管T7、电阻器R 12、第八晶体 管τ8及电阻器R13组成的电路系列所形成的第二极化电路。
[0161] 晶体管T7和T8优选地分别为NPN和PNP类型的双极结型晶体管（BJT)，并且适合 于允许/防止第二极化电流Ι Ρ2沿着所述第二极化电路流过。
[0162] 优选地，晶体管Τ7具有其与电阻器Rn电连接的、进而与缓冲输出BF的正端子BF+ 串行连接的集电极端子，并且在其基极端子处与端子K 2连接。
[0163] 晶体管Τ8具有与地连接的基极端子以及与电阻器R13电连接的、进而与缓冲输出 BF的负端子ΒΓ串行连接的集电极端子。
[0164] 晶体管T7和T8具有它们与电阻器R12的端子连接的发射极端子。
[0165] 作为选择，晶体管T7、T8可以具有它们分别与地和端子K 2连接的基极端子。
[0166] 优选地，电压电平转换器Α3包含第二电路网络，用于保护晶体管Τ5和Τ 6的栅极端 子使其避免过电压。
[0167] 该保护性网络有利地包含分别连接于晶体管Τ5和Τ6的栅极端子G 3、G4与输入端 口 IN的端子IN+和If之间的第三及第四过压保护元件D1(l和Dn (优选为齐纳二极管）。
[0168] 优选地，电压电平转换器A3还包含某些稳定化电路元件，例如，与电阻器R 12并行 连接的电阻器r15和电容器z1(l，以及分别与晶体管τ 7和τ8的基极端子串行连接的保护电阻 器 r14 和 r16。
[0169] 输出电路NET2的操作与输出电路ΝΕ?\的电路结构类似。
[0170] 让我们假定，输出电路ΝΕΤ2在开始时处于去激活状态，并且端子Κ2接收"低"电平 的逻辑控制信号C 2。晶体管Τ7和Τ8处于截止状态并且没有极化电流ΙΡ2流过。
[0171] 在这种情况下，在存在或缺少输入电流ΙΙΝ的脉冲时，开关^和Τ6的栅极端子总是 处于栅极电压V P3、VP4,用于例如使它们保持于截止状态。
[0172] 因此，在控制信号C2处于低逻辑电平的情况下，开关T5和T 6保持于断开状态，并 且输入电流1"在任何情况下也无法流到输出Υ2。
[0173] 因此，输出电路ΝΕΤ2维持于去激活或待机状态。
[0174] 当端子Κ2接收到"高"电平的逻辑控制信号C2时，晶体管Τ 7和Τ8切换到导通状 态，并且极化电流ΙΡ2能够流过。
[0175] 在这种情况下，由于由电流ΙΡ2的流过所确定的在电阻器Rn和R 13两端的电压降， 晶体管T5和T6的栅极端子G3、G 4在栅极电压VP3、VP4下极化，用于例如使晶体管T5和T 6取 得导通状态。
[0176] 然后，开关Τ5和Τ6取得接通状态，并且输入电流Ι ΙΝ可自由流向输出Υ2。
[0177] 在此刻，在端子BF+和ΒΓ处的电压基本上取决于负载h两端的电压，但是在电阻 器R n和R13两端的电压降由于电流IP2的循环而确保栅极端子G3、G 4总是处于栅极电压VP3、 VP4,用于例如使晶体管τ5和τ6保持导通状态。
[0178] 因此，在控制信号C2处于高逻辑电平的情况下，无论电压VIN和输入电流Ι ΙΝ为何 值（在电路的指定范围内），开关τ5和Τ6总是处于接通状态，并且输入电流Ι ΙΝ在任何情况 下都能够流向输出Υ2。
[0179] 根据上文，很明显，电压电平转换器Α3提供控制信号C3的电压电平位移，用于安全 地控制开关τ 5、τ6，不管输入电压VIN如何变化，因为这些变化恒定地由缓冲电压VBUF所跟随。
[0180] 假定输出Y2的端子优选地在相反的极性下与输出端口 h的端子连接，则被供应给 电负载h的输出电流111；将会具有极性关于输入电流IIN相反的波形。
[0181] 换目之，条件Ih = _IIN被获得。
[0182] 以此方式，当输出电路NET2由控制信号C2启用以将脉冲型输入电流I IN向输出端 口 (?传输时，输出电流L具有振幅与输入电流IIN的脉冲相同的而极性关于它相反的脉冲。
[0183] 当端子K2再次接收到"低"逻辑电平的控制信号C2时，晶体管T 7和T8再次取得截 止状态，并且在理想情况下不会有极化电流ΙΡ2流过。
[0184] 在这种情况下，电压电平转换器Α3分别给晶体管Τ5和Τ 6的栅极端子供应栅极电 压VP3、VP4，用于例如使晶体管τ 5和τ6取得截止状态。
[0185] 与此无关，由于杂散电容存在于晶体管T5、TJ^栅极端子与输入端口的端子IN-之 间，因而晶体管τ 5、τ6没有立即切换，而是只有在输入电流IIN达到0时（即，在输入电流脉 冲结束时）才取得截止状态。
[0186] 根据上文，能够观察出：
[0187] -输出电路NET2的激活简单地通过控制信号C2从"低"逻辑电平到"高"逻辑电平 的转换来确定；
[0188] -输出电路NET2的去激活通过控制信号C2转变为"低"逻辑电平以及输入电流IIN 通过0来确定。
[0189] 因此，输出电路NET2从功能的角度来看同样按照与DIAC电子器件的方式基本上 类似的方式来工作。
[0190] 参照图2,本身没有多路复用功能的高压开关电路1特别适合实现于复用器100 中。
[0191] 复用器100包含共同的输入端口 IN和多个输出端口 h，每个输出端口 h都能够 通过逻辑控制信号来选择。
[0192] 复用器100在输入端口 IN处接收输入电流IIN，并且复用器100将该输入电流IIN 引向所选择的输出端口 A。
[0193] 复用器100从而为在输入端口 IN处接收到的电流信号实现了 1-N(N>1)类型的 多路复用功能。
[0194] 在复用器100中采用高压开关电路1是特别有利于在电刺激器中使用的。
[0195] 在这种情形中，所提及的输出端口每个都能够与一对刺激电极电连接，并且由每 个输出端口供应的输出电流是在刺激期间由电极有效注入的电流，而与每个输出端口连接 的电负载典型地包含由刺激电极以及由患者身体中的受刺激电流影响的部分提供的阻抗。
[0196] 复用器100包含共同的缓冲级BUF (如上所述），该缓冲级BUF感测出在输入端口 IN的端子之间的电压VIN，并且在缓冲输出BF提供基本上跟随着输入电压VIN的缓冲电压 VroF。
[0197] 复用器100包含多个输出级％，该多个输出级％每个都与输入端口 IN、共同的缓 冲级BUF以及对应的输出端口仏电连接。
[0198] 输出级吣每个都包含输出电路ΝΕ?\，并且优选地还包含输出电路NET2，如同以上 所述的。
[0199] 优选地，每个输出级吣的控制端子KJ以及可能还有K2)与可以在物理上包含于 复用器1内的共同的控制级COM电连接。
[0200] 很明显，共同的缓冲级BUF以及每个输出级％形成了根据本发明的开关电路1，该 开关电路1电连接于输入端口 IN与相应的输出端口仏之间（图2)。
[0201] 现在将简要地描述复用器100的操作。
[0202] 通常，输出级吣保持于去激活状态。
[0203] 因此，由控制级COM发送的控制信号通常保持于"低"逻辑电平。
[0204] 为了将输入电流IIN导向任何期望的输出端口仏，控制级COM必须激活在操作上与 所选择的输出端口仏关联的输出级吣的输出电路ΝΕ?\ (或者可任选地，输出电路NET2)。
[0205] 发送给输出级吣的输出电路ΝΕ?\ (或者可能为NET2)的控制信号Q (或者可能为 C2)因此取得"高"逻辑电平，从而允许输入电流IIN流向输出端口 Op
[0206] 如果输出电路ΝΕ?\ (或NET2)的输出Yi (或者可能为Y2)以正向极性与输出端口 连接，则输出电流k具有与输入电流IIN相同的波形。
[0207] 如果输出电路ΝΕ?\ (或NET2)的输出Yi (或者可能为Y2)以相反极性与输出端口 0: 连接，则输出电流k具有含有极性关于输入电流IIN相反的脉冲的波形。
[0208] 可以注意到如何通过合适地管理输出电路ΝΕ?\ (或NET2)，输入电流IIN的一个或 多个脉冲能够通过简单地使控制信号(^ (或C2)保持于"低"逻辑状态来"抵消"。这样"抵 消"的输入电流IIN的脉冲不会以正向或相反极性出现于输出电流込内。
[0209] 在这种情形中，输出电流111;相对于输入电流IIN具有脉冲的不同时间分布，。
[0210] 通过控制信号Q、C2调整的输出级吣的操作能够总结于下面的范例表中：
[0211]

【权利要求】
1. 一种高压开关电路（1)，其特征在于包括：输入端口（IN)和输出端口（0^ ;与所述 输入端口电连接的缓冲级（BUF);作为电流开关来操作的第一开关（1\)和第二开关（T2)，所 述第一开关0\)和第二开关（Τ 2)是互补的并且电连接于所述输入端口（IN)与所述输出端 口（〇0之间；用于提供第一控制信号（Ci)的第一控制端子〇g ;与所述缓冲级（BUF)、所述 第一及第二开关〇\，τ2)和所述第一控制端子〇g电连接的第一电压电平转换器（Ai)，所 述第一电压电平转换器在所述第一及第二开关0\，T 2)的第一及第二栅极端子（Gi，G2)处 提供第一及第二栅极电压（VP1，V P2)以通过所述第一控制信号（Ci)来控制所述第一及第二 开关0\，τ2)，受所述第一控制信号（Ci)控制的所述第一及第二开关允许或禁止输入电流 (Ι ΙΝ)从所述输入端口流到所述输出端口。
2. 根据权利要求1所述的高压开关电路，其特征在于所述第一及第二开关〇\，Τ2)是 场效应晶体管。
3. 根据前述权利要求中的一项或多项所述的高压开关电路，其特征在于所述第一电压 电平转换器（AJ电连接于所述缓冲级（BUF)的缓冲输出（BF)的一对端子（BF+，BF_)之间， 所述电压电平转换器包括第三晶体管（T 3)和第四晶体管（T4)以提供所述第一及第二栅极 电压（vP1，v P2)，所述第三及第四晶体管（τ3，τ4)分别电连接至所述第一控制端子〇g和地， 或者反过来。
4. 根据前述权利要求中的一项或多项所述的高压开关电路，其特征在于所述第一电压 电平转换器（AJ包括电连接于所述第一开关（1\)的第一栅极端子（GJ与所述输入端口 (IN)的正端子（IN+)之间的第一过压保护元件仇），以及电连接于所述第二开关（T 2)的第 二栅极端子（G2)与所述输入端口（IN)的负端子（ΙΝ0之间的第二过压保护元件（D 2)。
5. 根据前述权利要求中的一项或多项所述的高压开关电路，其特征在于所述缓冲级 (BUF)包括： 与所述输入端口（IN)的正端子（1矿)、第一感测节点（SJ及第一电源（Vcc)电连接的 第一感测电路（Β^，所述第一感测电路感测所述输入端口（IN)的正端子（IN+)的电压并且 确定关于该电压的电压偏移； 与所述第一感测节点（SD、所述缓冲级（BUF)的缓冲输出（BF)的正端子（BF+)及高压 第二电源（VPP)电连接的第一电压跟随器电路汜），所述第一电压跟随器电路提供在所述 缓冲输出（BF)的正端子（BF+)处的电压，该电压跟随所述输入端口（IN)的正端子（IN+)的 电压； 与所述输入端口（IN)的负端子（ΙΝ0、第二感测节点（S2)及第三电源（VDD)电连接的 第二感测电路（B2)，所述第二感测电路感测所述输入端口（IN)的负端子（ΙΝ0的电压并且 确定关于该电压的电压偏移； 与所述第二感测节点（S2)、所述缓冲输出（BF)的负端子（ΒΓ)及高压第四电源（VNN) 电连接的第二电压跟随器电路（F2)，所述第二电压跟随器提供在所述缓冲输出（BF)的负端 子（ΒΓ)处的电压，该电压跟随所述输入端口（IN)的负端子（ΙΝ0的电压。
6. 根据前述权利要求中的一项或多项所述的高压开关电路，其特征在于该高压开关电 路在操作上与用于输出所述第一控制信号（q)的控制级（COM)关联或者包括所述控制级 (COM)。
7. 根据前述权利要求中的一项或多项所述的高压开关电路，其特征在于该高压开关电 路包括：作为电流开关来操作的第五开关（τ5)和第六开关（τ6)，所述第五开关（τ5)和第六 开关（Τ6)是互补的并且电连接于所述输入端口（IN)与所述输出端口执）之间，相对于所 述第一及第二开关0\，τ 2)并联；用于提供第二控制信号（c2)的第二控制端子（κ2);与所 述缓冲级（BUF)、所述第五及第六开关（Τ 5, Τ6)和所述第二控制端子（Κ2)电连接的第二电 压电平转换器（Α3)，所述第二电压电平转换器提供在所述第五及第六开关（Τ 5, Τ6)的第三 及第四栅极端子（G3，G4)处的第三及第四栅极电压（V P3，VP4)以通过所述第二控制信号（C2) 来控制所述第五及第六开关（τ 5, τ6)，受所述第二控制信号（c2)控制的所述第五及第六开 关（T5，T 6)允许或禁止输入电流（IIN)从所述输入端口流到所述输出端口。
8. 根据权利要求7所述的高压开关电路，其特征在于所述第五及第六开关是场效应晶 体管。
9. 根据权利要求7至8中的一项或多项所述的高压开关电路，其特征在于该高压开关 电路包括与所述第一及第二开关（Tpig电连接的第一输出（YJ以及与所述第五及第六开 关（T 5，T6)电连接的第二输出（Y2)，所述第一输出（YJ与具有正向极性的所述输出端口（0〇 电连接，而所述第二输出（Y 2)与具有反向极性的所述输出端口（〇〇电连接，或者反过来。
10. 根据权利要求7至9中的一项或多项所述的高压开关电路，其特征在于所述第二电 压电平转换器（Α2)电连接于所述缓冲级（BUF)的缓冲输出（BF)的一对端子（BF+，BF_)之 间，所述电压电平转换器包括第七晶体管（T 7)和第八晶体管（T8)以提供所述第三及第四栅 极电压（VP3, VP4)，所述第七及第八晶体管（Τ7, Τ8)分别与所述第二控制端子（Κ2)和地电连 接，或者反过来。
11. 根据权利要求7至10中的一项或多项所述的高压开关电路，其特征在于所述第二 电压电平转换器（Α2)包括电连接于所述第五开关（Τ 5)的第三栅极端子（GD与所述输入端 口（IN)的正端子（IN+)之间的第三过压保护元件（D1CI)，以及电连接于所述第六开关（T 6)的 第四栅极端子（G4)与所述输入端口（IN)的负端子（ΙΝ0之间的第四过压保护元件（D n)。
12. -种高压电流复用器（100)，其特征在于该高压电流复用器包括根据前述权利要 求中的一项或多项所述的高压开关电路（1)。
13. -种肌肉或神经肌肉电刺激器，其特征在于该肌肉或神经肌肉电刺激器包括根据 前述权利要求中的一项或多项所述的高压开关电路（1)。
14. 一种超声器件，其特征在于该超声器件包括根据权利要求1至11中的一项或多项 所述的高压开关电路（1)。
15. -种微机电器件，其特征在于该微机电器件包括根据权利要求1至11中的一项或 多项所述的高压开关电路（1)。
【文档编号】A61N1/32GK104160622SQ201380010288
【公开日】2014年11月19日 申请日期:2013年2月11日 优先权日:2012年2月22日
【发明者】R·A·索尔森, L·隆巴尔迪尼, M·费拉里恩 申请人:唐卡洛尼阿奇非盈利性社会公益基金会