打印头集成电路的制作方法

专利名称：打印头集成电路的制作方法
技术领域：
本发明涉及半导体集成电路器件，用于制作这些器件的处理过程和利用这些器件的系统的领域。更具体地，本发明涉及用于流体喷射记录的、组合的MOS和喷射元件打印头集成电路。
背景技术：
MOS(金属氧化物半导体)集成电路正在寻找在电子应用中(诸如打印机)更多的使用。组合驱动电路(MOS晶体管)和喷射元件(例如，电阻)需要传统的集成电路(IC)与流体喷射技术的混合。存在有用于组合IC和流体喷射技术的几种不同的处理过程，但它们可能是昂贵的，以及通常需要大量的处理步骤，这会把缺陷引入到最后的产品中。
在竞争的消费者市场，诸如打印机和照片绘制器，成本必须不断降低，以便保持为有竞争力的和有利的。而且，消费者越来越期待可靠的产品，因为顾客的修理的花费有时常常成倍高于更换产品的花费。所以，为了增加可靠度和降低成本，在组合MOS晶体管和喷射元件的用于打印头集成电路的制造方面需要改进。
概要集成电路被形成在基片上。该集成电路包括被形成在基片上的晶体管。该晶体管具有栅极，栅极形成至少一个闭合环。集成电路也包括喷射元件，它被耦合到晶体管，其中喷射元件被沉积在基片上，而没有介入的场氧化物层。
通过改变晶体管栅极区域的布局，集成电路被制造成使得不需要岛掩模(island mask)来确定晶体管的工作区域。布局改变需要通过使用一个或多个环路的闭合环结构而形成晶体管的栅极。改变布局和在制造期间不使用岛掩模来确定工作区域实现几个好处。产生集成电路所需要的处理步骤数目减少使花费减小。通过减少处理步骤的数目，减小了由于引入污染物而造成故障的风险。减小的处理步骤也减少在制造中每个晶片的化学制品使用，以及增加在固定的时间中或用固定的设备组处理的晶片的总数。
附图简述

图1是组合晶体管与喷射元件的传统的集成电路的示例性截面。
图2是显示闭合环晶体管与喷射元件的截面的、本发明的实施例的示例性截面。
图3是在本发明的替换的实施例中使用的可任选的基片触点的示例性截面。
图4是被用来选择地控制喷射元件的晶体管电路的示例性简图。
图5是图4的示例性简图的和体现本发明的方面的示例性掩模布局。
图6是显示在记录设备与把晶体管和喷射元件相组合的在流体盒上的打印头集成电路之间的电器接口的示例性简图。
图7是被用来产生体现本发明的方面的集成电路的处理过程的示例性流程图。
图8是由体现本发明的集成电路制成的打印头的示例性透视图。
图9是包括图8的示例性打印头的示例性流体盒。
图10是包括图9的示例性记录流体盒的示例性记录设备。
优选的和替换的实施例的详细描述本发明的半导体器件可应用于半导体器件技术的广泛的范围，以及可以用各种各样的半导体材料制造。以下的说明讨论在硅基片上实施的本发明的半导体器件的几个当前的优选实施例，因为大多数当前可用的半导体器件都是在硅基片上制作的以及本发明的最通常遇到的应用将涉及到硅基片。尽管如此，本发明也可以在锗、砷、镓、以及其他半导体材料上有利地被采用。因此，本发明不打算限于在硅半导体材料上制造的这些器件，而是要包括在一个或多个可提供的半导体材料上制造的这些器件和对于本领域技术人员可提供的技术，诸如使用在玻璃基片上的多晶硅的薄膜晶体管(TFT)技术。
而且，半导体元件的各个部件不是按比例画出的。某些尺寸相对于其他尺寸被夸大了，以便提供对本发明的更清楚的说明和理解。为了说明，本发明的半导体器件的优选实施例被显示为包括特定的p和n型区域，但应当清楚地看到，这里的教导同样可应用于其中各种区域的导电性被倒置的半导体器件，例如，以便提供示出的器件的对偶性。
另外，虽然这里显示的实施例被显示为二维视图，各个区域具有深度和宽度，但应当清楚地看到，这些区域仅仅是一个器件的单个单元的一部分的示图，它可包括被安排在三维结构中的多个这样的单元。因此，当在实际的器件上制造时，这些区域将具有三个维度，包括长度，宽度和深度。
应当指出，附图不是真实比例的。而且，在附图上，重掺杂的区域(典型地至少1×1019杂质/cm3的杂质浓度)用加号(例如，n+或p+)表示，而轻微掺杂的区域(典型地不大于约5×1016杂质/cm3的浓度)用减号(例如，p-或n-)表示。
而且，虽然本发明是通过针对硅半导体器件的优选实施例被说明的，但不打算把这些说明作为本发明的范围或可应用性的限制。本发明的半导体器件不打算限于所显示的物理结构。这些结构被包括进来以显示本发明对于当前的优选实施例的实用性和应用。
MOSFET(金属氧化物场效应晶体管)的工作区域成分(例如源极和漏极)的隔离，通常是通过使用两个掩模层、岛层和栅极层而达到的。岛层被用来形成生长在基片上的厚的场氧化物内的开孔。栅极层被用来产生晶体管的栅极，以及在厚的场氧化物内的岛开孔内形成晶体管的自对准的和分开的工作区域(源极和漏极)。
图1是组合晶体管与喷射元件的惯用的集成电路11的示例性截面图。基片10(优选地是硅，虽然可以使用本领域技术人员已知的其他基片并仍旧满足本发明的精神和范围)通过使用惯用的集成电路处理过程被处理。基片10优选地以用于NMOS处理过程的p-掺杂剂被掺杂；然而，它也可以用于PMOS处理过程的n-掺杂剂被掺杂。基片10具有被设置在基片上的喷射元件20，介入的场氧化物层12提供喷射元件20与基片10的热隔离。可任选地，附加的沉积氧化物层可被设置在场氧化物层12上。喷射元件20被耦合到在基片10上形成的晶体管30，优选地是N-MOS晶体管。耦合优选地是通过使用导电层21诸如铝而完成的，但可以使用其他导体诸如铜和金以给出为一个连接器。晶体管30包括源极工作区域18，漏极工作区域16和栅极14。喷射元件20由被沉积在场氧化物层20上的电阻性导电层19制成。导电层21上的开孔的区域确定喷射元件20。为了防止喷射元件20受到要被喷射的流体(诸如墨水)的活性的影响，钝化层22被设置在喷射元件20以及被沉积在基片10的其他的薄膜层上。为了产生打印头，集成电路15与孔板层80(显示为流体阻挡层26和孔板28)相组合。喷射元件20和钝化层22由被设置在钝化层22上的成穴层24保护，免得受到在喷嘴90的流体喷射后由于流体室92中气泡破裂造成的损害。被叠置在基片10上的大量薄膜层32是在加上孔板层82之前在基片10上处理的那些层。可任选地，孔板层82可以是聚合物或环氧树脂材料的单层或多层。产生孔板层的几种方法对于本领域技术人员是已知的。
在本发明的实施例中，不像传统的处理过程，不使用岛掩模来形成晶体管。同样，在基片上不生长场氧化物电介质层。而是，栅极掩模被改进以形成闭合环栅极结构，以便完成对于产生晶体管所需要的所有的隔离。通过使用闭合环栅极结构，晶体管的漏极工作区域被晶体管的栅极包围。闭合环栅极外面的区域是晶体管的源极工作区域。这种栅极布局技术允许产生新的用于产生集成电路的处理流程，它不需要工作级(active level)的掩模、两个炉内加热操作和几个其他处理步骤(包括但不限于，区氧化，氮化物沉积，和等离子体蚀刻步骤)。因此，本发明的一个好处是，与在栅极氧化之前的传统的MOS处理流程相比较，减少多个处理步骤。示例性传统的处理过程包括以下步骤预先焊盘氧化清洗，板氧化，氮化物沉积，工作光刻，工作蚀刻，抗蚀剂去除，预先区氧化清洗，焊盘氧化，去光滑化，氮化物剥除，以及在生长热栅极氧化物之前的预先栅极氧化清洗。当使用执行本发明的实施例的处理过程时，该示例性传统的处理过程的所有这些步骤都被取消。因为工作层光刻被取消，所以减少所使用的掩模级别的总数。另外，为了补偿在被用来执行本发明的实施例的处理过程中厚的场氧化物层的缺乏，优选地，磷硅酸盐玻璃的电介质层(优选地通过沉积)被加到至少2000埃(A0)的厚度，但优选地在6000到12000埃之间或更大。因为由于缺乏场氧化物和不同的蚀刻性质最终造成的更薄的电介质层，传统的处理过程中的接触蚀刻步骤优选地被改变到更短的时间周期，以防止过蚀刻。例如，如果传统的接触蚀刻处理时间是210秒，则新的接触蚀刻处理时间优选地是120秒。
图2是包括本发明的集成电路(IC)117的实施例的示例性截面图。在本实施例中，晶体管的栅极114被显示为两部分，它们实际上以在这个视图以外的闭合环方式被连接(见图5)。在本实施例中，在IC 117上的每个晶体管130通过使用闭合环栅极结构被形成为把晶体管130的漏极116隔离在闭合环的内部的部分内。晶体管130的源极118处在闭合环栅极的外部。在本实施例中，没有场氧化物生长在基片110上，以及没有岛掩模被用来确定漏极116和源极118工作区域。为了补偿缺乏生长场氧化物，电介质层136(优选地磷硅酸盐玻璃)被沉积到至少2000埃(A0)的厚度，优选地在约6000到约12000埃之间或更大的厚度，以便提供用于在喷射元件120与基片110之间的热隔离。第一触点123被制作在电介质层136上，以允许导电层121与晶体管130的漏极116相接触，该漏极116再被耦合到喷射元件120。同样，第二触点125被制作在电介质层136上，以允许导电层121与晶体管130的栅极114相接触。
图3是本发明的替换的实施例的示例性截面，其中基片体触点113在集成电路117内被用来连接到形成在基片中的晶体管的本体(背栅(backgate)或实体)。在本实施例中，用于基片触点的附加的掩模层被用来通过多晶硅焊盘129和栅极氧化物115(它们被用来阻挡在多晶硅焊盘129底下的全部工作区域118的掺杂)制成图案和蚀刻。这允许在多晶硅焊盘129底下的基片在工作区域形成期间保持不掺杂的。因此，到基片110的基片触点113可(优选地)被直接地对于N-MOS电路连接到地，或对于P-MOS电路连接到VDD电源。在本示例性实施例中，基片触点113通过使用以后加上的成穴层124(优选地是钽)而被制成，该成穴层被设置在钝化层122和电介质层136的顶部。
应当指出，传统的MOS集成电路把被形成在基片上的晶体管的本体(背栅或实体)加偏置以对于NMOS连接到地电位，或者对于PMOS连接到VDD电位。这种偏置被作成在动态晶体管运行期间放电基础结(discharge background junction)泄漏和任何注入的基片电流。通过去除场氧化物隔离和把基片的非极性区域对于NMOS掺杂n+，或对于PMOS掺杂p+，建立直接的基片体接触的一个方法是产生多个焊盘129(图3)，以防止掺杂它底下的工作区域，然后产生通过多个焊盘129和栅极氧化物115到基片的基片触点113。做到这一点需要使用单独的基片触点掩模，这增加处理过程的成本和复杂性。
为了避免这种附加的花费，一种任选择是不把基片体127以及(因此)晶体管的本体连接到地电位，通过不把基片体127连接到地64，基片体127允许由于泄漏和杂散电流引起的漂移。对于NMOS和p基片体，基片体127理想地相对于晶体管的源极区域和漏极区域是非正的，以保持固有的隔离二极管(基片到工作的源极、漏极区域)反向偏置的。虽然理想地基片110的基片体127对于N-MOS集成电路被偏置为地电位(对于P-MOS电路为VDD)，基片体127的实际的电压可以通过影响栅极Vt(电压阀值接通)电位略微改变晶体管的电流-电压特性。因为改进的处理过程允许大量的地电位结工作区域被固定到地，在基片体127中的电荷积累被最小化，因为基片电荷在体与工作区域之间产生前向偏置的p-n+结，因此通过集成电路的主要部分把基片体127间接地连接到地56。如果到基片体127的泄漏电流提升体电位，则地电位结工作区域限制体电压增加为小于一个二极管压降。体电位增加的影响是降低对于接通晶体管所需要的Vt电压。这种稍微增加通常不是问题，因为其本体被直接接地的NMOS晶体管的典型的Vt约为0.8到1.2伏。因此，Vt的稍微降低通常将不影响数字电路的运行。所以，到基片体127的基片触点113(图3)可以整体地被消除，因此进一步减少处理步骤和制造成本。功能性测试和实验测试表明，在用和不用基片连接构建的体现本发明的集成电路与打印头之间在产量或流体盒性能上没有差别。
图4是被用来选择地控制被显示为Rij的喷射元件120作为打印头上的喷射元件的矩阵之一的晶体管电路的示例性简图。虽然有几种电路可被用来控制喷射元件120，但这个电路被提供来演示本发明的几个有利的方面。喷射元件120被耦合到基元驱动线46和T1晶体管130的漏极。T1晶体管130的源极被连接到地64。T1晶体管130的栅极被连接到T2晶体管42的源极和T3晶体管40的漏极。T3晶体管40的源极被连接到地64。T3晶体管40的栅极被耦合到使能(enable)B信号50。T2晶体管42的栅极被耦合到使能A信号44。T2晶体管42的漏极被连接到地址选择信号48。
图5是图4的示例性简图的示例性掩模布局，它体现本发明的方面。T1晶体管130的栅极114被形成为盘旋形闭合环结构，以便增加增加栅极的长度，以产生较低接通电阻的晶体管。在闭合环内，漏极116与导电层121相接触，以便连接到喷射元件120。在闭合环的外部，源极118与另一个导电层相连接到地64。T1晶体管130的栅极114被耦合到T3晶体管40的闭合环栅极的里面，这是它的漏极。T2晶体管42的闭合环栅极也在T3晶体管42的闭合环栅极内。通过把T2晶体管42设置在T3晶体管40里面的工作区域内，T3晶体管40的源极内在地耦合到T2晶体管42的漏极。T3晶体管40的栅极52被耦合到使能B信号50。T2晶体管42的栅极54被耦合到使能A信号44。T2晶体管42的闭合环栅极54的里面，即它的漏极，被耦合到地址选择信号48。
图6是显示在记录设备与把晶体管和喷射元件相组合的集成电路之间的电气接口的示例性简图。在本例子中，没有把基片作成接触到地电位。晶体管130的本体127被显示为具有在体127与源极118连接之间的固有的二极管。在本例中，晶体管130的漏极116被耦合到喷射元件120，一个加热器电阻。该加热器电阻还被连接到基元信号接口46。基元是一组喷射元件，诸如打印头中一个颜色的一列。因此，基元信号接口46、晶体管130的栅极114和晶体管130的源极118形成记录设备可控制的外部接口端口(诸如图9的触点214)。记录设备240(图10)包括基元选择电路58，优选地它通过开关60控制到集成电路200上的一组喷射元件(基元)的功率56(见图8)。记录设备240也包括接口到驱动器62的地址选择电路66，驱动器选择在基元内的单个喷射元件。
对于引用本发明的示例性处理过程，具有喷射元件的MOS集成电路可以只用7个掩模被制造(如果不使用基片触点的话)或用8个掩模(如果使用基片触点的话)。为了制作打印头，集成电路被处理成在大量先前应用的薄膜层叠层上提供保护层和孔板层。存在有形成孔板层的各种方法，其对于本领域技术人员是已知的。对于示例性处理过程，掩模层标记代表以下的主要的薄膜层或功能。掩模被标记为(以优选地使用的次序)栅极，触点，基片触点(任选)，金属1，倾斜的金属蚀刻，通孔，空腔，和金属2。
图7是被用来产生体现本发明的方面的集成电路的处理过程的示例性流程图。在方块310，处理过程从掺杂的基片(优选地，用于NMOS的p-掺杂的基片，和用于PMOS的n-掺杂的基片)开始。在传统的处理过程中，执行确定工作区域和生长场氧化物的主要步骤。在本发明的处理过程中，确定具有工作的掩模的工作区域和场氧化物的生长的传统的步骤被取消。在方块312，栅极氧化物的第一电介质层被加到掺杂的基片。优选地，氧化硅层被形成来产生栅极氧化物。替换地，栅极氧化物可以由几个层形成，诸如氮化硅层和氧化硅层。另外，施加栅极氧化物的几个不同的方法对于本领域技术人员是已知的。在方块314，施加第一导电层，优选地，多晶硅的沉积，在方块316用栅极掩模制成图案以及在闭合环结构中被湿法或干法蚀刻，由剩余的第一导电层形成栅极区域，在闭合环内形成的晶体管的漏极和在闭合环结构外部的区域中的晶体管的源极。在方块318，掺杂剂浓缩物被加到没有被第一导电层遮蔽的基片区域，产生晶体管的工作区域。基片表面的重要的部分被产生为工作区域，因为没有使用岛掩模。在方块320，第二电介质层，优选地是磷硅酸盐玻璃(PSG)，被施加到预定的厚度(至少2000埃(A0)，但优选地在约6000到约12000埃之间或更大)，以提供在以后形成的喷射元件与基片110之间的足够的热隔离。优选地，在施加PSG后，它被增浓。可任选地，在加上第二电介质层之前，可以在晶体管的源极、漏极和栅极上施加薄的热氧化物层，优选地，约50到2000埃的厚度，但优选地是1000埃。在方块322，通过使用接触掩模在第二电介质层上产生第一组接触区域，形成到第一导电层和或晶体管的工作区域的开孔。可任选地，使用第二蚀刻步骤，用可任选的基片接触掩模制作图案和蚀刻基片本体触点。在方块324，通过沉积加上第二导电层，优选地是诸如钽铝那样的电阻层。可任选地，第二导电层由多晶硅制成。第二导电层被用来产生喷射元件。在方块326，优选地通过沉积或溅射加上第三导电层，诸如铝。在方块328，第三导电层用金属1掩模制作图案和蚀刻，形成用于互联的金属线条。第三导电层被用来把晶体管的工作区域连接到喷射元件。第三导电层也被用来把各种信号从第一导电层连接到工作区域。为了把集成电路变换成打印头，进一步的步骤组合打印头薄膜保护材料与导电层，以便与集成电路薄膜相连接。在方块330，在基片上先前加上的层上加上钝化层。在方块332，通过使用通孔掩模，钝化层被制作图案和蚀刻，以便在钝化层上产生到第三导电层的第二组接触区域。优选地，保护性钝化层由氮化硅层和氧化硅层制成。在方块334，加上保护性成穴层，优选地是钽、钨或钼。在方块336，成穴层用空腔掩模被制作图案和蚀刻。在方块338，淀积或溅射第四导电层，优选是金。在方块340，第四导电层用金属2掩模被制作图案和蚀刻，制成导电线条。第四导电层线条被用来通过钝化层中的第二组接触区域与第三导电层接触。操纵打印头的外部信号产生到第四导电层的接触。在步骤342，在基片上先前加上的薄膜层叠层的表面上加上孔板层。孔板层由一个或多个层制成。一个任选项是提供保护性阻挡层，以确定被耦合到喷射元件的流体容器(流体接纳空腔)，然后在流体容器上加上具有在其上确定的喷嘴的孔板，以用于引导来自打印头的任何的喷射的流体。另一个任选项是加上可被曝光和洗印的光刻聚合物或环氧树脂材料，以形成流体容器和喷嘴。聚合物或环氧树脂材料可以由一个或多个层制成。
图8是体现本发明的集成电路、流体喷射打印头200的示例性透视图。组成图5所示的电路的薄膜层132的叠层被设置在基片110上。确定至少一个用于喷射流体的开孔190的孔板层182被设置在集成电路的表面。开孔被流体地耦合到图2的喷射元件120(未示出)。优选地，喷射元件120被设置在流体容器下面，并与流体容器对准，以便把能量传递到流体容器内的流体。
图9是包括图8的流体喷射打印头200的示例性流体盒220。流体盒220具有限定流体储存器的体部218。流体储存器被流体地耦合到在流体喷射打印头200的孔板层182上的开孔190。流体盒220具有压力调节器216，被显示为封闭的泡沫海绵，以防止流体储存器内的流体流出开孔190。在流体喷射打印头200中的能量耗散元件120(见图2)通过使用柔性电路212被连接到触点214。
图10是使用图9的流体盒220的示例性记录设备240。该记录设备240包括用于容纳媒体的媒体盘。记录设备240具有第一输送机构252，从媒体盘250移动媒体256，跨过在流体盒220上的流体喷射打印头200的第一方向。记录设备240具有第二输送机构254，它夹持住流体盒220以及沿第二方向(优选地与第一方向正交)跨过媒体256输送流体盒。
权利要求
1.用于打印头(200)的集成电路(117)，包括基片(110)；晶体管(130)，其被形成在基片上，其中该晶体管的栅极(114)形成至少一个闭合环；以及喷射元件(120)，其被耦合到晶体管，其中喷射元件在没有介入的场氧化物层(12)的情况下被设置在基片上。
2.如权利要求1所述的集成电路(117)，还包括被设在喷射元件(120)与基片(110)之间的电介质层(136)，其具有大于2000埃的厚度。
3.如权利要求2所述的集成电路(117)，其中电介质层(136)是磷硅酸盐玻璃。
4.如权利要求2所述的集成电路(117)，其中电介质层(136)由热氧化物层和磷硅酸盐玻璃层组成。
5.如权利要求1所述的集成电路(117)，其中晶体管(130)具有没有被直接连接到基片的本体。
6.如权利要求1所述的集成电路(117)，其中晶体管(130)不用工作掩模确定而被形成。
7.如权利要求1所述的集成电路(117)，其中晶体管(130)具有用氧化硅层和氮化硅层形成的栅极氧化物(115)。
8.打印头(200)，包括权利要求1的集成电路(117)；以及孔板层(182)，其确定喷嘴(190)，喷嘴被流体耦合到喷射元件(126)，其中喷嘴还被流体地耦合到流体通道，以便把流体输送到喷射元件。
9.流体盒(220)，包括权利要求8的打印头(200)；本体(218)，其具有流体储存器，流体储存器被流体地耦合到打印头的流体通道；以及压力调节器(216)，其用于保持相对于环境空气压力的负压，以防止在没有驱动喷射元件的情况下打印头内的流体流出喷嘴。
10.记录设备(240)，包括权利要求9的流体盒(220)；以及输送机构(254)，用于相对于记录媒体沿至少一个方向移动流体盒。
11.形成具有组合的晶体管与喷射元件的集成电路(117)的方法，主要包含以下步骤在基片上加上第一电介质层，以形成栅极氧化物(312)；加上闭合环第一导电层，以确定晶体管的栅极区域(314)；在基片的没有被第一导电层遮蔽的区域施加一定浓度掺杂剂，产生晶体管的工作区域(318)；加上第二电介质层至预定的厚度，以提供在以后形成的喷射元件与基片之间的足够的热隔离(320)；在第二电介质层上产生第一组接触区域(322)；加上被用来产生喷射元件的第二导电层(324)；以及加上第三导电层，以把晶体管的工作区域连接到喷射元件(326)。
12.由权利要求11的方法产生的集成电路(117)。
13.包括权利要求11的方法的产生打印头(200)的方法，包括以下步骤；在基片上的先前加上的层上，加上钝化层(330)；在第三导电层上的钝化层上产生第二组接触区域(332)；在钝化层上加上成穴层(334)；以及加上第四导电层(338)，以通过钝化层上的第二组接触区域与第三导电层相接触。
14.由权利要求13的方法产生的打印头(200)。
15.如权利要求13所述的方法，还包括在基片上的先前加上的薄膜层叠层上加上孔板层(342)的步骤。
16.由权利要求15的方法产生的打印头(200)。
17.用于制造具有至少一个被集成在其上的晶体管的打印头的方法，包括以下步骤提供基片；在基片上形成氧化硅层；在氧化硅层上形成多晶硅层，多晶硅层和氧化硅层在其下面共同形成晶体管的栅极，其中栅极具有闭合环结构；在与栅极相邻的基片内形成晶体管源极区域和晶体管漏极区域；在氧化硅层、栅极、源极区域、和漏极区域上加上电介质材料层；通过电介质材料层形成多个开孔，以便到达栅极、源极区域和漏极区域；在电介质材料层上加上电阻材料层，电阻材料层通过开孔与栅极、源极区域和漏极区域直接进行电接触；在电阻材料层上加上导电材料层，以便形成多层结构，在多层结构中的电阻材料层具有至少一个未覆盖的部分，其中不存在导电材料层，未覆盖的部分用作喷射元件，电阻材料层在晶体管的源极区域、漏极区域和栅极处被覆盖以导电材料层；在电阻上加上保护性材料部分；以及把具有至少一个从中通过喷嘴的孔板层固定在保护性材料部分上，保护性材料部分的一段直接移置到通过孔板层的开孔下面，以便在其下面形成流体容器，喷射元件被设置在流体容器的下面，并与流体容器对准，以便把能量传递给容器。
全文摘要
集成电路(117)被形成在基片(110)上。该集成电路(117)包括被形成在基片(110)上的晶体管(130)。该晶体管(130)具有栅极(114)，它形成至少一个闭合环。集成电路(117)还包括喷射元件(120)，它被耦合到晶体管(130)，其中喷射元件(120)在没有介入的场氧化物层(12)的情况下被设置在基片(110)上。
文档编号B41J2/05GK1509235SQ02810234
公开日2004年6月30日 申请日期2002年3月13日 优先权日2001年3月19日
发明者F·R·布赖安特, J·M·托尔格尔森, A·W·巴科姆, F R 布赖安特, 巴科姆, 托尔格尔森 申请人:惠普公司