专利名称：压电驱动电路的制作方法
技术领域：
本发明涉及一种压电驱动电路，特别涉及一种具有低功耗和产生热量较低的压电驱动波形发生电路。
图1中示出传统的压电驱动波形发生电路的一个实例。如图1所示，它是这样构成的使得在一参考波形发生电路中压电驱动波形发生，一电流放大电路提供所需的电流量。
在这种情况下，假设压电驱动电压(压电驱动波形输出端电压)为Vpzt(图2(a))，晶体管Tr1的集电极电流为i1(图2(b))，晶体管Tr2的集电极电流为i2(图2(c))，并且高端电源(高电压端电源)电压为Vh，在晶体管Tr1、Tr2中分别产生的功率P1、P2由下式给出P1=(Vh-Vpzt)×i1P2=Vpzt×i2上式分别由图2(d)、(e)表示。
由于这些所产生的功率都会使晶体管发热，传统的器件是通过使用高额定值的晶体管或散热片来解决发热的问题的。这使得器件不能小型化。
相应地，本发明的目的是提供一种减小器件的尺寸并且能够实现低功耗和低发热的压电驱动电路。
根据本发明，一种压电驱动电路包括一个第一开关元件和一个第一电阻器，它们相互串联，并且置于高端电源与压电元件之间；以及一个第二开关元件和一个第二电阻器，它们相互串联，并且置于低端电源与该压电元件之间；其中，通过使第一开关元件导通形成充电路径，使第二开关元件导通形成放电路径，这样可以产生所需的压电驱动电压波形。
根据本发明的另一个方面，一种压电驱动电路包括
多个分别由相串联的一开关元件和一电阻器构成的电路，它们并联地置于一高端电源与一压电元件之间；以及多个分别由相串联的一开关元件和一电阻器构成的电路，它们并联地置于一低端电源与该压电元件之间。
在下文结合附图的说明中本发明将变得更加清楚，其中
如下图1示出传统压电驱动电路的电路图，图2示出表示传统压电驱动电路的操作时序的波形的解释图，图3示出本发明第一最佳实施例的压电驱动电路的电路图，图4示出第一实施例的具体压电驱动电路的电路图，图5示出第一实施例的操作时序波形的解释图，图6示出施加到第一实施例的压电元件的电压增加的坐标图。
图7示出在该第一实施例中的一个开关元件(N沟道MOSFET)的示意图，图8示出第一实施例中的N沟道MOSFET的电压波形、电流波形、以及电压-电流波形图，图9示出根据本发明第二最佳实施例的压电驱动电路的电路图，图10示出第一实施例的操作时序的解释图。
下面说明本发明的最佳实施例。
在最佳实施例的压电驱动电路中，一个第一开关元件与一个第一电阻器相串联，并置于一高端电源与一压电元件之间，从而通过开-关控制形成充电路径；并且一个第二开关元件与一个第二电阻器相串联，并置于一低端电源与该压电元件之间，从而通过开-关控制形成放电路径，使得可以产生所要的压电驱动电压波形。
图3示出本发明第一最佳实施例的组成。如图3所示，在本发明第一实施例的压电驱动电路中，通过接通一连接到一高端电源1的开关元件2，经过一电阻4对压电元件6进行一段时间的充电，然后切断开关元件2以通过电阻器5对该压电元件6放电，从而产生该压电元件6的驱动波形。
连接于高端电源1与该电阻器4的一端之间的开关元件2对提供到该压电元件6的电流进行开/关控制。
电阻器4的另一端连接到该压电元件6，它的阻值R1是这样确定，使得施加到该压电元件6的电压波形的上升曲线(上升波形)的时间常数τ=R1×Cpzt适用于驱动该压电元件。其中，R1是电阻器4的阻值，而Cpzt是压电元件6的静态电容。
开关元件3连接于一低端电源7与电阻5的一端之间，并用于控制从压电元件6的放电操作。电阻器5的另一端连接到压电元件6上，并且它的阻值R2是这样确定，使得施加到该压电元件6的电压波形的下降曲线(下降波形)的时间常数τ=R2×Cpzt适用于驱动该压电元件6。其中，R2是电阻器5的阻值。
下面参照该附图具体描述本发明的第一实施例。图4中示出本发明第一实施例的具体构成。
如图4所示，在本发明中，用一N沟道MOSFET作为开关元件2和开关元件3。
开关元件2的漏极连接到高端电源1，其源极连接到电阻器4的一端。一个只在对该压电元件6充电的时间周期中有效(高电平)的控制信号施加到开关元件2的栅极端。
该开关元件3的漏极连接到电阻器5的一端，并且其源极连接到低端电源7。一个只在对该压电元件6放电的时间周期中有效(高电平)的控制信号施加到开关元件3的栅极端。
压电元件6连接到电阻器4和电阻器5的另一端，使得该时间常数可以在充电和放电之间改变。充电是通过电阻器4进行，而放电是通过电阻器5进行的。
图5示出用于解释本实施例是操作过程的时序波形。图5(b)是要输入开关元件2的栅极端的控制信号的波形，而图5(c)是要输出到开关元件3的栅极端的控制信号的波形。
参见图4和图5，下面解释本发明的第一实施例的操作过程。
一个用于驱动该压电元件6的三角状波形由下述方法产生的指数曲线(指数函数)来近似。
一个高于压电驱动波形的最大电压的电压提供到连接开关元件2的高端电源1。
假设压电驱动波形的最大电压(既，施加到压电元件6的电压)为Vpzt_pk，则高端电源的电压被设为高于Vh=Vpzt_pk/0.63。
其中，常数0.63是在从高端电源1通过电阻4向压电元件6的静态电容Cpzt充电经过了时间常数τ=R1×Cpzt的时间之后，压电元件6的电压与高端电源1的电压之间的比值。
具体来说，这由表达式Vpzt=Vh×(1-exp(-t/(R1×Cpzt)))来表示。如果，t=τ=R1×Cpzt，则由上述表达式可得Vpzt=Vh×0.63。其中，Vh是高端电源的电压，Vpzt是压电元件6的电压，R1是电阻4的阻值，Cpzt是压电元件6的电容。
图6中示出压电元件6的充电特性，其中在表达式Vpzt=Vh×(1-exp(-t/(R1×Cpzt)))中，给定Vh=1和R1×Cpzt(=t)=1。在图6中，纵坐标轴y表示比率Vpzt/Vh，横坐标轴表示时间，并且特性曲线y=1-exp(-t)对应于Vpzt=Vh×(1-exp(-t/(R1×Cpzt)))。当时间t等于时间常数τ时，即，得出y=1-exp(-1)=1-0.37=0.63。
从图6可以看出，在小于时间常数τ的时间之内，上述表达式可以近似为一条斜率为0.63的直线。
尽管当图5(b)中所示的输入控制信号输入到开关元件2的栅极端时，施加到压电元件6的电压按图5所示增加，向压电元件6的充电是在指数曲线的曲率(斜率)不太陡的部位进行的。因此，可以得到类似于按恒定电流充电压电元件6的充电波形。
下面说明低端电源7连接到GND(地)上的情况。
当把图5(c)中所示的控制信号输入到开关元件3的栅极端时，存储于压电元件6中的电荷通过电阻5和开关元件3流向GND。
此时，压电元件6的电压Vpzt按图5(a)所示降低。通过改变电阻5的阻值，可以控制在放电曲线中压电元件6的电压斜率。
如上文所述，压电元件6的驱动波形可以由两个开关元件和两个电阻器获得。
另外，如果开关元件2和开关元件3是具有低导通电阻的MOSFET，则当电流通过开关元件2、3时可以使MOSFET的能耗降低。
图7中示出构成图4中的开关元件2的N沟道MOSFET。其中，iD是流过MOSFET2的电流，而Vds是要施加于其漏极和源极之间的电压。
图8中示出当构成开关元件2的N沟道MOSFET从截止变为导通然后又变为截止时，漏极电流iD、漏-源极电压Vds、以及它们之间的乘积P。如图8所示，下面解释开关元件2的Vds和P。
当开关元件2断开时，iD为0，而给定Vds=Vh。由于P由公式P=iD×Vds来表达，在此P为0。
在开关元件2从导通变为截止的跃变状态中，漏极电流随着漏-源电压Vds的下降而增加，因此在此时出现P的峰值。
通过使用具有高的开关速度的FET，可以加速Vds和iD的上升和下降速度，因此可以减少开关过程中的能耗。
当开关元件2导通时，Vds=iD×Ron由开关元件2的导通阻值Ron和电流iD产生。
虽然P是按P=iD×Vds给出，通过选择具有足够的导通电阻Ron的MOSFET可以保持P下降。
图9中示出本发明的第二最佳实施例的构成。尽管在第一实施例中有两个开关元件和电阻用于充电和放电，在第二实施例中，如图9所示，一开关元件与一电阻相串联的充电路径和放电路径相并联。因此，可以产生如图10(a)中所示的具有一斜率的近似于直线的驱动波形作为压电元件6的驱动波形。
在本发明的第二实施例中，电阻4的阻值设定为高于电阻9的阻值，而电阻11的阻值设定为高于电阻5的阻值。
如图10(b)、(c)、(d)、和(e)所示控制开关元件2、8、3、和10的驱动时序，从而可以获得图10(a)中所示的波形。
尽管在图9中提供了两种电阻，但是当然也可以有两种以上的电阻。另外，通过提供一种电阻和多种高端电源和低端电源也可以获得类似的结果。
尽管，在上述实施例中，用GND作为低端电源，但是也可以用负电源或比高端电源的电压低的电源作为低端电源。
尽管，在上述实施例中，用MOSFET作为开关元件。但是也可以用特性满足特定的需要的二极管作为该开关元件。
如上文所述，在本发明中，由于可以减少开关元件的电能消耗和开关元件产生的热量，从而可以实现器件的小型化。
其原因是该开关元件在导通时处于饱和状态，在截止时处于截止区内。即，在饱和区中，在开关元件两端的电压Vds接近等于0，而在截止区，流过开关元件的电流iD为0。因此，只在如图8所示的状态切换时，开关元件才具有P=Vds×iD的能量消耗，从而可以减少所产生的热量。
尽管，本发明是参照具体实施例进行描述，以完整和清楚地公开，但是，所附权利要求不仅限于具体实施例，而是包括所有对本领域内的普通技术人员来说显而易见的变化和改变。
权利要求
1.一种压电驱动电路，其中包括一第一开关元件和一第一电阻，它们相互串联，并且置于一高端电源和一压电元件之间；以及一个第二开关元件和一个第二电阻器，它们相互串联，并且置于低端电源与所述压电元件之间；其中，通过使第一开关元件导通形成充电路径，使第二开关元件导通形成放电路径，这样可以产生所需的压电驱动电压波形。
2.根据权利要求1所述的一压电驱动电路，其特征在于所述第一和第二开关元件是具有低的导通电阻的MOS晶体管。
3.根据权利要求1所述的压电驱动电路，其特征在于所述第一和第二电阻分别具有阻值R1和R2，对该阻值这样设定使得分别决定施加到所述压电元件的电压上升和下降的波形特性的时间常数τ1=R1×Cpzt和时间常数τ2=R2×Cpzt适用于驱动所述压电元件，其中Cpzt是所述压电元件的静态电容。
4.一种压电驱动电路，其特征在于，其中包括多个分别由相串联的一开关元件和一电阻器构成的电路，它们并联地置于一高端电源与一压电元件之间；以及多个分别由相串联的一开关元件和一电阻器构成的电路，它们并联地置于一低端电源与所述压电元件之间。
全文摘要
本发明公开一种压电驱动电路,其中包括一第一开关元件和一第一电阻,它们相互串联,并且置于一高端电源和一压电元件之间;以及一个第二开关元件和一个第二电阻器,它们相互串联,并且置于低端电源与所述压电元件之间;其中,通过使第一开关元件导通形成充电路径,使第二开关元件导通形成放电路径,这样可以产生所需的压电驱动电压波形。
文档编号B41J2/045GK1235409SQ991001
公开日1999年11月17日 申请日期1999年1月13日 优先权日1998年1月16日
发明者成相恭一 申请人:日本电气株式会社