专利名称：显示单元的制作方法
技术领域：
本发明涉及显示单元、包括显示单元的显示设备、用于驱动显示单元的方法、以及用于驱动显示单元的处理器程序产品。
这种类型的显示设备例如是监视器、膝上型计算机、个人数字助理(PDA)、移动电话以及电子图书、电子报纸和电子杂志。
背景技术：
从美国专利申请公布说明书US 2003/0043138 A1获知了现有技术的显示单元。该专利申请公开了一种包括显示面板的电泳显示单元，该显示面板具有以行和列排列的像素。每个像素耦合到存储电容器。显示面板还包括每行的存储线。耦合到行中像素的存储电容器全部耦合到相同存储线。每个像素还耦合到公共电极或者反电极并且经由像素电极耦合到晶体管的漏极，其中该晶体管的源极耦合到列电极或者数据电极而栅极耦合到行电极或者选择电极。像素、晶体管以及行和列电极的这种布置共同形成有源矩阵。行驱动器或者选择驱动器提供行驱动信号或者选择信号以选择一行像素，而列驱动器或者数据驱动器经由列电极和晶体管将列驱动信号或者数据信号提供到所选择的像素行。
每个像素例如对应于包括带电粒子的微胶囊。取决于施加在像素电极上的正或负电压，该粒子移动，并且对于观察者，该像素变成白色/彩色或者看起来暗。当移去电压时，显示单元保持在所获取的状态并且表现为双稳态特性。
公知的显示单元是不利的，这是由于电极需要比较高的电压摆动的事实。结果，电极驱动器不可以是公用的驱动器，而必须针对这种特殊环境对其进行设计和生产。这使该驱动器的价格高。此外，比较高的电压摆动导致显示单元的功耗比较高。
发明内容
本发明的一个目的是提供其中至少一个电极具有减小的电压摆动的显示单元。
本发明另外的目的是提供一种包括显示单元的显示设备、用于驱动显示单元的方法、以及用于驱动显示单元的处理器程序产品，显示单元中的至少一个电极具有减小的电压摆动。
根据本发明的显示单元包括-显示面板，具有经由存储电容器耦合到存储线的像素；以及-存储线驱动器，用于驱动存储线以减小所需的电极电压摆动。
驱动存储线的存储线驱动器在本领域是常见的。然而，执行这种现有技术的存储线驱动会将附加电压提供给像素，从而产生附加的像素效果。根据本发明，执行存储线的驱动以降低所需(最小)的电极电压摆动。另外，对于列电极，以如此方式驱动存储线，使得列驱动器可以使用降低的电压摆动来使像素如以前那样工作(至少在用户看来)。对于行电极，以如此方式驱动存储线，使得行驱动器可以使用降低的电压摆动来使晶体管如以前那样工作。结果，现在可以使用公用的驱动器，并且降低了显示单元的功耗。
应该注意美国专利申请公布说明书US 2003/0043138 A1公开了一种修正单元的简介，其用于修正驱动电路单元所产生的电压，从而补偿诸如闪烁等显示失真。这与降低所需的电极电压摆动无关。
根据本发明的显示单元的实施例进一步限定为包括-电极驱动器，用于驱动经由开关元件耦合到像素的电极，该电极电压摆动是该电极的电压摆动。
这种开关元件可以包括下面论述的晶体管，并且不排除其它开关元件。
根据本发明的显示单元的实施例限定为该电极是选择电极，并且选择电极驱动器设置为生成用于激活该选择电极的激活脉冲，存储线驱动器设置为在激活脉冲的至少一部分期间生成存储线脉冲。通过在激活脉冲的至少一部分期间经由存储电容器并经由像素将存储线脉冲提供到接收激活脉冲的开关元件，该选择电极驱动器可以使用降低的电压摆动来使晶体管如以前那样工作。
根据本发明的显示单元的实施例限定为电极驱动器还设置成生成用于去激活选择电极的去激活脉冲。在激活脉冲还被称为行选择脉冲的情况下，去激活脉冲也可以称为行不选择脉冲。
根据本发明的显示单元的实施例限定为该去激活脉冲具有减小的极值，使得所需的电极电压摆动减小。在这种情况下，通过降低该去激活脉冲的极值来降低该选择电极的所需电压摆动。
根据本发明的显示单元的实施例限定为该激活脉冲具有减小的极值，使得所需的电压摆动降低。在这种情况下，通过降低该激活脉冲的极值来降低该选择电极的所需电压摆动。
根据本发明的显示单元的实施例限定为该激活脉冲的末端在存储线脉冲的末端的前面或者与该存储线脉冲的末端一致。为了避免所谓的反冲电压，该激活脉冲的末端应该优选不超过存储线脉冲的末端。
根据本发明的显示单元的实施例限定为该选择电极驱动器包括用于驱动电极的第一级和构成存储线驱动器的第二级。在这种有效的情况下，仅仅使用一个具有两个输出级的选择电极驱动器(对于预定数量的选择电极)来生成激活脉冲和存储线脉冲。这两个脉冲可以具有很大的相似性。
根据本发明的显示单元的实施例限定为该电极是数据电极，数据电极驱动器设置为生成数据脉冲，存储线驱动器设置为生成周期至多是激活脉冲持续时间的交替脉冲，该显示单元还包括-选择电极驱动器，用于生成用于激活选择电极的激活脉冲。
通过经由存储电容器将周期至多是激活脉冲持续时间的交替脉冲提供给像素，该像素经由接收激活脉冲的开关元件被装载数据，数据电极驱动器可以使用降低的电压摆动来使该像素如以前那样工作(至少在用户看来)。
根据本发明的显示单元的实施例限定为还包括
-公共电极驱动器，用于使用交替脉冲驱动公共电极。为了支持存储线驱动器将交替脉冲经由存储电容器提供到像素，使用公共电极驱动器将附加的交替脉冲经由公共电极提供到该像素。
根据本发明的显示单元的实施例限定为还包括-显示面板，具有经由另一存储电容器耦合到另一存储线的另一像素，其中该另一存储线耦合到所述存储线；存储线驱动器，设置为同时驱动两条存储线。在这利有效的情况下，使用一个存储线驱动器将交替脉冲同时提供到所有存储线。
根据本发明的显示单元的实施例限定为该数据脉冲具有减小的极值，使得所需的电压摆动降低。在这种情况下，通过降低该数据脉冲的极值来降低该数据电极的所需电压摆动。
根据本发明的显示单元的实施例限定为还包括控制器，该控制器适于向像素提供振动数据脉冲、一个或者多个复位数据脉冲、以及一个或多个驱动数据脉冲。该振动数据脉冲降低了电泳显示单元的光响应对像素历史的相关性。振动数据脉冲的能量足以将电泳粒子从两个电极中的一个电极处的稳态释放，但是该能量太低以至于不能使该电泳粒子到达另一个电极。因为降低了对像素历史的相关性，因此对相同数据的光响应基本相等，这与像素的历史无关。根本机制可以通过以下事实来说明在将显示设备切换到例如黑色状态的预定状态后，电泳粒子变为静态。当随后切换到白色状态时，粒子的动量低，这是因为它们的起始速度接近于0。这导致对像素历史的高相关性，从而造成长的切换时间以克服这种高相关性。振动数据脉冲的应用增加了电泳粒子的动量，并由此降低了该相关性，得到较短切换时间。复位数据脉冲在驱动数据脉冲之前，通过限定驱动数据脉冲的固定开始点(固定黑色或者固定白色)进一步改进显示单元的光响应。或者，复位数据脉冲在驱动数据脉冲之前，通过限定驱动数据脉冲的灵活起始点(黑色或者白色，将根据或者最接近后面的驱动数据脉冲所限定的灰度值来选择)来进一步改进显示单元的光响应。
根据本发明的显示发备可以是电子图书，而用于存储信息的存储介质可以是记忆棒、集成电路、如光盘或磁盘等存储器、或者用于存储例如将显示在显示单元上的书内容的其它存储设备。
根据本发明的方法和根据本发明的处理器程序产品的实施例与根据本发明的显示单元的实施例一致。
本发明基于以下的认识存储线经由存储电容器、像素和开关元件耦合到电极，并且本发明基于一个基本思想该电极上的所需电极电压摆动可以通过驱动存储线来降低。
本发明解决了提供其中至少一个电极具有降低的电压摆动的显示单元这一问题，并且本发明的有利之处在于降低了显示单元的功耗。此外，甚至可以使用公用的驱动器。
通过参照下面所述的实施例，本发明的这些和其它方面将变得显而易见和清晰。
在附图中图1以横截面示出了双稳态像素；图2概略地示出了显示单元；图3示出了用于驱动显示单元的波形；图4概略地是出了包括存储电容器、存储线和存储线驱动器的显示面板的一部分；图5概略地示出了包括存储电容器、存储线和组合的选择电极+存储线驱动器的显示面板的一部分；图6以电压(伏特)和时间(毫秒)关系示出了用于负像素电极信号Vp的现有技术的行电极信号Vg和现有技术的列电极信号Vc(图6A)以及用于正像素电极信号Vp的现有技术的行电极信号Vg和现有技术的列电极信号Vc(图6B)；图7以电压(伏特)和时间(毫秒)关系示出了用于根据本发明的第一存储线信号Vs的负列电极信号Vc的行电极信号Vg和像素电极信号Vp(图7A)以及正列电极信号Vc的行电极信号Vg和像素电极信号Vp(图7B)；
图8示出了用于常规驱动方案、用于具有恒定电压的公共电极驱动方案以及用于根据图7的驱动方案的反射率(％)与时间(毫秒)的关系；图9以电压(伏特)和时间(毫秒)关系示出了根据本发明的第二存储线信号Vs的用于在非选择周期期间的负像素电极信号Vp的行电极信号Vg和列电极信号Vc(图9A)以及用于在非选择周期期间的正像素电极信号Vp的行电极信号Vg和列电极信号Vc(图9B)；图10以电压(伏特)和时间(毫秒)关系示出了根据本发明的第三存储线信号Vs的用于在非选择周期期间的负像素电极信号Vp的行电极信号Vg和列电极信号Vc(图10A)以及用于在非选择周期期间的正像素电极信号Vp的行电极信号Vg和列电极信号Vc(图10B)；图11示出了常规驱动方案以及根据图9的驱动方案的反射率(％)和时间(毫秒)的关系；图12示出了常规驱动方案以及根据图10的驱动方案的反射率(％)和时间(毫秒)的关系；以及图13以电压(伏特)和时间(毫秒)关系示出了根据本发明的第四存储线信号Vs的用于在非选择周期期间的负像素电极信号Vp的行电极信号Vg和列电极信号Vc(图13A)以及用于在非选择周期期间的正像素电极信号Vp的行电极信号Vg和列电极信号Vc(图10B)。
具体实施例方式
图1(横截面)所示的显示单元的双稳态像素11包括底部基板2(如塑料或者玻璃)、具有位于粘合层3和公共电极4之间的电子墨水的电泳薄膜(覆盖在底部基板2上)。粘合层3设置有透明的像素电极5。电子墨水包括多个具有直径大约为10到50微米的微胶囊7。每个微胶囊7包括悬浮在流体10中的带正电荷的白色粒子8和带负电荷的黑色粒子9。当正电压施加到像素电极5时，白色粒子8移动到微胶囊7指向公共电极5的一侧，并且该像素变得可以被观察者看见。同时，黑色粒子9移动到微胶囊7的相反侧，其中黑色粒子9不能被观察者看到。通过施加负电压到像素电极5，黑色粒子9移动到微胶囊7指向公共电极4的一侧，并且对于观察者，该像素变暗(未示出)。当移去电压时，粒子8、9保持在所获得的状态中，并且显示器表现为双稳态特性，基本不消耗功率。在可选方案的系统中，通过可以设置在相同基板上的电极的驱动，粒子可以沿平面方向移动。
图2所示的(电泳)显示单元1包括显示面板50，其包括在线或者行或者选择电极41、45、49与列或者数据电极31、32、39的交叉区域处的像素11的矩阵。这些像素11都耦合到公共电极22，并且每个像素11耦合到其自身的像素电极5。显示单元1还包括耦合到行电极41、45、49的选择驱动电路40(线或者行或者选择驱动器)以及耦合到列电极31、32、39的数据驱动电路30(列或者数据驱动器)，并且包括每个像素11的有源开关元件12。显示单元1由这些有源开关元件12(在该实例中是(薄膜)晶体管)驱动。选择驱动电路40连续地选择行电极41、45、49，同时数据驱动电路30提供数据信号到列电极31、32、39。优选地，控制器20首先处理经由输入21到达的输入数据，并且然后生成数据信号。数据驱动电路30和选择驱动电路40之间的互同步经由驱动线23和24进行。来自选择驱动电路40的选择信号经由晶体管12选择像素电极5，其中该晶体管12的漏极电耦合到像素电极5，而栅极电耦合到行电极41、45、49，以及源极电耦合到列电极31、32、39。出现在列电极31、32、39上的数据信号同时传递到耦合到晶体管12的漏极的像素11的像素电极5。代替晶体管，可以使用其它开关元件，例如二极管、MIM等。数据信号和选择信号一起形成(部分)驱动信号。
控制器20处理可经由输入21接收到的诸如图像信息的输入数据。另外，控制器20检测到关于新图像的新图像信息的到达，并作为响应开始处理所接收的图像信息。图像信息的这种处理可以包括载入新的图像信息、对存储在控制器20的存储器中的先前图像与该新图像的比较、与温度传感器的交互、访问含有驱动波形查找表的存储器等。最后，控制器20检测图像信息的这种处理何时就绪。
然后，控制器20生成将经由驱动线23提供到数据驱动电路30的数据信号，以及生成将经由驱动线24提供到选择驱动电路40的选择信号。这些数据信号包括与数据无关的信号和与数据相关的信号，其中与数据无关的信号对于所有的像素11是相同的，而与数据相关的信号对于每个像素11可以不同也可以相同。与数据无关的信号包括振动数据脉冲，与数据相关的信号包括一个或者多个复位数据脉冲和一个或多个驱动数据脉冲。这些振动数据脉冲具有的能量足以将(电泳)粒子8、9从两个电极5、6中的一个电极处的稳态中释放出来，但是该能量太低以至于不能使该粒子8、9到达电极5、6中的另一个电极。因为降低了对历史的相关性，因此对相同数据的光响应将基本相等，这与像素11的历史无关。因此，振动数据脉冲降低了显示单元的光响应对像素11的历史的相关性。复位数据脉冲先于驱动数据脉冲，通过限定驱动数据脉冲的灵活起始点来进一步改进光响应。该起始点可以是黑电平或者白电平，这将根据和最接近由后面的驱动数据脉冲所限定的灰度值来选择。或者，复位数据脉冲可以形成与数据无关的信号的一部分并且可以先于驱动数据脉冲，通过限定驱动数据脉冲的固定起始点来进一步改进显示单元的光响应。该起始点可以是固定的黑电平或者固定的白电平。
在图3中，示出了用于驱动(电泳)显示单元1的波形，其表示跨过像素11的电压，作为时间t的函数。使用经由数据驱动电路30提供的数据信号生成该波形。该波形包括第一振动数据脉冲Sh1、所跟随的一个或者多个复位数据脉冲R、第二振动数据脉冲Sh2以及一个或者多个驱动数据脉冲Dr。例如，16个不同的波形存储在存储器中，该存储器例如是查找表存储器，形成控制器20的一部分和/或耦合到控制器20。响应于经由输入21接收的数据，控制器20选择用于像素11的波形，并将相应的选择信号和数据信号经由相应的驱动电路30、40并经由相应的晶体管12提供到相应的像素11。
帧周期对应于每次驱动显示单元1中的所有像素11所用的时间间隔(通过依次地驱动每一行并且对于每行同时驱动所有列)。为了在帧期间将与数据相关或者与数据无关的信号提供到像素11，控制器20以如此方式控制数据驱动电路30，使得一行中的所有像素11同时接收这些与数据相关或者与数据无关的信号。这是逐行进行的，其中控制器20以如此方式控制选择驱动电路40，使得依次地选择行(使所选行中的所有晶体管12进入导通状态)。
在第一组帧期间，将第一和第二振动数据脉冲Sh1和Sh2提供到像素11，其中每个振动数据脉冲具有一个帧周期的持续时间。起始的振动数据脉冲例如具有正的幅值，下一个是负的幅值，而再下一个是正的幅值等。因此，只要帧周期比较短，则这些交替的振动数据脉冲不会改变像素11所显示的灰度值。
在包括一个或者多个帧周期的第二组帧期间，提供复位数据脉冲R的组合，这将在下面讨论。在包括一个或者多个帧周期的第三组帧期间，提供驱动数据脉冲Dr的组合，其中驱动数据脉冲Dr的组合或者具有零个帧周期的持续时间即实际上是具有零幅值的脉冲，或者具有一个、两个到例如十五个帧周期的持续时间。因此，具有零个帧周期的持续时间的驱动数据脉冲Dr例如对应于像素11显示全黑(如果像素11已经显示全黑；如果显示特定的灰度值，则在用具有零个帧周期持续时间的驱动数据脉冲驱动时，换言之在由具有零幅值的数据脉冲驱动时，该灰度值保持不变)。具有十五个帧周期持续时间的驱动数据脉冲Dr的组合包括十五个继发的脉冲，并且例如对应于像素11显示全白，而具有一到十四个帧周期持续时间的驱动数据脉冲Dr的组合包括一到十四个继发的数据脉冲，并且例如对应于像素11显示介于全黑和全白之间的有限数目的灰度值。
复位数据脉冲R在驱动数据脉冲Dr之前，通过限定驱动数据脉冲Dr的固定起始点(l定黑色或者固定白色)来进一步改进显示单元1的光响应。或者，复位数据脉冲R在驱动数据脉冲Dr之前，通过限定驱动数据脉冲Dr的灵活起始点(黑色或者白色，这将根据或者最接近后面的驱动数据脉冲所限定的灰度值来选择)来进一步改进显示单元的光响应。
在图4中，概略地示出了显示面板50的一部分。该部分包括四个像素11。第一像素11经由晶体管12耦合到行电极43和列电极34。第二像素11经由晶体管12耦合到行电极43和列电极35。第三像素11经由晶体管12耦合到行电极44和列电极34。第四像素11经由晶体管12耦合到行电极44和列电极35。第一和第二像素11每个都经由存储电容器13耦合到存储线62，而第三和第四像素11每个都经由存储电容器13耦合到存储线63。存储线62和63耦合到存储线驱动器60。像素11还耦合到公共电极22，该公共电极22耦合到公共电极驱动器25。这些驱动器25和60还耦合到控制器20。存储电容器13改善了像素11上的信号的稳定性。而且，另外，还有四个寄生电容器14。每个寄生电容器14表示晶体管12的漏栅结电容器。
实际上，存储电容器13比像素11和寄生电容器14的电容量大10-100倍。在帧的末端，该寄生电容器14引起其像素上的电压跳跃，该电压跳跃就是所谓的反冲电压。例如对于大约25伏的栅极电压摆动，该反冲电压摆动约是2.5伏，而例如对于大约50伏的栅极电压摆动，该反冲电压摆动约是5伏。这可以从寄生电容器14与寄生电容器14、存储电容器13和像素11的电容的总和之间的关系中导出。帧末端的反冲电压导致栅极去激活电压的值增加，而且可能导致显示失真。在现有技术的情况下，例如存储线驱动器60或者例如公共电极驱动器25用于补偿这种显示失真。
对于具有电子墨水的聚合物电子有源矩阵背板，典型电压是-25V的行激活电压、+25V的行去激活电压、-15V和+15V之间的列电压、以及5V的公共电极电压。将行去激活电压设置得比最大列电压高10V。这是因为最高的像素电压是+15V加5V＝+20V。由于所取的行去激活电压必须高于该最大的像素电压，因此+25V是最低的可能行去激活电压。在没有反冲电压的情况下，行去激活电压可以降低5V。这将导致行电压摆动为45V，而不是50V，这对应于-10％。因此，通过例如除去反冲电压，行电压摆动可以降低10％。
根据本发明，存储线驱动器60、70用于以如此方式驱动存储线62，使得所需的电极电压摆动降低。这将考虑图6并通过图7、9、10和13来说明，其中图6用电压(伏特)和时间(毫秒)关系示出了用于负像素电极信号Vp的现有技术的行电极信号Vg和现有技术的列电极信号Vc(图6A)以及用于正像素电极信号Vp的现有技术的行电极信号Vg和现有技术的列电极信号Vc(图6B)。
在图6A中，在第一行激活脉冲Vg＝-25V期间，列电压Vc＝-15V，结果，像素电极电压Vp从Vp＝0V变到Vp＝-15V。然后，开始第一行去激活脉冲Vg＝+25V，结果，像素电极电压Vp从-15V跳到-10V(反冲)，然后慢慢地从-10V变到例如-8V。在第一行去激活脉冲Vg＝+25V期间，列电压Vc＝0V。该过程是简化的，这是因为，其它行在该行去激活脉冲期间被激活，并且需要经由这个相同列电极向这些其它行中的像素提供数据。在第二行激活脉冲Vg＝-25V期间，列电压Vc＝-15V，结果，像素电极电压Vp从Vp＝-8V跳到Vp＝-13V，然后从-13V变到-15V。然后，开始第二行去激活脉冲Vg＝+25V，等等。
在图6B中，在第一行激活脉冲Vg＝-25V期间，列电压Vc＝+15V，结果，像素电极电压Vp从Vp＝0V变到Vp＝+15V。然后，开始第一行去激活脉冲Vg＝+25V，结果，像素电极电压Vp从+15V跳到+20V(反冲)，然后慢慢地从+20V变到例如+18V。在第一行去激活脉冲Vg＝+25V期间，列电压Vc＝0V。该过程是简化的，这是因为，其它行在该行去激活脉冲期间被激活，并且需要经由这个相同列电极向这些其它行中的像素提供数据。在第二行激活脉冲Vg＝-25V期间，列电压Vc＝+15V，结果，像素电极电压Vp从Vp＝+18V跳到Vp＝+13V，然后从+13V变到+15V。然后，开始第二行去激活脉冲Vg＝+25V，等等。
在图6A和6B中，所示的脉冲施加在具有p型TFT的聚合物电子有源矩阵背板中。对于n型TFT(例如，非晶硅)，行脉冲和公共电极电压的极性反向。在图6A中，将像素充电到-15V(例如白色像素)。在图6B中，将像素充电到+15V(例如黑色像素)。反冲电压的影响是，在线选择周期的末端将所有像素拉到不同的电压电平。对于通过降低行电压而切换到其导通状态的p型TFT，反冲电压总是正的，而对于n型TFT，反冲电压是负的。这可以通过将公共电极电压调整到反冲电压的值(例如5V的恒定电压)来补偿。这未在图6中示出。
从图6中可得出，所需(最小)的行电极电压摆动或者所需(最小)的选择电极电压摆动大约是50V。其比较高，并导致公用的驱动器不可用以及比较高的功耗。根据本发明，通过使存储线驱动器60在行激活脉冲的至少一部分期间生成存储线脉冲(根据本发明的第一存储线信号)，可以降低这种所需(最小)的行电极电压摆动。这在图7中公开了。
在图7A中，在第一行激活脉冲Vg＝-25V期间，列电压Vc＝-15V，存储线脉冲Vs＝+5V(根据本发明的第一存储线信号)，结果，像素电极电压Vp从Vp＝0V变到Vp＝-15V。然后，开始第一行去激活脉冲Vg＝+20V，结果，像素电极电压Vp慢慢地从-15V变到例如-13V。在第一行去激活脉冲Vg＝+20V期间，列电压Vc＝0V。该过程是简化的，这是因为，其它行在该行去激活脉冲期间被激活，并且需要经由这个相同列电极向这些其它行中的像素提供数据。在第二行激活脉冲Vg＝-25V期间，列电压Vc＝-15V，存储线脉冲Vs＝+5V，结果，像素电极电压Vp从-13V变到-15V。然后，开始第二行去激活脉冲Vg＝+20V等。
在图7B中，在第一行激活脉冲Vg＝-25V期间，列电压Vc＝+15V，存储线脉冲Vs＝+5V(根据本发明的第一存储线信号)，结果，像素电极电压Vp从Vp＝0V变到Vp＝+15V。然后，开始第一行去激活脉冲Vg＝+20V，结果，像素电极电压Vp慢慢地从+15V变到例如+13V。在第一行去激活脉冲Vg＝+20V期间，列电压Vc＝0V。该过程是简化的，这是因为，其它行在该行去激活脉冲期间被激活，并且需要经由这个相同列电极向这些其它行中的像素提供数据。在第二行激活脉冲Vg＝-25V期间，列电压Vc＝+15V，存储线脉冲Vs＝+5V，结果，像素电极电压Vp从Vp＝+13V变到Vp＝+15V。然后，开始第二行去激活脉冲Vg＝+20V等。
明显地，不再出现反冲跳跃，并因此可以将行去激活脉冲的正的极值从+25V降低到+20V。然后，所需(最小)的行电极电压摆动可以从+50V降低到+45V，这允许使用公用的驱动器并且降低了功耗。
行激活脉冲的末端应该在存储线脉冲末端之前或者应该与存储线脉冲的末端一致。为了避免所谓的反冲电压，行激活脉冲的末端优选不超过存储线脉冲的末端。
因为存储线脉冲可能在很大程度上与行激活脉冲一致，因此存储线驱动器60可以集成在行驱动器40中。图5示出一个实例。
在图5中，概略地示出了显示面板50的一部分。除了存储线62和63耦合到行驱动器70或者选择驱动器70的事实外，该部分与图4所示的部分一致。该行驱动器70或者选择驱动器70包括用于驱动选择电极42-44的第一级71，以及包括构成如图4所公开的存储线驱动器60的第二级72。在该高效的情况下，只使用一个具有两个输出级的选择电极驱动器(对于预定数量的选择电极)来生成激活脉冲和存储线脉冲。这些脉冲都可以具有很大的相似性。第一级71例如包括行驱动器，其包括每行的行输出晶体管，那么第二级72包括每个存储线的其它输出晶体管，该其它输出晶体管的至少一个控制电极耦合到该输出晶体管的控制电极。
图8示出了用于公共电极上没有反冲补偿的常规驱动方案、用于公共电极上具有反冲补偿的常规驱动方案、以及用于根据图7的驱动方案的反射率(％)与时间(毫秒)的关系。明显地，公共电极上具有反冲补偿的常规驱动方案和根据图7的驱动方案之间的像素差别是可以忽略的。
根据本发明，或者可以使存储线驱动器60在行激活脉冲的至少一部分期间生成其它存储线脉冲(根据本发明的第二存储线信号)，以降低所需(最小)的行电极电压摆动。这在图9中公开了。
在图9A中，在第一行激活脉冲Vg＝0V的第一部分期间，列电压Vc＝+15V，存储线脉冲Vs＝+30V(根据本发明的第二存储线信号的第一部分)，结果，像素电极电压Vp从Vp＝+30V变到Vp＝+15V。在第一行激活脉冲Vg＝0V的第二部分期间，列电压Vc＝-15V，存储线脉冲Vs＝0V(根据本发明的第二存储线信号的第二部分)，结果，像素电极电压Vp从Vp＝+15V跳到Vp＝-15V。然后，开始第一行去激活脉冲Vg＝+25V，结果，像素电极电压Vp从-15V跳到例如-12V，然后慢慢地从-12V变到例如-10V。在第一行去激活脉冲Vg＝+25V期间，列电压Vc＝0V。这个过程是简化的，这是因为，其它行在该行去激活脉冲期间被激活，并且需要经由该相同列电极向这些其它行中的像素提供数据。在第二行激活脉冲Vg＝0V的第一部分期间，列电压Vc＝+15V，存储线脉冲Vs＝+30V，结果，像素电极电压Vp从-10V跳到例如+17V，然后从+17V变到+15V。在第二行激活脉冲Vg＝0的第二部分期间，列电压Vc＝-15V，存储线脉冲Vs＝0V，结果，像素电极电压Vp从+15V跳到-15V。然后，开始第二行去激活脉冲Vg＝+25V，等等。
在图9B中，在第一行激活脉冲Vg＝0V的第一部分期间，列电压Vc＝+15V，存储线脉冲Vs＝+30V(根据本发明的第二存储线信号的第一部分)，结果，像素电极电压Vp从Vp＝+30V变到Vp＝+15V。在第一行激活脉冲Vg＝0V的第二部分期间，列电压Vc＝+15V，存储线脉冲Vs＝0V(根据本发明的第二存储线信号的第二部分)，结果，像素电极电压Vp从Vp＝+15V跳到Vp＝-15V，然后从-15V变到+15V。然后，开始第一行去激活脉冲Vg＝+25V，结果，像素电极电压Vp从+15V跳到例如+18V，然后慢慢地从+18V变到例如+16V。在第一行去激活脉冲Vg＝+25V期间，列电压Vc＝0V。这个过程是简化的，这是因为，其它行在该行去激活脉冲期间被激活，并且需要经由该相同列电极向这些其它行中的像素提供数据。在第二行激活脉冲Vg＝0V的第一部分期间，列电压Vc＝+15V，存储线脉冲Vs＝+30V，结果，像素电极电压Vp从+16V跳到例如+46V，然后从+46V变到+15V。在第二行激活脉冲Vg＝0V的第二部分期间，列电压Vc＝+15V，存储线脉冲Vs＝0V，结果，像素电极电压Vp从+15V跳到-15V，然后从-15V变到+15V。然后，开始第二行去激活脉冲Vg＝+25V，等等。
对于图9A和图9B，假设公共电极用例如+2V或者+3V的恒定电压来驱动。明显地，可以将行激活脉冲的负的极值从-25V降低到0V。然后，所需(最小)的行电极电压摆动可以从+50V降低到+25V，这允许使用公用的驱动器并且降低了功耗。
在这种情况下，存储线脉冲的末端应该优选在行激活脉冲的末端之前，以得到需要的结果。存储线驱动器60也可以集成在行驱动器40中，只是这次存储线脉冲的末端和行激活脉冲的末端优选不一致。
根据本发明，或者，可以使存储线驱动器60在行激活脉冲的至少一部分期间生成其它存储线脉冲(根据本发明的第三存储线信号)，以降低所需(最小)的行电极电压摆动。这在图10中公开了。
在图10A中，在第一行激活脉冲Vg＝-10V的第一部分期间，列电压Vc＝0V，存储线脉冲Vs＝+15V(根据本发明的第三存储线信号的第一部分)，结果，像素电极电压Vp从Vp＝+15V变到Vp＝0V。在第一行激活脉冲Vg＝-10V的第二部分期间，列电压Vc＝-15V，存储线脉冲Vs＝0V(根据本发明的第三存储线信号的第二部分)，结果，像素电极电压Vp从Vp＝0V跳到Vp＝-15V。然后，开始第一行去激活脉冲Vg＝+25V，结果，像素电极电压Vp从-15V跳到例如-13V，然后慢慢地从-13V变到例如-11V。在第一行去激活脉冲Vg＝+25V期间，列电压Vc＝0V。这个过程是简化的，这是因为，其它行在该行去激活脉冲期间被激活，并且需要经由该相同列电极向这些其它行中的像素提供数据。在第二行激活脉冲Vg＝-10V的第一部分期间，列电压Vc＝0V，存储线脉冲Vs＝+15V，结果，像素电极电压Vp从-11V跳到例如+3V，然后从+3V变到0V。在第二行激活脉冲Vg＝-10的第二部分期间，列电压Vc＝-15V，存储线脉冲Vs＝0V，结果，像素电极电压Vp从0V跳到-15V。然后，开始第二行去激活脉冲Vg＝+25V，等等。
在图10B中，在第一行激活脉冲Vg＝-10V的第一部分期间，列电压Vc＝+15V，存储线脉冲Vs＝+15V(根据本发明的第三存储线信号的第一部分)，结果，像素电极电压Vp从Vp＝0V变到Vp＝+15V。在第一行激活脉冲Vg＝-10V的第二部分期间，列电压Vc＝+15V，存储线脉冲Vs＝0V(根据本发明的第三存储线信号的第二部分)，结果，像素电极电压Vp从Vp＝+15V跳到Vp＝0V，然后从0V变到+15V。然后，开始第一行去激活脉冲Vg＝+25V，结果，像素电极电压Vp从+15V跳到例如+18V，然后慢慢地从+18V变到例如+16V。在第一行去激活脉冲Vg＝+25V期间，列电压Vc＝0V。这个过程是简化的，这是因为，其它行在该行去激活脉冲期间被激活，并且需要经由该相同列电极向这些其它行中的像素提供数据。在第二行激活脉冲Vg＝-10V的第一部分期间，列电压Vc＝+15V，存储线脉冲Vs＝+15V，结果，像素电极电压Vp从例如+16V跳到例如+31V，然后从+31V变到+15V。在第二行激活脉冲Vg＝-10的第二部分期间，列电压Vc＝+15V，存储线脉冲Vs＝0V，结果，像素电极电压Vp从+15V跳到0V，然后从0V变到+15V。然后，开始第二行去激活脉冲Vg＝+25V，等等。
对于图10A和图10B，假设公共电极用例如+2V或者+3V的恒定电压来驱动。明显地，可以将行激活脉冲的负的极值从-25V降低到-10V。然后，所需(最小)的行电极电压摆动可以从+50V降低到+35V，这允许使用公用的驱动器并且降低了功耗。
在这种情况下，存储线脉冲的末端应该优选在行激活脉冲的末端之前，以得到需要的结果。存储线驱动器60也可以集成在行驱动器40中，只是这次存储线脉冲的末端和行激活脉冲的末端优选不一致。
图11示出了常规驱动方案以及根据图9的驱动方案的反射率(％)和时间(毫秒)的关系。明显地，经由常规驱动方案和根据图9的驱动方案驱动之间的像素差别是可以忽略的。
图12示出了常规驱动方案以及根据图10的驱动方案的反射率(％)和时间(毫秒)的关系。明显地，经由常规驱动方案和根据图10的驱动方案驱动之间的像素差别是可以忽略的。
根据本发明，或者，可以使存储线驱动器60生成存储线交替脉冲(根据本发明的第四存储线信号)，以降低所需(最小)的行电极电压摆动。这在图13中公开了。
在图13A中，在第一行激活脉冲Vg＝-10V的第一部分期间，列电压Vc＝0V，正的存储线交替脉冲Vs＝+15V(根据本发明的第四存储线信号的第一部分)，结果，像素电极电压Vp从Vp＝+15V变到Vp＝0V。在第一行激活脉冲Vg＝-10V的第二部分期间，列电压Vc＝-15V，负的存储线交替脉冲Vs＝-15V(根据本发明的第四存储线信号的第二部分)，结果，像素电极电压Vp从Vp＝0V变到Vp＝-30V。然后，开始第一行去激活脉冲Vg＝+40V。由于存储线交替脉冲Vs继续，因此像素电极电压Vp反复从0V跳到-30V并跳回0V。在第一行去激活脉冲Vg＝+40V期间，列电压Vc＝0V。这个过程是简化的，这是因为，其它行在该行去激活脉冲期间被激活，并且需要经由该相同列电极向这些其它行中的像素提供数据。在第二行激活脉冲Vg＝-10V的第一部分期间，列电压Vc＝0V，正的存储线交替脉冲Vs＝+15V，结果，像素电极电压Vp＝0V。在第二行激活脉冲Vg＝-10的第二部分期间，列电压Vc＝-15V，负的存储线交替脉冲Vs＝-15V，结果，像素电极电压Vp＝-30V。然后，开始第二行去激活脉冲Vg＝+40V，等等。
在图13B中，在第一行激活脉冲Vg＝-10V的第一部分期间，列电压Vc＝0V，正的存储线交替脉冲Vs＝+15V(根据本发明的第四存储线信号的第一部分)，结果，像素电极电压Vp从Vp＝+15V变到Vp＝0V。在第一行激活脉冲Vg＝-10V的第二部分期间，列电压Vc＝0V，负的存储线交替脉冲Vs＝-15V(根据本发明的第四存储线信号的第二部分)，结果，像素电极电压Vp从Vp＝0V跳到Vp＝-30V，然后从Vp＝-30V变到Vp＝0V。然后，开始第一行去激活脉冲Vg＝+40V。由于存储线交替脉冲Vs继续，因此像素电极电压Vp反复从+30V跳到0V并跳回+30V。在第一行去激活脉冲Vg＝+40V期间，列电压Vc＝0V。这个过程是简化的，这是因为，其它行在该行去激活脉冲期间被激活，并且需要经由该相同列电极向这些其它行中的像素提供数据。在第二行激活脉冲Vg＝-10V的第一部分期间，列电压Vc＝0V，正的存储线交替脉冲Vs＝+15V，结果，像素电极电压Vp从+30V变到0V。在第二行激活脉冲Vg＝-10的第二部分期间，列电压Vc＝0V，负的存储线交替脉冲Vs＝-15V，结果，像素电极电压Vp从0V跳到-30V，然后从-30V变到0V。然后，开始第二行去激活脉冲Vg＝+40V，等等。
对于图13A和图13B，明显地，可以将列激活脉冲的正的极值从+15V降低到0V。然后，所需(最小)的列电极电压摆动可以从+30V降低到+15V，这允许使用较便宜的驱动器并且降低了功耗。关于像素上的高频电压Vp，这些电压的频率是那么高，以至于像素不能跟随每一个变化，而是，像素跟随这些电压的平均值。
存储线驱动器60生成的交替脉冲的周期应该至多是行激活脉冲的持续时间。优选地，该周期应该等于该行激活脉冲的持续时间，或者该持续时间的一半，或者该持续时间的三分之一、四分之一等为了支持该存储线驱动器60经由存储电容器将交替脉冲提供给像素，可以使用公共电极驱动器25来经由公共电极22将附加的交替脉冲提供给像素11。
所有的存储线62、63可以相互耦合，使得可以对它们进行并行驱动。在该高效的情况下，使用一个存储线驱动器60将交替脉冲同时提供给所有的存储线62、63。
对于图7、9、10和13，在不脱离本发明范围的情况下，可以使用其它幅值、其它(脉冲)持续时间、其它(脉冲)开始时刻、其它(脉冲)结束时刻、其它和/或更多个存储线脉冲部件(例如，图9或者图10)、和/或其它占空因数。计算证明了以下事实即使在考虑到在一些情况下根据本发明驱动存储线可能引入更高存储线功耗时，还可以降低了整个显示单元的功耗。更高存储线功耗的增加量总是小于驱动行电极和/或列电极所需功耗的减小量。此外，图7、9、10和13所示的实施例可以组合成更复杂的实施例。本发明可以用于集成和非集成驱动器。
第一个优势是，在使用所提出驱动方案的情况下，因为各行上的驱动电压最多下降了50％，该(集成)驱动器的稳定性将更高。第二个优势是，因为较低的驱动电压，显示单元可以变得更小(更小的驱动器、更小的TFT)。第三个优势是，因为功耗正比于驱动电压的平方，显示单元的功耗将更低。所提出的驱动方案可以应用于所有的有源矩阵显示器。其最适合应用在具有集成驱动器的显示器中。所提出的驱动方案还可以与用于电泳显示器的其它驱动方案相结合。
控制器20包括和/或耦合到存储器(未示出)等，例如用于存储关于波形的信息的查找表存储器。本发明不限于电泳显示面板，而是可以用于基于双稳态像素的任何显示面板。
应当注意的是，上述实施例是用于说明而不是限制本发明，并且在不脱离所附权利要求的范围的情况下，本领域技术人员将能够设计很多可替换的实施例。在权利要求中，放置在括号中的任何附图标记不应该视为对权利要求的限制。使用动词“包括”和它的动词变化并不排除存在权利要求中所述的那些元件或者步骤之外的其它元件或者步骤。元件前的冠词“一个”不排除多个这样的元件的存在。可以利用包括几个不同元件的硬件，并利用适当编程的计算机实现本发明。在列举几个装置的设备权利要求中，这些装置中的一些可以由同一个硬件来实现。在相互不同的从属权利要求中引述特定手段这一简单事实不表示不可以使用这些手段的组合来获得益处。
权利要求
1.一种显示单元(1)，包括-显示面板(50)，具有经由存储电容器(13)耦合到存储线(62)的像素(11)；以及-存储线驱动器(60、70)，用于驱动所述存储线(62)以降低所需的电极电压摆动。
2.如权利要求1所述的显示单元(1)，还包括用于驱动经由开关元件(12)耦合到所述像素(11)的电极(31、32、34、35、39、41、42、43、44、45、49)的电极驱动器(30、40、70)，所述电极电压摆动是该电极(31、32、34、35、39、41、42、43、44、45、49)的电压摆动。
3.如权利要求2所述的显示单元(1)，所述电极(41、42、43、44、45、49)是选择电极，并且选择电极驱动器(40、70)设置为生成用于激活所述选择电极(41、42、43、44、45、49)的激活脉冲，存储线驱动器(60、70)设置为在所述激活脉冲的至少一部分期间生成存储线脉冲。
4.如权利要求3所述的显示单元(1)，所述电极驱动器(40、70)还设置为生成用于去激活所述选择电极(41、42、43、44、45、49)的去激活脉冲。
5.如权利要求4所述的显示单元(1)，所述去激活脉冲具有减小的极值，使得所述所需的电极电压摆动减小。
6.如权利要求3所述的显示单元(1)，所述激活脉冲具有减小的极值，使得所述所需的电压摆动减小。
7.如权利要求3所述的显示单元(1)，所述激活脉冲的末端在所述存储线脉冲的末端的前面或者与所述存储线脉冲的末端一致。
8.如权利要求3所述的显示单元(1)，所述选择电极驱动器(70)包括用于驱动所述电极(41、42、43、44、45、49)的第一级(71)和构成所述存储线驱动器(60)的第二级(72)。
9.如权利要求2所述的显示单元(1)，所述电极(31、32、34、35、39)是数据电极，所述数据电极驱动器(30)设置为生成数据脉冲，所述存储线驱动器(60)设置为生成周期至多是激活脉冲的持续时间的交替脉冲，所述显示单元(1)还包括-选择电极驱动器(40)，用于生成用于激活选择电极(41、42、43、44、45、49)的激活脉冲。
10.如权利要求9所述的显示单元(1)，还包括公共电极驱动器(25)，用于使用所述交替脉冲来驱动公共电极(22)。
11.如权利要求9所述的显示单元(1)，还包括-所述显示面板(50)，具有经由另一存储电容器(13)耦合到另一存储线(63)的另一像素(11)，其中所述另一存储线(63)耦合到所述存储线(62)；所述存储线驱动器(60)，设置为同时驱动两条存储线(62、63)。
12.如权利要求9所述的显示单元(1)，所述数据脉冲具有减小的极值，使得所述所需的电压摆动减小。
13.如权利要求1所述的显示单元(1)，还包括控制器(20)，其适于向所述像素(11)提供-振动数据脉冲(Sh1、Sh2)；-一个或多个复位数据脉冲(R)；以及-一个或多个驱动数据脉冲(Dr)。
14.一种显示设备，包括如权利要求1所述的显示单元(1)，并且还包括用于存储将被显示的信息的存储介质。
15.一种用于驱动包括显示面板(50)的显示单元(1)的方法，该显示面板(50)具有经由存储电容器(13)耦合到存储线(62)的像素(11)，该方法包括驱动所述存储线(62)以减小所需的电极电压摆动的步骤。
16.一种用于驱动包括显示面板(50)的显示单元(1)的处理器程序产品，该显示面板(50)具有经由存储电容器(13)耦合到存储线(62)的像素(11)，该处理器程序产品包括驱动所述存储线(62)以减小所需的电极电压摆动的功能。
全文摘要
包括显示面板(50)的显示单元(1)，该显示面板(50)具有经由存储电容器(13)耦合到存储线(62、63)的像素(11)，该显示单元(1)设置有存储线驱动器(60、70)，用于驱动存储线(62、63)以减小诸如行电极(41、42、43、44、45、49)和列电极(31、32、34、35、39)的电极上的所需的电极电压摆动。存储线脉冲将在行激活脉冲的至少一部分期间生成，然后该行激活脉冲或行去激活脉冲可以得到减小的值，使得所需的电极电压摆动减小。或者，生成周期至多是行激活脉冲持续时间的交替存储线脉冲，然后数据脉冲可以得到减小的值，使得所需的电极电压摆动降低。这些都会得到更稳定的驱动器、更小的显示单元、更低的总功耗、以及公用的行驱动器和更便宜的列驱动器。
文档编号G09G3/34GK101019165SQ200580031083
公开日2007年8月15日 申请日期2005年9月13日 优先权日2004年9月17日
发明者埃泽尔·胡伊特马, 卡雷尔·E.·库伊杰克 申请人:皇家飞利浦电子股份有限公司