专利名称：显示单元的制作方法
技术领域：
本发明涉及一种显示单元，更具体地，涉及一种平板显示单元的驱动电路。
背景技术：
以蜂窝电话为代表的便携式信息终端(此后称为蜂窝电话)得到普及。用于显示通过通信获得的信息的显示单元设置在目前普及的便携式终端上。安装在便携式终端上的显示单元通常采用使用LCD(液晶显示器)的显示单元(此后称为液晶显示器)。液晶显示器包括用于显示字符和图像的LCD板和LCD驱动电路，其中LCD板由LCD驱动电路驱动。
LCD板具有LCD板特有的显示对比度特性。一般来说，将由板制造厂制造的LCD板运输到装配厂，并安装在液晶显示器中。为了使装配厂制造的所有液晶显示器保持最佳的显示质量，需要在将其运输到装配厂时，精细调整每个LCD板的显示对比度(例如，VCOM调整和LCD驱动电压设置值调整)，并确定最佳控制寄存器值。传统的LCD驱动电路包括用于存储控制寄存器值的EEPROM(例如，参考专利文献1)。传统的显示单元通过将控制存储器值写入EEPROM，来保存在从工厂运出显示单元时决定的控制寄存器值。因此，在EEPROM驱动电路读取寄存器值时，已经运出的显示单元以适当的显示质量驱动LCD板。
图1是示出了传统液晶显示器的结构的方框图。如图1所示，通过包括LCD驱动电路101、LCD板102和CPU 103，构成传统的液晶显示器。LCD驱动电路101包括LCD控制驱动器和EEPROM。LCD驱动电路101与LCD板102和CPU 103相连，并通过响应从CPU 103输出的显示指令，产生用于驱动LCD板102的控制信号。LCD板102具有针对每个板的特定显示对比度特性。
设置于LCD驱动电路101中的LCD控制驱动器104是用于通过响应从CPU 103发送过来的显示指令、执行LCD显示操作控制(用于显示字符或图像的功能)的控制电路。此外，LCD控制驱动器根据从EEPROM中读取出的设置值，执行LCD板102的显示质量控制(调整对电极信号VCOM和调整LCD驱动电压设置值)。EEPROM是用于存储与LCD板102的显示质量有关的信息(寄存器值)的信息存储器。在传统液晶显示器的情况下，将从EEPROM输出的寄存器值提供给LCD控制驱动器，并由此将LCD板102的显示质量保持在适当的状态。
如图1所示，传统的液晶显示器不包括用于存储寄存器值的备份数据的区域。因此，当EEPROM误操作或EEPROM中的数据丢失时，可能会出现异常的显示状态。在这种情况下，已知的技术是通过将寄存器值设置为缺省值来防止错误地设置不希望的数据(例如，参考专利文献2)。在专利文献2所公开的技术的情况下，在EEPROM错误时，将每个寄存器值设置为缺省值，并保持缺省设置，直到CPU复位寄存器。当缺省设置是如停止时钟信号等不能被显示的设置时，显示消失，直到CPU复位寄存器。此外，除了针对每个液晶显示器进行最佳调整所需要的寄存器的地址和数据以外，还将重写时不需要的每个液晶显示器所共有的地址和数据存储在EEPROM中。具体地，当存储在EEPROM中的寄存器地址值损坏，且不能进行错误确定时，可能会发生将不相关的设置应用于不同的地址而不能进行显示的情况。此外，因为存在不必存储在EEPROM中的数据区域，EEPROM部分变大，且难以降低电路的尺寸和价格。
通过使用用于存储显示单元的显示质量的备份数据的区域，即使在EEPROM错误时，也能够将显示质量自动变为备份数据，并保持显示状态，而无需通过CPU。此外，需要一种能够减小液晶显示器尺寸的技术。
日本专利未审公开No.2004-21067[专利文献2]日本专利未审公开No.2003-241730
发明内容
本发明所要解决的问题是提供一种技术，用于通过保存与显示单元的特定显示对比度特性有关的信息的备份数据，从而即使在EEPROM错误时，将显示质量自动变为备份数据，并保持显示状态，而无需通过CPU，降低了CPU的负载，并使显示单元小型化，所述显示单元包括显示板，针对每个显示板，具有特定的对比度特性。
以下，利用用于“具体实施方式
”的数字，描述了解决该问题的手段。添加这些数字，用于阐明“权利要求”与“具体实施方式
”之间的对应关系。但是，这些数字对于解释“权利要求”中所描述的本发明的技术范围是不必要的。
为了解决上述问题，如下构成显示单元的驱动电路(4)。通过包括作为第一存储器(5)的可写非易失性存储器和作为第二存储器(6)的只读存储器，构成驱动电路。将用于指定与驱动电路相连的显示板的显示质量的显示质量指定信息存储在可写非易失性存储器(5)中。此外，将用于可选显示板(2)的显示质量初始化的显示质量初始信息，即通用设置信息，存储在只读存储器(6)中。此外，可写非易失性存储器(5)存储必须对应于显示板(2)单独设置的设置值，作为显示质量指定信息，以及驱动电路通过优先使用存储在可写非易失性存储器(5)中的信息，来驱动显示板。
通过将每个显示板(2)特有的信息存储在可写非易失性存储器(5)中，将存储器(5)的初始值(与可选板通用的显示对比度有关的设置值)存储在只读存储器(6)中，并优先使用存储在可写非易失性存储器(5)中的信息，能够在正常状态下，以最佳显示质量驱动显示板。此外，即使不能从可写非易失性存储器(5)中正常地读取数据，通过使用只读存储器(6)中的数据，也能以初始状态显示质量驱动显示板(2)。
根据本发明，因为包括针对每个显示板具有特定显示对比度特性的显示板的显示单元保存了与显示对比度特性有关的信息的备份数据，能够通过在不使用显示单元中的外部命令的情况下检查显示对比度特性信息，并在发生错误时，无需通过CPU地将内部设置值自动改变为备份数据，来保持显示。在这种情况下，不需要从CPU对显示单元进行复位，并且能够降低CPU的负载。此外，通过使用显示对比度特性信息的备份数据，能够初始化寄存器，而无需使用外部命令。
结合附图，参考以下对本发明的详细描述，本发明的上述和其他目的、特征和优点将变得更加显而易见，其中图1是示出了传统液晶显示器的结构的方框图；图2是示出了本发明显示单元的结构的方框图；图3是示出了LCD控制驱动器4的详细结构的方框图；图4是示出了EEPROM 5的结构的方框图；图5是示出了ROM 6的结构的方框图；图6是示出了本实施例的显示质量数据读取操作的流程图；图7是用于确定EEPROM和ROM之间的数据读取优先级的表格；图8A是示出了本实施例的显示质量数据写入操作的前半部分的流程图；图8B是示出了本实施例的显示质量数据写入操作的后半部分的流程图；图9是示出了本实施例的另一读取操作的流程图；图10是示出了EEPROM 5的单元区域的结构的数据映射表；图11是本实施例的水平奇偶性和垂直奇偶性的图示；以及图12是对本实施例的EEPROM数据进行奇偶校验时的错误确定表。
具体实施例方式
下面，描述本发明的实施例。对于以下实施例，描述了其中要以本发明的电路驱动的显示单元是液晶显示器的情况，作为示例。这并不意味着将本发明的显示单元局限于液晶显示器。
图2是示出了本发明显示单元的结构的方框图。如图2所示，通过包括LCD(液晶显示器)驱动电路1、LCD板2和CPU 3，构成本实施例的液晶显示器。LCD驱动电路1还包括LCD控制驱动器4，以及LCD控制驱动器包括EEPROM 5和ROM 6。
LCD驱动电路1是用于驱动LCD板2的驱动电路。如图2所示，LCD驱动电路1与LCD板2和CPU 3相连。LCD板2是设置在液晶显示器上的图像显示功能块。LCD板2通过响应从LCD驱动电路1输出的LCD控制信号，对显示图像进行显示。CPU 3是用于控制整个液晶显示器的处理功能块。CPU 3解译从外部输入的指令，并将结果输出到预定设备。图2所示的CPU 3通过响应从输入单元(未示出)输入的显示指令等，向LCD驱动电路1提供显示操作控制(用于显示字符和图像的功能)信号。
在图2中，LCD驱动电路1包括LCD控制驱动器4。LCD控制驱动器4是用于产生用于控制LCD板2的控制信号(此后称为LCD控制信号)的控制信号产生功能块。如图2所示，通过包括EEPROM(电可擦PROM)5和ROM 6，构成LCD控制驱动器4。LCD控制驱动器4根据存储在EEPROM 5和ROM 6中的寄存器值(显示质量数据)，指定上述LCD板2的显示质量，如浓淡或亮度等(必须根据各个LCD板2，为每一个进行精细调整的显示质量)。
如上所述，LCD板2是通过响应LCD控制信号来显示图像的信息显示设备。由板制造厂制造的多个LCD板2具有执行显示操作时阈值电压的制造波动。此外，通过包括如IC等多个组件，构成包括LCD板2的模块(此后称为LCD模块)，而这些组件也具有制造波动。因此，当构成LCD模块时，需要调整每个LCD模块，从而使显示质量变为最佳状态，并使LCD模块保存设置值。当在LCD板2上显示图像时，安装在已经调整过其显示质量的LCD模块上的LCD驱动电路1通过响应信号的设置值，调整图像信号，并将该信号提供给LCD板。从而，能够显示高质量图像。
本发明的LCD驱动电路1将EEPROM 5包括在LCD控制驱动器4中。从而，省略了传统上安装在LCD控制驱动器4外部的EEPROM。但是，因为包括在LCD控制驱动器4中的EEPROM 5具有与传统EEPROM相同的功能，保持了最佳显示质量。此外，将存储在ROM 6中的信息用作不必进行重写的初始设置值。在存储相同的信息内容时，能够利用ROM 6，防止LCD控制驱动器4的芯片面积增加，因为ROM 6的芯片面积比EEPROM的芯片面积小。EEPROM 5的尺寸为9比特×128字，而ROM 6的尺寸为19比特×128字。
图3是示出了LCD控制驱动器4的详细结构的方框图。如图3所示，通过包括EEPROM 5、ROM 6、处理部分(逻辑)9、RAM 10和模拟部分11，构成LCD控制驱动器4。此外，图3所示的串/并转换电路用于从CPU向寄存器设置数据。EEPROM 5是安装在LCD控制驱动器4上的非易失性可写存储器。除了用于LCD板2的显示质量的信息外，EEPROM 5还存储针对每个LCD板2专门优选设置的信息。在本发明的情况下，如图3所示，假设将EEPROM用作非易失性可写存储器。但这并不意味着本发明的非易失性可写存储器局限于EEPROM。
如图3所示，通过包括数据存储部分50和数据控制部分51，构成EEPROM 5。数据存储部分50是数据存储区域。数据控制部分51是用于控制存储在数据存储部分50中的数据的读/写的数据控制功能块。数据控制部分51包括EEPROM 5的存取字地址锁存器和单元存取选择电路。EEPROM 5通过存取字地址锁存器和单元存取选择电路，控制从数据存储部分50的单元区域53读取数据/将数据写入数据存储部分50的单元区域53中。此外，数据存储部分50具有写数据缓冲器52、单元区域53和输出电路54。稍后，将描述EEPROM 5的详细结构。
ROM 6是只允许读取存储在ROM 6中的信息的只读存储器。ROM 6存储用于调整LCD板2的显示质量的初始信息(此后称为显示质量初始信息)。LCD控制驱动器4可以利用驱动器4的初始信息来驱动LCD板2。当LCD控制驱动器4确定存储在EEPROM 5中的、与LCD板2的显示质量有关的信息(例如，VCOM调整值或LCD驱动电压设置值)由于数据错误而不能正确驱动LCD板2时，其读取存储在ROM 6中的LCD板2的显示质量初始信息，并驱动LCD板2。
ROM 6具有ROM区域和用于读取ROM数据的数据控制部分。假设将19比特的数据存储在ROM 6中，作为一个字。如图3所示，通过包括第一区域61(ROM_A)、第二区域62(ROM_I)、第三区域63(ROM_D)和第四区域64(BCOUT)，来构成ROM区域。第一区域61(ROM_A)是用于存储确定标记比特(EPAR比特)的存储区域。存储标记比特是1比特数据，用于确定ROM 6的字地址是否是出现在EEPROM 5中的地址。第二区域62(ROM_I)是用于存储索引寄存器值的存储区域。第三区域63(ROM_D)是用于存储数据寄存器值的存储区域。第四区域64(BCOUT)是用于在1个寄存器地址具有多个字节数值时、存储2比特的字节计数器的存储区域。稍后，将描述ROM 6的详细结构。
处理部分9通过响应从EEPROM 5和ROM 6中读取的数据，执行用于指定LCD板2的显示质量的数据处理。此外，处理部分9还执行用于将数据写入EEPROM 5的数据处理。RAM 10是信息存储器。RAM 10存储要显示在LCD板2上的显示数据。模拟部分11是用于处理所提供的模拟信号的信息处理功能块。
在图3中，通过包括奇偶确定部分7、用作输出部分的比较器(ROM_SEL)8、奇偶处理部分41、计数器42、内部逻辑寄存器43、地址计数器44和SEL 45，构成处理部分9。奇偶确定部分7是用于执行输入数据的奇偶确定的检错功能块。奇偶确定部分7与EEPROM 5相连，以确定从EEPROM 5中读取的数据中是否出现错误。比较器(ROM_SEL)8是用于从多个数据值中交替输出数据的数据输出功能块。比较器(ROM_SEL)8将从EEPROM 5中读出的数据与从ROM 6中读出的数据进行比较，并根据比较结果，输出正确的数据。
奇偶计算部分41是用于执行要写入EEPROM 5中的数据的奇偶运算的计算块。计数器42是用于在将数据写入EEPROM 5时、控制字地址计数器的计数器控制块。计数器42是针对ROM 6和EEPROM 5的字计数器。优选地，计数器42具有如下结构数据被写入EEPROM 5和ROM 6的哪个字地址中(或者从哪个字地址读取数据)是已知的。内部逻辑寄存器43是用于存储显示质量数据的存储区域。内部逻辑寄存器43存储从比较器(ROM_SEL)8输出的寄存器值。此外，计算部分9根据存储在内部逻辑寄存器43中的寄存器值，确定显示板2的显示质量，并驱动显示板2。
图4是示出了EEPROM 5的结构的方框图。如图4所示，通过包括具有字地址锁存器和单元存取选择电路的控制部分51、写数据缓冲器52、单元区域53和输出数据读出放大器部分54，构成EEPROM 5。在图4中，向控制部分51的字地址锁存器提供信号Y0到Y6。将存取字地址锁存器的输出和信号EP_ERASE(擦除)、EP_READ(读取)、EP_WRITE_W(写使能)、和EP_WRITE_D(写时钟)提供给单元存取选择电路，并由单元存取选择电路根据该电路的信号，控制对单元区域53的存取。写数据缓冲器52缓冲从EEPROM外部提供的写数据值的9比特信号(DI8到DI0)。实际的写或读数据存储在单元区域53中。输出数据读出放大器部分54通过读出放大器对读取数据进行读取。
在将数据映射到单元区域53中的情况下，通过对另一字复制全部或一些数据值，可以具有两个或多个相同的内容。图10是示出了单元区域53的数据映射的表。图10示出了在通过进行复制而具有两个6字数据值时的数据映射示例。
在图10中，通过包括定义为第一区域1001的区域和定义为第二区域1002的区域，构成单元区域53。此外，通过包括具有第一字Wd0到第十二字Wd11的字空间1003，构成单元区域53。如图10所示，第一字Wd0到第六字Wd5与第一区域1001相关。类似地，第七字Wd6到第十二字Wd11与第二区域1002相关。
下面，参照附图，描述第一区域1001的内容。VCOMH7到VCOMH0是用于将电压值设置为液晶对电极信号的振幅高电位侧的寄存器。VCOML7到VCOML0是用于将电压值设置为液晶对电极信号的振幅低电位侧的寄存器。T7到T0是用于精细调整LCD驱动电压的设置寄存器。GM27到GM20是用于分别设置γ曲线的寄存器。GM17到GM10也是用于分别设置γ曲线的寄存器。VPTY7到VPTY0是垂直比特方向的奇偶运算结果。HPTY是对相同字中的比特7到比特0进行奇偶运算的结果。
如图10所示，“第一区域1001”的内容对应于“第二区域1002”中的高位字到低位字，并保存了相同的数值。具体地，第一字Wd0对应于第七字Wd6，并且其保存相同的数值。类似地，第二字Wd1对应于第八字Wd7，第三字Wd2对应于第九字Wd8，…，以及第六字Wd5对应于第十二字Wd11。
图5是示出了ROM 6的结构的方框图。如图5所示，通过包括用于存储ROM数据的ROM区域和用于在读取ROM数据时进行控制的数据控制部分，构成ROM 6。将一字19比特数据存储在ROM 6中。一字19比特数据如下构成1比特的ROM/EEPROM标识选择数据(IOUT8＝EPA比特)、8比特的地址数据(IOUT[7:0]＝ROM_I)、8比特的存储数据(DOUT[7:0]＝ROM_D)和2比特的字节计数器(BCOUT[1:0])(在一个寄存器地址具有多个字节数据值时)。将一字19比特数据的前9比特存储在ROM9_n(n是从0到15的整数)块中，将其余10比特存储在ROM10_n(n是从0到15的整数)块中。将8字的数据存储在一个块中。
下面，将参照附图描述本实施例的操作。图6是示出了本实施例的显示质量数据读取操作的流程图。在步骤S101中，LCD控制驱动器4监控是否接收到显示质量数据的读取指令。在监控操作中，当LCD控制驱动器4未接收到显示质量数据的读取指令时，继续监控(步骤S101中的“否”流程)。当LCD控制驱动器4接收到显示质量数据的读取指令时，处理前进到步骤S102。在步骤S102中，LCD控制驱动器4的计数器42初始化字计数器。在这种情况下，计数器42初始化EEPROM 5的字线计数器和ROM 6的字线计数器。从而，设置比较器(ROM_SEL)8，使其从EEPROM 5和ROM 6的第一字地址读取数据。在这种情况下，当指定读取线时，计数器42设置这种情况下需要的字地址(步骤S103)。
在步骤S104中，确定根据存储在第一区域61中的确定标记比特向其施加读取请求的字地址是否是出现在EEPROM 5中的地址。通过确定存储在第一区域61(ROM_A)中的确定标记比特是“1”还是“0”来进行确定。当确定标记比特是“0”时(在未设置标记时)，对应于字地址的EEPROM数据不存在。因此，处理前进到步骤S109，并从ROM6中读取数据(步骤S104中的“否”)。当确定标记比特是“1”时(当设置标记时)，从EEPROM 5中读取与指定字地址相对应的数据(步骤S105)。
在步骤S106中，向奇偶确定部分7提供从EEPROM 5中读取出的数据。奇偶确定部分7执行从EEPROM 5中读出的数据的奇偶校验。奇偶确定部分7提取与从EEPROM 5中读出的数据的低位8比特相对应的数据。之后，奇偶确定部分7执行如针对低位8比特的数据的预定预算规则中所规定的处理，以产生奇偶校验数据。奇偶确定部分7将奇偶校验数据与从EEPROM 5中读出的数据的高位1比特进行比较。作为进行比较的结果，当确定未发生奇偶错误时，奇偶确定部分7产生表示无错误的奇偶确定信号P_ERR(P_ERR＝0)，并将该数据与此信号一起传输给比较器(ROM_SEL)8。作为进行比较的结果，当确定发生奇偶错误时，奇偶确定部分7产生奇偶确定信号P_ERR(P_ERR＝1)，并将该数据与此信号一起传输给比较器(ROM_SEL)8。
作为上述奇偶校验方法，除了用于执行一个字中的运算的水平奇偶性之外，还存在用于沿垂直方向计算另一字的相同对应比特的垂直奇偶性。
图11是示出了在执行水平奇偶运算和垂直奇偶运算时的操作的图示。在图11中，对字空间1003中的第一字Wd0到第六字Wd4的5个字数据值的每一个DI7到DI0进行奇偶运算，并将运算结果作为水平奇偶比特写入DI8和从DI8中读出。在垂直奇偶运算的情况下，针对5个字，对每个字都具有的一个比特(例如，图11中为DI3)进行运算，并将运算结果作为垂直奇偶比特写入第六字中对应的一个比特或从第六字中对应的一个比特读出。
此外，作为图9中的第一区域1001和第二区域1002，在针对具有复制相同内容的数据进行水平奇偶运算和垂直奇偶运算的目的而进行错误确定的情况下，原理上，使所有奇偶比特一致以及使第一区域1001和第二区域1002的数据一致地进行写和读。图12是用于第一区域1001和第二区域1002的奇偶校验的错误确定表。在图12中，通过包括第一区域对应校验区域1201和第二区域对应校验区域1202，构成错误确定表。
通过对应于第一区域1001的数据校验和奇偶校验的结果，构成第一区域对应校验区域1201。类似地，通过对应于第二区域1002的数据校验和奇偶校验的结果，构成第二区域对应校验区域1202。如图12所示，在将第二区域1002的数据值彼此进行比较，并且作为比较结果的数据值相互一致性和所有奇偶性结果彼此一致时，认为是正常确定(好(1203))，而将其他情况看作错误确定(坏(1204))。
在步骤S107中，比较器(ROM_SEL)8根据奇偶校验的结果(奇偶确定信号的值)，区分随后将要执行的处理。当在传输给比较器(ROM_SEL)8的数据中包括表示无错误的奇偶确定信号P_ERR(P_ERR＝0)时，处理前进到步骤S108。当在步骤S107中，传输数据中包括表示发生错误的奇偶确定信号P_ERR(P_ERR＝1)时，处理前进到步骤S109。在步骤S108中，比较器(ROM_SEL)8输出从EEPROM 5中读出的数据。
在步骤S109中，比较器(ROM_SEL)8通过响应表示发生错误的奇偶确定信号P_ERR(P_ERR＝1)的接收，将EEPROM 5错误信号与错误字地址相关联，并向处理部分9传输信号和地址。在这种情况下，比较器(ROM_SEL)8假设不能再信任EEPROM数据，而读取ROM数据。
在步骤S110中，处理部分9通过将存储在第二区域62(ROM_I)中的索引寄存器值与从EEPROM 5或ROM 6中读出的数据进行组合，产生16比特数据(其中高位8比特是索引寄存器值、低位8比特是数据寄存器值的数据)。处理部分9将16比特数据写入其内部逻辑寄存器43(步骤S111)。在这种情况下，在将16比特数据写入具有多个字节数据值的寄存器中时，处理部分9将这些值写入寄存器，因为2比特字节计数器比特(BCOUT)的值用作计数器。
在步骤S112中，确定是否完成了设置LCD板2的显示质量所需的所有数据值的读取。作为确定的结果，在未完成对所有数据值的读取且需要读取下一地址的数据时，处理前进到步骤S113。在步骤S113，计数器42将字计数器的计数器数值加1，然后重新开始步骤S103。当作为步骤S112中的确定结果，读取了所有数据值时，执行用于决定LCD板2的显示质量的处理。
如上所述，通过将与LCD板2的显示质量有关的信息存储在EEPROM 5中，以及将LCD板2的初始值(显示板的通用设置值)存储在ROM 6中，即使不能从EEPROM 5中正常地读取数据，仍然能够以初始状态显示质量来驱动LCD板2。此外，当EEPROM 5不具有对其应用读请求的地址时，能够通过执行从ROM 6读取数据的操作，以正确的显示质量驱动LCD板2，从而可以只安装具有最小容量的EEPROM 5。
图7是用于确定比较器(ROM_SEL)8优先输出从EEPROM 5读出的数据还是从ROM 6读出的数据的表格。优选地，将如图7所示的表格设置在比较器(ROM_SEL)8中。图7所示的Z_EPROM、Z_ROM和COMP是测试信号。优先级按照Z_EPROM、Z_ROM、COMP、EPA比特和P_ERR的次序依次升高。Z_EPROM是用于在测试时强制指定EEPROM 5的信号，Z_ROM是用于在测试时强制指定ROM 6的信号，以及COMP是用于在测试时、根据预定条件指定EEPROM 5或ROM 6的信号。空白的单元框部分表示“不关心”。即，当Z_EPROM等于1时，强制寻址EEPROM 5，而与其他信号的状态无关。此外，当Z_EPROM等于0且Z_ROM等于1时，强制寻址ROM 6。换句话说，当Z_EPROM等于1时，总是从EEPROM5中读取数据，而当Z_EPROM等于0且Z_ROM等于1时，总是从ROM 6中读取数据。
比较器(ROM_SEL)8根据从每个功能块传输过来的确定信号(例如，奇偶确定信号)，确定存储在EEPROM 5和ROM 6中的数据是否正确，并有选择地输出从EEPROM 5和ROM 6读出的数据。选定块显示区域81显示对应于提供给比较器(ROM_SEL)8的确定信号、从EEPROM 5或ROM 6的哪个存储区域中读取数据。确定信号显示区域(82到86)是与比较器(ROM_SEL)8接收到的确定信号相对应的表格区域。
如上所述，比较器(ROM_SEL)8在Z_EPROM等于1时只读取EEPROM数据。在Z_ROM＝1的情况下，比较器8只从第三区域63(ROM_D)读取ROM_D 8比特数据。在这种情况下，即使是与EEPROM 5相同的字线，比较器8也读取ROM_D。此外，比较器在COMP＝1时从EEPROM 5读取数据，以及在P_ERR＝1时，从第二区域62(ROM_I)读取数据。此外，比较器在EPA比特＝1和P_ERR＝0时从EEPROM 5读取数据。
ROM 6的字线地址数大于EEPROM 5的字线地址数。因此，即使输出用于从EEPROM 5读取数据的目的地，当选择不对应于EEPROM 5的字地址(无存储数据)时，比较器(ROM_SEL)8选择并从ROM 6读取数据。将从比较器(ROM_SEL)8输出的比较选择结果与从ROM 6输出的索引寄存器值进行组合，并产生16比特数据(其中高位8比特是索引寄存器值、低位8比特是数据寄存器值的数据)。SEL 45将16比特数据写入内部寄存器43。当SEL 45将多个字节数据值写入内部寄存器43时，2比特BCOUT的值用作计数器。处理部分9检测该数据，并将其正确地存储在寄存器中。在这种情况下，假设由处理部分9(内部逻辑)产生上述Z_EPROM、Z_ROM、COMP和P_ERR的信号。
图8A和8B是示出了本实施例中EEPROM 5的写入/擦除操作的流程图。EEPROM 5在输出擦除/写入指令时检查N_ONLY的数值。在N_ONLY＝0时，实现对正常区域的存取，以及在N_ONLY＝1时，实现对扩展区域的存取(步骤S201到步骤S202)。扩展区域用于存储测试寄存器值和EEPROM 5的写入次数。LCD控制驱动器4可以通过存储EEPROM 5的写入次数来检测EEPROM块的磨损程度。
处理部分9在N_ONLY＝0时读取EEPROM 5的写入次数，并通过将当前的写入循环计数值加1，将写入次数存储在内部逻辑寄存器43中。然后，处理部分9删除开放区域(存取区域)中的EEPROM数据(步骤S203到步骤S205)。
处理部分9在N_ONLY＝1时将写入循环计数设置为1。因此，当N_ONLY等于1时，实现对扩展区域的存取。因为扩展区域通常用作用于存储EEPROM 5的写入次数的区域，处理部分9在N_ONLY＝1时，将写入次数存储在内部逻辑寄存器43的扩展区域中，而不会累加正常区域的写入次数。之后，处理部分9删除开放+扩展区域(所有区域)中的EEPROM数据(步骤S206到步骤S208)。
然后，处理部分9将EEPROM 5设置为保存状态，并指定要写入的字地址(ROM_I)。处理部分9从内部寄存器中读取要写入的数据，加入作为对要写入的数据进行奇偶运算的结果的奇偶性，根据N_ONLY的值，选择使用正常区域还是扩展区域，然后将数据写入EEPROM(步骤S209到步骤S217)。
在完成当前字地址的写入之后，确定是否完成了对EEPROM的所有字地址的写入(步骤S218)。当未完成对所有字地址的写入时，将字计数器的数值加1，处理再次返回到写流程(步骤S219)。在完成对所有数据值的写入之后，处理变为EEPROM保存设置(步骤S220)。在完成保存设置之后，将写入的EEPROM值与内部寄存器值进行比较(＝QI的运算)(步骤S221)。作为比较的结果，当写入EEPROM值与内部寄存器值一致时，将正常信号写入完成信号IE2C_OK设置为1(步骤S221中的“是”流程)。在完成正常写入时，处理返回到擦除/写入指令的接收待命状态。作为将从EEPROM 5中读出的数据与内部逻辑寄存器43进行比较的结果(＝QI的运算)，当数据不与寄存器43相一致时，IE2COMP变为等于1，并且处理再次返回写流程，以重写EEPROM(步骤S223到步骤S224)。
根据ROM的数值，决定要存储在EEPROM中的数据的索引或写入/读取顺序。为了改变索引或顺序，可以通过将ROM的眼图切换到AL配线，使之对应。类似地，在ROM数据的情况下，通过改变ROM_D，可以将寄存器的初始值变为AL配线。如上所述，在将与由ROM 6保存的信息相对应的信息存储在EEPROM 5中时，可以通过指定和写入EEPROM 5的字地址，并从而正确地使用ROM 6中的数据，在EEPROM 5的数据中发生错误时，驱动LCD板2。
图9是示出了本实施例的另一读取操作的流程图。图9所示的流程图示出了自动读取LCD板2的显示质量设置数据的操作。具有本实施例的LCD驱动电路1的液晶显示器具有用于复位的硬件(或软件)开关。在图9中，通过在步骤S301中操作用于复位的硬件(或软件)开关，执行对显示质量的复位。在步骤S302中，响应复位操作，确定是否接收到自动读取指令。作为确定的结果，当接收到自动读取指令时，执行对显示质量数据的自动读取(步骤S302中的“是”)。
因此，通过响应复位操作自动读取显示质量数据，即使在复位时，也能够驱动LCD板，而无需使用外部命令。即，能够在复位时读取ROM数据，并以初始设置值驱动LCD板。此外，通过在写入时执行相同的操作，能够在运输检测时，自动执行由LCD板制造厂设置的针对每个显示系统的特有设置操作，并容易保持最佳显示质量。
如上所述，目前通过配线板上的串行传送来执行设置在LCD控制驱动器4外部的EEPROM与LCD控制驱动器4之间的通信。但是，通过将EEPROM 5设置在LCD控制驱动器4中，能够将芯片中的并行I/F传送用于EEPROM 5和LCD控制驱动器4之间的通信。此外，通过将ROM 6设置在LCD控制驱动器4中，并将要写入EEPROM 5的数据存储在ROM 6中，能够初始化寄存器，而无需使用外部命令。此外，可以将该数据用作EEPROM误操作时的备份数据。因此，在EEPROM 5误操作时，能够在LCD控制驱动器中进行错误校验，而无需通过CPU，检测错误，并变为初始质量设置。因此，即使不存在来自CPU的复位，虽然不能进行LCD板特有的显示质量设置(对比度调整和驱动电压设置)，但也能够保持标准显示质量，并且能够避免“不能进行显示”的最坏情况。因而，降低了CPU的负载。
此外，通过执行奇偶校验，输出EEPROM 5的错误字和错误信号。从而，能够与LCD显示单元的外部通信EEPROM 5的问题或误操作。从而，能够保持EEPROM的可靠性，同时简化了运输测试。因此，本发明能够通过设置驱动液晶板的显示系统LSI中的ROM和EEPROM，容易地初始化LCD板。
此外，通过将EEPROM 5设置在LCD控制驱动器4中，能够减少LCD显示单元的组件数及其占用的面积。在这种情况下，尽管消除了设置在LCD控制驱动器4外部的EEPROM，但仍然能够保持EEPROM的功能。此外，将ROM 6用于不需重写的初始设置值。在存储相同的信息内容时，可以通过使用ROM 6，防止LCD控制驱动器4的芯片面积增加，因为ROM 6的芯片面积小于EPROM的芯片面积。从而，因为能够降低LCD模块的成本，对于市场需要的小型、低价显示单元是非常有效的。
如图10所示，以不同地址存储在EEPROM中的复制数据用于增强数据的可靠性。即，当比较这些数据，并判断为相同的数据，而且每个数据的奇偶性良好时，将该数据判断为正确的数据。将正确的数据用作从EEPROM中读出的显示质量指定信息，以驱动特定的显示板。
可以将复制数据用在写入校验模式和读出校验模式中。表示1示出了写入校验模式。为了校验EEPROM的可靠性，在写入模式下，用户可以检查如表1所示的状态。在写入校验模式下，将写入数据与读出数据进行比较，并将根据写入数据产生的奇偶数据与从读取数据中读取的奇偶数据进行比较。应当注意，图中并未示出针对写入测试模式的测试电路。判据(1)表示将区域1和2中的数据判断为正常写入。判据(2)表示将区域1中的数据或区域2中的数据判断为正常写入。判据(3)表示将区域1和2中的数据判断为不良写入。
表1写入校验模式
表2示出了读出校验模式。可以设置如表2所示的4个判据。判据1表示所有状态均为良好。判据2表示第一和第二区域的奇偶校验良好。判据3表示第一和第二区域的奇偶校验之一和数据比较良好。判据4表示只有第一和第二区域的奇偶校验之一良好。例如，可以使用判据1作为缺省值。此外，可以根据判据，有选择地使用区域1或2。可以强制使用区域1和2之一。可以使用判据1，将EEPROM的每个数据定义为非缺陷数据。可以使用判据1和3的组合，将EEPROM的每个数据定义为非缺陷数据。还可以使用判据1、3和4的组合，将EEPROM的每个数据定义为非缺陷数据。
表2读出校验模式
在图3所示的ROM_SEL 8中执行区域1和2的数据比较。在图3中，并未示出设置在ROM_SEL 8中的数据比较电路。此外，ROM_SEL 8具有判据决定电路，用于根据第一和第二区域的奇偶性和比较结果，输出表2的判据1-4。ROM_SEL 8包括选择器，响应判据决定电路的输出，有选择地输出ROM 6的输出或EEPROM 5的输出。
本发明并不局限于上述实施例和示例，也可以包括多种变体和修改，只要这些变体和修改包括在由所附权利要求所限定的本发明的范围内。
权利要求
1.一种显示单元，包括显示板；和驱动器，在所述显示板上显示图像，包括第一存储器，存储指定所述显示板的显示质量的显示质量指定信息；和第二存储器，存储与可选显示板的显示质量的规范相对应的显示质量初始信息。
2.根据权利要求1所述的显示单元，其特征在于所述驱动器还包括选择器，响应所述显示质量指定信息的条件，输出显示质量指定信息和显示质量初始信息之一；和图像产生电路，根据从所述选择器输出的信息，产生图像数据。
3.根据权利要求1所述的显示单元，其特征在于所述第一存储器是可写非易失性存储器，并存储必须对应于显示板单独设置的设置数值，作为显示质量指定信息。
4.根据权利要求3所述的显示单元，其特征在于所述驱动器还包括奇偶确定部分，执行从可写非易失性存储器中读出的显示质量指定信息的奇偶校验，以将奇偶校验结果输出到所述选择器，其中所述选择器在读出的显示质量指定信息中发生错误时，输出与被判断为错误的显示质量指定信息相对应的显示质量初始信息。
5.根据权利要求4所述的显示单元，其特征在于所述可写非易失性存储器将全部或部分显示质量指定信息复制到所述可写非易失性存储器的另一地址处，并保存相同的内容。
6.根据权利要求5所述的显示单元，所述驱动器还包括处理部分，通过响应显示板的显示质量的设置模式，从第一和第二存储器读取与显示板的显示质量有关的信息。
7.根据权利要求6所述的显示单元，其特征在于所述驱动器还包括存储部分，用于存储显示质量数据，其中所述处理部分响应于通过响应初始化存储在存储部分中的显示质量数据的事实而产生的自动读取指令，指定从第一存储器和第二存储器中读取与显示质量有关的信息，以及第一存储器和第二存储器响应所述指定，向输出部分输出与显示质量有关的信息。
8.一种用于驱动显示板的驱动器，在一个芯片上包括第一存储器，存储指定所述显示板的显示质量的显示质量指定信息；和第二存储器，存储可用于可选显示板的显示质量的规范的显示质量初始信息。
9.根据权利要求8所述的驱动器，其特征在于还包括选择器，响应所述显示质量指定信息的条件，输出显示质量指定信息和显示质量初始信息之一；和图像产生电路，根据从所述选择器输出的信息，产生图像数据。
10.根据权利要求9所述的驱动器，其特征在于所述第一存储器是可写非易失性存储器，并存储必须对应于显示板单独设置的设置数值，作为显示质量指定信息。
11.根据权利要求10所述的驱动器，其特征在于还包括奇偶确定部分，执行从可写非易失性存储器中读出的显示质量指定信息的奇偶校验，以将奇偶校验结果输出到所述选择器，其中所述选择器在读出的显示质量指定信息中发生错误时，输出与被判断为错误的显示质量指定信息相对应的显示质量初始信息。
12.根据权利要求11所述的驱动器，其特征在于所述可写非易失性存储器将全部或部分显示质量指定信息复制到所述可写非易失性存储器的另一地址处，并保存相同的内容。
13.根据权利要求12所述的驱动器，其特征在于所述第一存储器通过响应由CPU提供的设置开始指令，向所述奇偶确定部分输出显示质量指定信息，所述奇偶确定部分执行从所述可写非易失性存储器输出的显示质量指定信息的奇偶校验，并向信息选择部分输出获得的奇偶校验结果，以及所述第二存储器通过响应设置开始指令，向信息选择部分输出显示质量初始信息。
14.一种具有显示板和驱动电路的显示单元的驱动方法，包括从设置于所述驱动器的第一存储器中读取用于指定与所述驱动电路相连的显示板的显示质量的显示质量指定信息；以及从设置于所述驱动器的第二存储器中读取可用于指定可选显示板的显示质量的显示质量初始信息。
15.根据权利要求14所述的显示单元驱动方法，其特征在于所述第一存储器存储必须对应于显示板单独设置的设置数值，作为显示质量指定信息，以及所述驱动电路通过优先使用存储在所述第一存储器中的信息，驱动所述显示板。
16.根据权利要求15所述的显示单元驱动方法，其特征在于还包括执行从所述第一存储器输出的显示质量指定信息的奇偶校验，以及按照奇偶校验的结果，在所述信息中发生错误时，读取与显示质量指定信息相对应的初始信息。
17.根据权利要求16所述的显示单元驱动方法，其特征在于所述第一存储器将全部或部分显示质量指定信息复制到所述第一存储器的另一地址处，并保存相同的内容。
18.根据权利要求17所述的显示单元驱动方法，其特征在于所述第一存储器具有与显示质量指定信息的容量相对应的存储容量。
19.根据权利要求18所述的显示单元驱动方法，其特征在于还包括响应于设置所述显示板的显示质量的开始，从所述第一存储器和所述第二存储器中读取与显示质量有关的信息；以及通过响应每个指定，从所述第一和第二存储器分别向输出单元输出与显示质量有关的信息。
20.根据权利要求19所述的显示单元驱动方法，还包括接收通过响应初始化设置显示质量值的事实而产生的自动读取指令；响应于所述自动读取指令，指定从所述第一存储器和所述第二存储器读取与显示质量有关的信息。
全文摘要
一种显示单元的驱动电路，包括具有只读存储器和可写非易失性存储器的驱动电路。可写非易失性存储器存储用于指定与驱动电路相连的显示单元的显示质量的显示质量指定信息。只读存储器存储用于初始化可选显示板的显示质量的显示质量初始信息。通过优先使用存储在可写非易失性存储器中的信息，能够在正常状态下、以最佳显示质量驱动显示板。此外，即使不能从可写非易失性存储器中正确读取数据时，也能够通过使用只读存储器中的数据，以初始状态显示质量驱动显示板。
文档编号G02F1/133GK1783201SQ20051012850
公开日2006年6月7日 申请日期2005年11月28日 优先权日2004年11月29日
发明者伏见海和 申请人:恩益禧电子股份有限公司