专利名称：：可自动调整信号偏移的显示系统及相关驱动方法
技术领域：
：本发明相关于一种显示系统及相关驱动方法，尤指一种可自动调整信号偏移的液晶显示系统及相关驱动方法。
背景技术：
：液晶显示器(liquidcrystaldisplay)为一种外型轻薄的平面显示装置(flatpaneldisplay)，其具有低辐射、体积小及低耗能等优点，已逐渐取代传统的阴极射线管显示器(cathoderaytubedisplay)，因而被广泛地应用在笔记本型计算机(notebookcomputer)、个人数字助理(personaldigitalassistant，PDA)、平面电视，或移动电话等信息产品上。液晶显示器一般使用时序控制器(timingcontroller)来产生相关于显示图像的数据信号，以及驱动液晶显示面板所需的控制信号和时钟信号。液晶显示器的源极驱动器再依据数据信号、控制信号和时钟信号来执行逻辑运算，以产生液晶显示面板的驱动信号。时序控制器和源极驱动器一般会通过连接接口来传递信号，在目前市售的液晶面板之中，常见的连接接口包含晶体管-晶体管逻辑(transistor-transistorlogic，TTL)接口、低电压差动信号(lowvoltagedifferentialsignal，LVDS)接口、低摆幅差动信号(reducedswingdifferentialsignal，RSDS)，以及微低电压差动信号(minilowvoltagedifferentialsignal，mini-LVDS)接口等。无论使用何种接口来传递信号，数据信号、控制信号和时钟信号之间的设置时间(setuptime)和保持时间(holdtime)需有相对应的关系，使得源极驱动器的内部逻辑电路能正确地读取到数据以产生正确的驱动信号。随着平面显示器的大型化及消费者对分辨率的要求大幅提升，液晶显示面板的尺寸、源极驱动器的数目，以及信号传输媒介(如印刷电路板)的尺寸也随之增加，时序控制器和源极驱动器之间的信号传递路径也会变长。同时，液晶显示器上时序控制器至不同源极驱动器之间的电路布局(circuitlayout)有所不同，时序控制器和不同的源极驱动器之间的信号路径长度也会不同，且每一源极驱动器的触发频率(togglerate)、接地屏蔽(groundshielding)，和输出级的驱动能力亦有所差异。因此，不同源极驱动器接收到的各信号会遇到不同程度的信号延迟，如此会造成不同信号之间(例如数据信号和控制信号之间、数据信号和时钟信号之间，或是控制信号和时钟信号之间)的相位差偏离预定值，使得源极驱动器的内部逻辑电路无法正确地读取到数据，此种信号偏移(skew)的情形会大幅影响液晶显示器的显示质量。在高频应用时，信号偏移对显示质量的影响更为显著。请参考图1，图1为先前技术中液晶显示器10的功能方块图。液晶显示器10包含时序控制器12，多个源极驱动器，以及液晶显示面板16。为了简化说明，图1仅显示源极驱动器14，液晶显示器10中其它源极驱动器的连接方式和源极驱动器14相同，在此不另加赘述。时序控制器12产生外部数据信号EXTDATA和外部时钟信号EXTCLK，源极驱动器依据外部数据信号EXTDATA和外部时钟信号EXTCLK产生液晶显示面板16的驱动信号VDRIVE。液晶显示面板16则可依据驱动信号VDRIVE来显示图像。请参考图2，图2为先前技术的液晶显示器10运作时的信号图。图2说明了外部数据信号EXTDATA和外部时钟信号EXTCLK之间的相位关系，其中TSETUP为设置时间(setuptime)，其代表在数据信号EXTDATA电平改变后，直到外部时钟信号EXTCLK可正确取样数据信号EXTDATA的数据时所需等待的时间；THOLD为维持时间(holdtime)，其代表数据信号EXTDATA维持在外部时钟信号EXTCLK可正确取样数据时的时间长度。在先前技术的液晶显示器10中，设置时间TSETUP和维持时间THOLD为固定，时序控制器12在产生外部数据信号EXTDATA和外部时钟信号EXTCLK后，若因不同电路布局或其它因素，使得不同源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK遇到不同程度的信号延迟，则设置时间TSETUP和维持时间THOLD之间的关系也会偏离如图2所示的预定值。在先前技术的液晶显示器10中，时序控制器12所产生的外部数据信号EXTDATA和外部时钟信号EXTCLK之间的相位关为固定，设置时间TSETUP和维持时间THOLD也为固定值。当不同源极驱动器因为信号路径长度、触发频率、接地屏蔽，或输出级驱动能力的差异，使得接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK遇到不同程度的信号延迟时，先前技术的液晶显示器10无法调整信号偏移，如此会影响液晶显示器的显示质量。
发明内容本发明提供一种可自动调整信号偏移的显示系统，其包含显示面板，用来显示图像；时序控制电路，用来产生外部数据信号和外部时钟信号；自动调整电路，耦接于该时序控制电路，用来调整外部数据信号和外部时钟信号的相位以产生相对应的内部数据信号和内部时钟信号，使得内部时钟信号的信号触发边缘对应至内部数据信号中可正确取样数据的范围；以及驱动电路，耦接于该自动调整电路和该显示面板，用来依据接收到的内部数据信号和内部时钟信号来产生该显示面板的驱动电压。本发明提供一种可自动调整显示系统内信号偏移的驱动方法，其包含(a)接收外部数据信号和外部时钟信号；(b)调整外部时钟信号的相位以产生多组具不同相位的取样信号；(c)依据该多组取样信号对外部数据信号取样以产生多组相对应的数据取样信号；(d)依据该多组数据取样信号，在该多组取样信号中选取最佳取样信号；以及(e)输出该最佳取样信号以作为内部时钟信号。图1为先前技术中一液晶显示器的功能方块图。图2为先前技术的液晶显示器运作时的信号图。图3为本发明第一实施例中一液晶显示器的功能方块图。图4为本发明第二实施例中一液晶显示器的功能方块图。图5为本发明图3的液晶显示器中一自动调整电路的示意图。图6至图21说明了本发明可自动调整显示系统内信号偏移的驱动方法的波形图。图22为针对图6至图21所示的驱动方法所设计的真值表。12、32时序控制器14、34源极驱动器16、36液晶显示面板50自动调整电路52延迟电路54开关电路56解码器S1-Sn同步储存单元10、30、40液晶显示器具体实施例方式请参考图3和图4，图3为本发明第一实施例中一液晶显示器30的功能方块图，而图4为本发明第二实施例中一液晶显示器40的功能方块图。液晶显示器30和40各包含时序控制器32、多个源极驱动器、液晶显示面板36、以及自动调整电路50。为了简化说明，图3和图4各仅显示一源极驱动器34，液晶显示器30和40中其它源极驱动器的连接方式和源极驱动器34相同，在此不另加赘述。第一实施例和第二实施例不同之处在于在液晶显示器30中，自动调整电路50是和源极驱动器34分别为独立的两集成电路，而在液晶显示器40中，自动调整电路50系和源极驱动器34整合为同一集成电路。在液晶显示器30和40中，时序控制器32产生外部数据信号EXTDATA和外部时钟信号EXTCLK，并将外部数据信号EXTDATA和外部时钟信号EXTCLK传至自动调整电路50。外部数据信号EXTDATA和外部时钟信号EXTCLK的设置时间、保持时间和彼此之间的相位差异为默认值，在理想状况下，源极驱动器可依据外部数据信号EXTDATA和外部时钟信号EXTCLK正确地产生液晶显示面板的驱动信号。然而在实际运作时，液晶显示器的不同时序控制器会因为电路布局不同或其它因素，使得外部数据信号EXTDATA和外部时钟信号EXTCLK之间的相位差偏离预定值，当相位差过大时，可能会使源极驱动器34无法读取正确数据。因此，本发明的自动调整电路50依据外部数据信号EXTDATA和外部时钟信号EXTCLK之间的相位差异，产生相位修正后的内部数据信号INTDATA和最佳内部时钟信号INTCLK，使得最佳内部时钟信号INTCLK的信号触发边缘对应至内部数据信号INTDATA中可正确取样数据的范围，如此源极驱动器可依据内部数据信号INTDATA和最佳内部时钟信号INTCLK正确地产生液晶显示面板36的驱动信号VDRIVE。请参考图5，图5为本发明液晶显示器30中自动调整电路50的示意图。自动调整电路50包含延迟电路52、多个同步储存单元(synchronousstorageunit)S1-Sn、开关电路54、以及解码器56。延迟电路52耦接于时序控制器32并接收时序控制器32所产生的外部时钟信号EXTCLK，通过调整外部时钟信号EXTCLK的相位以产生多组相位不同的取样信号CLK_d1-CLK_dn，并将取样信号CLK_d1-CLK_dn输出至开关电路54，以及分别输出至同步储存单元S1-Sn。取样信号CLK_d1-CLK_dn和外部时钟信号EXTCLK之间的相位关系会在之后详述。同步储存单元S1-Sn耦接至时序控制器32和延迟电路52，可接收时序控制器32所产生的外部数据信号EXTDATA，以及分别接收延迟电路52所产生的取样信号CLK_d1-CLK_dn。同步储存单元S1-Sn分别在取样信号CLK_d1-CLK_dn的信号触发边缘对外部数据信号EXTDATA取样，并将读取到的数据取样信号D[1]-D[n]传至解码器56。取样信号CLK_d1-CLK_dn的信号触发边缘可为信号上升边缘(risingedge)或信号下降边缘(fallingedge)。由于取样信号CLK_d1-CLK_dn的相位不同，数据取样信号D[1]-D[n]的值也不同，因此解码器56可依据数据取样信号D[1]-D[n]的值，在取样信号CLK_d1-CLK_dn中判断出最佳取样信号。此最佳取样信号和外部数据信号EXTDATA之间的相位差最接近预定值，亦即依据此最佳取样信号可最准确地读取外部数据信号EXTDATA的数据。解码器56依据判断最佳取样信号的结果送出开关控制信号至开关电路54，开关电路54可依此输出取样信号CLK_d1-CLK_dn中的最佳取样信号以作为内部时钟信号INTCLK。图5所示的自动调整电路50中，延迟电路52可由多个反相器(inverter)来组成，通过让外部时钟信号EXTCLK通过不同数目的反相器来提供不同程度的信号延迟，以产生相位不同的取样信号CLK_d1-CLK_dn。同步储存单元S1-Sn可为D型触发器(D-typeflip-flop)或是寄存器(register)，可分别依据取样信号CLK_d1-CLK_dn锁存(latch)外部数据信号EXTDATA的值，以产生相对应的数据取样信号D[1]-D[n]。解码器56内存有真值表(truthtable)，可将接收到的数据取样信号D[1]-D[n]对应至内存的真值表，以在取样信号CLK_d1-CLK_dn中判断出最佳取样信号。请参考图6至图21，图6至图21的波形图说明了本发明可自动调整显示系统内信号偏移的驱动方法。在图6至图21所示的实施例中，延迟电路52依据外部时钟信号EXTCLK产生8组相位不同的取样信号CLK_d1-CLK_d8，取样信号CLK_d1-CLK_d8和外部时钟信号EXTCLK之间的相位差分别为1/16-16/16个信号周期。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第一相位关系(相位差为0)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图6所示。此时，在第一个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为[11111111]。在此实施例中，将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为0时，最佳取样信号为取样信号CLK_d4的信号上升边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第二相位关系(相位差为1/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图7所示。此时，在第一个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为1/16个信号周期时，最佳取样信号为取样信号CLK_d5的信号上升边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第三相位关系(相位差为2/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图8所示。此时，在第一个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为2/16个信号周期时，最佳取样信号为取样信号CLK_d6的信号上升边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第四相位关系(相位差为3/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图9所示。此时，在第一个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为3/16个信号周期时，最佳取样信号为取样信号CLK_d7的信号上升边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第五相位关系(相位差为4/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图10所示。此时，在第一个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为4/16个信号周期时，最佳取样信号为取样信号CLK_d8的信号上升边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第六相位关系(相位差为5/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图11所示。此时，在第一个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为5/16个信号周期时，最佳取样信号为取样信号CLK_d1的信号下降边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第七相位关系(相位差为6/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图12所示。此时，在第一个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为6/16个信号周期时，最佳取样信号为取样信号CLK_d2的信号下降边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第八相位关系(相位差为7/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图13所示。此时，在第一个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为7/16个信号周期时，最佳取样信号为取样信号CLK_d3的信号下降边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第九相位关系(相位差为8/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图14所示。此时，在第一个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为8/16个信号周期时，最佳取样信号为取样信号CLK_d4的信号下降边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第十相位关系(相位差为9/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图15所示。此时，在第二个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为[10000000]。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为9/16个信号周期时，最佳取样信号为取样信号CLK_d5的信号下降边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第十一相位关系(相位差为10/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图16所示。此时，在第二个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为[11000000]。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为10/16个信号周期时，最佳取样信号为取样信号CLK_d6的信号下降边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第十二相位关系(相位差为11/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图17所示。此时，在第二个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为[11100000]。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为11/16个信号周期时，最佳取样信号为取样信号CLK_d7的信号下降边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第十三相位关系(相位差为12/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图18所示。此时，在第二个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为[11110000]。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为12/16个信号周期时，最佳取样信号为取样信号CLK_d8的信号下降边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第十四相位关系(相位差为13/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图19所示。此时，在第二个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为[11111000]。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为13/16个信号周期时，最佳取样信号为取样信号CLK_d1的信号上升边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第十五相位关系(相位差为14/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图20所示。此时，在第二个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为[11111100]。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为14/16个信号周期时，最佳取样信号为取样信号CLK_d2的信号上升边缘。当本发明的液晶显示器30或40中一源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间具第十六相位关系(相位差为15/16个信号周期)时，在取样信号CLK_d1-CLK_d8的信号触发边缘时对外部时钟信号EXTCLK取样的结果如图21所示。此时，在第二个信号周期内的取样信号CLK_d1-CLK_d8的信号上升边缘时，对外部数据信号EXTDATA取样所得的数据取样信号D[1:8]为[11111110]。在此实施例中，同样将外部数据信号EXTDATA的数据维持时间的正中心定义为最佳取样点，因此，当源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间相位差为15/16个信号周期时，最佳取样信号为取样信号CLK_d3的信号上升边缘。本发明可自行定义最佳取样点(例如数据维持时间的正中心)，并依据定义的最佳取样点设计真值表，使得解码器56可依据此真值表判断出最佳取样信号，并产生相对应的开关控制信号。请参考图22，图22为针对本发明的驱动方法所设计的真值表。在图5至图20的实施例中，随着源极驱动器所接收到的外部数据信号EXTDATA和外部时钟信号EXTCLK之间的不同相位差，取样信号CLK_d1-CLK_d8可能得到16种不同结果，每一结果对应至依据定义的最佳取样点所判断出的最佳取样信号，解码器56可依据图21的真值表输出相对应的开关控制信号至开关电路54，将判断出的最佳取样信号作为内部时钟信号INTCLK。在本发明中，自动调整电路和源极驱动器可分别为独立的两集成电路或是整合为同一集成电路。本发明可应用在液晶显示器或是其它种类的显示系统。本发明通过调整时序控制器所产生的外部时钟信号的相位以产生多组相位不同的取样信号，并依据取样信号对外部数据信号取样，并将锁存到的数据取样信号对应至解码器内存的真值表，以判断出最佳取样信号。因此，即使不同源极驱动器因为信号路径长度、触发频率、接地屏蔽，或输出级驱动能力的差异，使得接收到的外部数据信号和外部时钟信号遇到不同程度的信号延迟，每一源极驱动器皆可通过其对应的延迟电路来分别自动调整本身的信号偏移，以正确地产生面板的驱动电压。以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。权利要求1.一种可自动调整信号偏移的显示系统，其包含显示面板，用来显示图像；时序控制电路，用来产生外部数据信号和外部时钟信号；自动调整电路，耦接于该时序控制电路，用来调整外部数据信号和外部时钟信号的相位以产生相对应的内部数据信号和内部时钟信号，使得内部时钟信号的信号触发边缘对应至内部数据信号中可正确取样数据的范围；以及驱动电路，耦接于该自动调整电路和该显示面板，用来依据接收到的内部数据信号和内部时钟信号来产生该显示面板的驱动电压。2.根据权利要求1所述的显示系统，其中该自动调整电路包含延迟电路，耦接于该时序控制电路，用来调整外部时钟信号的相位以产生多组具不同相位的取样信号。3.根据权利要求2所述的显示系统，其中该延迟电路包含多个反相器。4.根据权利要求2所述的显示系统，其中该自动调整电路还包含多个同步储存单元，耦接于该时序控制电路和该延迟电路，每一同步储存单元接收外部数据信号及相对应的取样信号，以及依据接收到的取样信号对外部数据信号取样以产生相对应的数据取样信号。5.根据权利要求4所述的显示系统，其中每一同步储存单元为D型触发器或寄存器。6.根据权利要求4所述的显示系统，其中该自动调整电路还包含解码器，耦接于该多个同步储存单元，用来接收每一同步储存单元所产生的数据取样信号，并依据接收到的数据取样信号产生开关控制信号。7.根据权利要求6所述的显示面板，其中该自动调整电路还包含开关电路，耦接于该延迟电路和该解码器，用来依据该解码器所产生的开关控制信号，输出该多组取样信号中一取样信号以作为内部时钟信号。8.根据权利要求1所述的显示系统，其中该自动调整电路是与该源极驱动电路整合为同一集成电路。9.根据权利要求1所述的显示系统，其中该自动调整电路与该源极驱动电路为两独立的集成电路。10.根据权利要求1所述的显示系统，其中该显示面板是液晶显示面板。11.根据权利要求1所述的显示系统，其中该驱动电路是液晶显示面板的源极驱动电路。12.一种可自动调整显示系统内信号偏移的驱动方法，其包含下列步骤(a)接收外部数据信号和外部时钟信号；(b)调整外部时钟信号的相位以产生多组具不同相位的取样信号；(c)依据该多组取样信号对外部数据信号取样以产生多组相对应的数据取样信号；(d)依据该多组数据取样信号，在该多组取样信号中选取最佳取样信号；以及(e)输出该最佳取样信号以作为内部时钟信号。13.根据权利要求12所述的方法，其中步骤(d)是在该多组取样信号中选取信号上升边缘对应至该外部数据信号的数据保持时间的中心点作为该最佳取样信号。14.根据权利要求12所述的方法，其中步骤(d)是在该多组取样信号中选取信号下降边缘对应至该外部数据信号的数据保持时间的中心点作为该最佳取样信号。15.根据权利要求12所述的方法，其还包含产生该外部数据信号和该外部时钟信号。全文摘要显示系统通过调整时序控制器所产生的外部时钟信号的相位以产生多组相位不同的取样信号，并依据取样信号对外部数据信号取样，并将锁存到的数据取样信号对应至解码器内存的真值表，以判断出最佳取样信号。显示系统的每一驱动器将本身判断出的最佳取样信号作为内部时钟信号，再依据内部时钟信号锁存数据以产生面板的驱动电压。文档编号G09G3/20GK101042843SQ200610068120公开日2007年9月26日申请日期2006年3月21日优先权日2006年3月21日发明者林哲立申请人:联詠科技股份有限公司