专利名称：差动放大器和数据驱动器及显示装置的制作方法
技术领域：
本发明涉及差动放大器和数据驱动器及采用了它的显示装置。
背景技术：
近来，显示装置随着以薄型、轻量、低功耗为特征的液晶显示装置(LCD)广泛普及，大量用于手机(移动电话、蜂窝电话)、PDA(个人数字助手)、笔记本电脑等移动设备的显示部。而最近，液晶显示装置的大画面化、动画对应的技术也在兴起，不仅是移动用途，非移动型的大画面显示装置、大画面液晶电视也可实现了。这些液晶显示装置利用了可高清晰显示的有源阵列驱动方式的液晶显示装置。
首先，参照图11，介绍有源阵列驱动方式的液晶显示装置的典型构成。另外，图11中由等效电路示意地表示与液晶显示部的1像素连接的主要构成。
一般而言，有源阵列驱动方式的液晶显示装置的显示部960包括由透明的像素电极964及薄膜晶体管(TFT)963按矩阵状配置而成的半导体基板(例如在彩色SXGA面板的场合为1280×3像素列×1024像素行)；在整面上形成了1个透明的电极967的对向基板；以及使这2张基板对向而在其间封入液晶的构造。液晶具有电容性，在像素电极964和电极967之间构成电容965。还有，常常具有用于辅助液晶的电容性的辅助电容966。
在上述液晶显示装置中，由扫描信号来控制具有开关功能的TFT963的接通·关断，在TFT963接通的时候，与视频数据信号对应的灰度等级信号电压被施加给像素电极964，由于各像素电极964和对向基板电极967之间的电位差，液晶的透过率就会变化，TFT963关断之后液晶电容965及辅助电容966会在一定期间保持该电位差，从而显示画像。
在半导体基板上，传送施加给各像素电极964的多个电平电压(灰度等级信号电压)的数据线962和传送扫描信号的扫描线961按格子状配线(在上述彩色SXGA面板的场合，数据线是1280×3条，扫描线是1024条)，扫描线961及数据线962由于在彼此的交叉部产生的电容、在对向基板电极之间夹持的液晶电容等而成为大的电容性负载。
另外，扫描信号由栅极驱动器970向扫描线961供给，还有，对各像素电极964的灰度等级信号电压的供给由数据驱动器980通过数据线962来进行。还有，栅极驱动器970及数据驱动器980由显示控制器(未图示)来控制，各自需要的时钟CLK、控制信号、电源电压等由显示控制器来供给，视频数据被供给到数据驱动器980。另外，现在的视频数据以数字化数据为主流。
1画面的量的数据的改写在1帧期间(1/60·秒)进行，由各扫描线按每1像素行(每线)依次选择，在选择期间内，由各数据线供给灰度等级信号电压。
栅极驱动器970至少供给2值的扫描信号即可，而数据驱动器980则必须以与灰度等级数相应的多值电平的灰度等级信号电压来驱动数据线。因此，数据驱动器980具备包含把视频数据变换为灰度等级信号电压的解码器和向数据线962放大输出该灰度等级信号电压的运算放大器的数字模拟变换电路(DAC)。
在手机终端、笔记本电脑、监视器、液晶TV等中，高画质化(多色化)不断发展。至少RGB各6比特视频数据(26万色)，甚至8比特视频数据(2680万色)以上的需求正在兴起。因此，输出与多比特视频数据对应的灰度等级信号电压的数据驱动器，与多灰度等级电压输出一起，要求与灰度等级对应的非常高精度的电压输出。
数据驱动器，通常为了防止液晶的退化，一般进行对液晶面板的对向基板电极的电压VCOM(参照图11)交替施加正和负的电压的交流驱动。为此而输出正极驱动和负极驱动的灰度等级电压信号。
图12(A)是表示常白的液晶上的施加电压和透过率的关系的图。图12(B)是表示驱动具有图12(A)的特性的液晶的液晶显示装置的灰度等级和数据驱动器的输出电压(液晶的施加电压)的关系的图。常白的液晶，随着对液晶的施加电压的增大，其透过率就会降低。正极驱动的数据驱动器的输出电压，例如，设为从与灰度等级255(8比特)对应的VCOM到与灰度等级0对应的高位侧电源电压VDD为止的范围，对于负极驱动，数据驱动器的输出电压设为从与灰度等级255对应VCOM到与灰度等级0对应的低位侧电源电压(负电源电压)VSS为止的范围。并且，数据驱动器在负极、正极的输出电压范围VSS～VDD中要求高精度的电压输出。
图13是表示具备正极驱动放大器和负极驱动放大器的差动放大电路的典型构成的图。参照图13，此差动放大电路具备切换输入端子Vin、正极驱动放大器910和负极驱动放大器920的输入的切换开关SW91；以及切换输出端子Vout、正极驱动放大器910和负极驱动放大器920的输出的切换开关SW92。
正极驱动放大器910具备源极共连，构成第1差动对的NMOS晶体管MN91、MN92；在NMOS晶体管MN91、MN92的共用源极和低位侧电源VSS间连接的恒流源I91；以及在NMOS晶体管MN91、MN92的漏极和高位侧电源VDD间连接，构成电流镜像的P沟道MOS晶体管(称为「PMOS晶体管」)MP93、MP94。构成第1差动对的N沟道MOS晶体管(称为「NMOS晶体管」)MN91、MN92的栅极(输入对)分别与输出侧的切换开关SW92和输入侧的切换开关SW91连接。
负极驱动放大器920具备源极共连，构成第2差动对的PMOS晶体管MP91、MP92；在PMOS晶体管MP91、MP92的共用源极和高位侧电源VDD间连接的恒流源I92；以及在PMOS晶体管MP91、MP92的漏极和低位侧电源VSS间连接，构成电流镜像的NMOS晶体管MN93、MN94。构成第2差动对的PMOS晶体管MP91、MP92的栅极(输入对)分别与输出侧的切换开关SW92和输入侧的切换开关SW91连接。
在对于对向基板电极(参照图11的967)的电压VCOM交替施加正和负的电压的交流驱动中，把正极驱动放大器910和负极驱动放大器920交替连接到输入端子Vin和输出端子Vout间，从而进行液晶显示面板的数据线的驱动。
然而，如图13所示的电路构成那样，在正极、负极的交流驱动中，以正极驱动放大器910和负极驱动放大器920分别驱动的话，由于晶体管的特性离散，正极输出和负极输出的同一灰度等级的振幅差的驱动器输出间偏差(将其称为「振幅差偏差」)就会变大，在面板面内亮度不匀等就会产生，画质就会降低。以下，先参照图9说明此问题点。
以正极、负极的交流驱动的1周来看的话，如果正极输出和负极输出的同一灰度等级的振幅差不变化，亮度就大致与期望值相同(参照图9(A))。即，如果正极输出和负极输出的同一灰度等级的振幅差的驱动器输出间偏差(振幅差偏差)小，同一灰度等级的亮度就在面板面内一样，成为高画质。
另一方面，振幅差偏差大的话，正极输出和负极输出的同一灰度等级的亮度在面板面内就会离散，因而画质就会下降。
在图9(B)、(C)中，对于正极、负极，偏置(输出偏置电压)的方向相同，以ΔV表示偏置的值的话，1周的平均亮度变得与期望值(图9(A))相同。即，在图9(B)的场合，对于正极，偏置ΔV是正值，正极输出和VCOM的电位差增加，因而亮度会上升，而对于负极，偏置ΔV是正值，负极输出和VCOM的电位差减少，因而亮度会降低，1周的平均亮度在正极和负极相抵而变得与期望值相同。在图9(C)的场合，对于正极，偏置ΔV是负值，亮度会降低，而对于负极，偏置ΔV是负值，亮度会上升，1周的平均亮度变得与期望值相同。
相比之下，在图9(D)、(E)中，对于正极、负极，偏置ΔV的方向彼此相反，1周的平均亮度与期望值相比，在(D)中，亮度会上升，在(E)中，亮度会降低，成为亮度不匀的主要原因。即，在图9(D)的场合，对于正极，偏置ΔV是正值，亮度会上升，对于负极，偏置ΔV是负值，亮度会上升，1周的平均亮度上升，在图9(E)的场合，对于正极，偏置ΔV是负值，亮度会降低，对于负极，偏置ΔV是正值，亮度会降低，1周的平均亮度就会降低。
并且，参照图13说明了的差动放大电路由正极、负极不同的放大器来驱动，因而由于正极驱动放大器和负极驱动放大器，偏置ΔV的方向就未必相同。就会包含图9中的(D)和(E)的状态。
图14是表示后述专利文献1所披露的典型的差动放大器的电路构成的图。参照图14，此差动放大器可以按输入段810、中间段820、最终段830分开考虑。
输入段810具备PMOS晶体管MP80、MP81、MP82和NMOS晶体管MN80、MN81、MN82。
中间段820具备PMOS晶体管MP83、MP84、MP85、MP86、MP87、MP88和NMOS晶体管MN83、MN84、MN85、MN86、MN87、MN88。
最终段830具备PMOS晶体管MP89和NMOS晶体管MN89。
放大器还在中间段820和最终段830之间具备相位补偿电容C81、C82。
PMOS晶体管MP81、MP82，源极共连，构成P沟道差动对。在此P沟道差动对和正电源VDD之间连接有PMOS晶体管MP80。PMOS晶体管MP80，源极与正电源VDD连接，其漏极与PMOS晶体管MP81、MP82的共连的源极连接，栅极与恒压源端子BP81连接。PMOS晶体管MP80做恒流源的工作。
NMOS晶体管MN81、MN82，源极共连，构成N沟道差动对。在N沟道差动对和负电源VSS之间连接有NMOS晶体管MN80。NMOS晶体管MN80，源极与负电源VSS连接，漏极与NMOS晶体管MN81、MN82的共连的源极连接，栅极与恒压源端子BN81连接。NMOS晶体管MN80做恒流源的工作。
PMOS晶体管MP81的栅极和NMOS晶体管MN81的栅极与输入端子INN连接。PMOS晶体管MP82的栅极和NMOS晶体管MN82的栅极与输入端子INP连接。
PMOS晶体管MP81的漏极与中间段820的NMOS晶体管MN83的漏极和NMOS晶体管MN85的源极的连接节点C连接。
PMOS晶体管MP82的漏极与NMOS晶体管MN84的漏极和NMOS晶体管MN86的源极的连接节点D连接。
NMOS晶体管MN81的漏极与PMOS晶体管MP83的漏极和PMOS晶体管MP85的源极的连接节点A连接。
NMOS晶体管MN82的漏极与PMOS晶体管MP84的漏极和PMOS晶体管MP86的源极的连接节点B连接。
PMOS晶体管MP83、MP84，源极们、栅极们彼此共连，共连的源极与正电源VDD连接。PMOS晶体管MP83、MP84的漏极分别与节点A、节点B连接。
PMOS晶体管MP85，源极与节点A连接，漏极与PMOS晶体管MP83、MP84的共连的栅极、PMOS晶体管MP87的源极、NMOS晶体管MN87的漏极连接。
PMOS晶体管MP86，源极与节点B连接，漏极与PMOS晶体管MP88的源极、NMOS晶体管MN88的漏极、PMOS晶体管MP89的栅极连接。
PMOS晶体管MP85、MP86的栅极共连，与恒压源端子BP82连接。
NMOS晶体管MN83、MN84，源极们、栅极们彼此共连，其共连的源极与负电源VSS连接。
NMOS晶体管MN83、MN84的漏极分别与节点C、节点D连接。
NMOS晶体管MN85，源极与节点C连接，漏极与NMOS晶体管MN83、MN84的共连的栅极、NMOS晶体管MN87的源极、PMOS晶体管MP87的漏极连接。NMOS晶体管MN86，源极与节点D连接，漏极与NMOS晶体管MN88的源极、PMOS晶体管MP88的漏极、NMOS晶体管MN89的栅极连接。NMOS晶体管MN85、MN86的栅极共连，与恒压源端子BN82连接。
PMOS晶体管MP87，栅极与恒压源端子BP83连接，源极与PMOS晶体管MP85的漏极连接，漏极与NMOS晶体管MN85的漏极连接。
NMOS晶体管MN87，栅极与恒压源端子BN83连接，源极与NMOS晶体管MN85的漏极连接，漏极与PMOS晶体管MP85的漏极连接。
PMOS晶体管MP87和NMOS晶体管MN87做浮游恒流源的工作。
PMOS晶体管MP88，栅极与恒压源端子BP84连接，源极与PMOS晶体管MP86的漏极连接，漏极与NMOS晶体管MN86的漏极连接。
NMOS晶体管MN88，栅极与恒压源端子BN84连接，源极与NMOS晶体管MN86的漏极连接，漏极与PMOS晶体管MP86的漏极连接。
PMOS晶体管MP88和NMOS晶体管MN88做浮游恒流源的工作。
PMOS晶体管MP89是源极与正电源VDD连接，栅极与PMOS晶体管MP88的源极连接，漏极与输出端子OUT连接的输出晶体管。
NMOS晶体管MN89是源极与负电源VSS连接，栅极与NMOS晶体管MN88的源极连接，漏极与输出端子OUT连接的输出晶体管。
相位补偿电容C81，一端与节点B连接，另一端与输出端子OUT连接。相位补偿电容C82，一端与节点D连接，另一端与输出端子OUT连接。
图14所示的差动放大器是所谓Rail-to-Rail放大器(满标度放大器)。输入段810，为了实现Rail-to-Rail，成为使PMOS晶体管的差动对和NMOS晶体管的差动对抱合起来的差动段构成。因此，需要耦合PMOS晶体管的差动对的输出和NMOS晶体管的差动对的输出。
为此，在所谓折叠渥尔曼(フオ一ルデツド·カスコ一ド)连接的节点A、B、C、D分别连接了差动段输出。通过这样连接，对PMOS晶体管的差动对和NMOS晶体管的差动对的输出进行电流耦合。
根据这样的构成，在PMOS晶体管的差动对不动作的输入信号的电压范围，NMOS晶体管的差动对动作。
反之，在NMOS晶体管的差动对不动作的输入信号的电压范围，PMOS晶体管的差动对动作。结果就可得到在全电源电压的输入范围动作的输入段。
专利文献1特开平6-326529号公报(第1图)专利文献2特开2001-34234号公报(第5图)专利文献3特开2002-43944号公报(第2图，第3图)专利文献4特开2005-130332号公报(第1图，第26图)发明内容发明打算解决的课题然而，参照图13、图14说明了的现有差动放大电路存在以下问题点。以下，基于本发明者等的分析结果进行说明。
图10(A)是用于说明把图13的电路作为输出缓冲器来使用的数据驱动器的振幅差偏差(正极输出和负极输出的同一灰度等级的振幅差的驱动器输出间偏差)的图。在各输出缓冲器中，由分立放大器(图13)来驱动正极、负极的话，由于晶体管的特性离散，驱动器各输出就会取图9(B)到(E)的任意的状态。
从而，振幅差偏差跨全灰度等级就会变大。这意味着在面板面内(数据线间)(以同一灰度等级显示)会产生亮度离散。
图10(B)是用于说明把图14电路作为输出缓冲器来使用的数据驱动器的振幅差偏差的图。在各输出缓冲器中，由轨至轨放大器来驱动正极、负极的话，即使晶体管的特性离散存在，由于P沟道、N沟道差动对在一同动作的灰度等级区域互相作用，因而只能取正极和负极的偏置的方向统一的图9(B)、(C)的状态。
因此，在0灰度等级附近以外，振幅差偏差小，成为高画质。
然而，在0灰度等级附近，例如在输入信号电压为VDD附近的场合，PMOS差动对(MP81、MP82)关断，另一方面，在输入信号电压为VSS附近的场合，NMOS差动对(MN81、MN82)关断。因此，不产生PMOS差动对和NMOS差动对的互相作用，而取图9(B)到(E)的任意的状态，在0灰度等级附近振幅差偏差大(参照图10(B))。因此，在图14的电路中，对于0灰度等级附近的显示，在面板面内还是会产生亮度离散。
以上说明了在驱动常白液晶的场合，而在驱动常黑液晶的场合也存在相同课题。即，对于常黑液晶，与图12(A)、(B)所示的常白液晶的特性相反，随着对液晶的施加电压的增大，其透过率就会上升。还有，常黑液晶驱动用的驱动器在最大灰度等级(255灰度等级)附近成为电源电压VDD、VSS附近的电压输出，此时的振幅差偏差就会增加。因此，不论常白液晶、常黑液晶哪种场合，都期盼在包含电源电压附近的全灰度等级区域减小振幅差偏差的差动放大电路的实现。
用于解决课题的方案本申请所披露的发明，为了解决上述课题，大致构成如下。
本发明的1个方面(侧面)所涉及的差动放大电路，具备在输入对上分别接受输入信号及来自输出端子的反馈信号的第1导电型的第1差动对；在输入对上分别接受至少1个参照信号的第2导电型的第2差动对；分别与上述第1及第2差动对的输出对连接的第1及第2负载电路；在上述第1及第2负载电路之间连接，耦合上述第1及第2差动对的输出的联络段；以及与上述第1及第2差动对的输出对应而放大输出上述输出信号的放大段。上述参照信号只要能把上述第2差动对晶体管设定为接通状态，可以设为任意的电压。
在本发明中也可以构成为，具备相对于上述第1差动对而言输出对们共连的第1导电型的第3差动对、相对于上述第2差动对而言输出对们共连的第2导电型的第4差动对，在上述第3差动对的输入对上分别供给别的输入信号，在上述第4差动对的输入对上分别供给与上述参照信号有区别的参照信号。在本发明中，上述别的参照信号设为使上述第4差动对晶体管成为接通状态的电压，也可以是与上述参照信号相同的电压。
本发明的又一方面(侧面)所涉及的差动放大电路，具备第1导电型的第1差动对；第2导电型的第2差动对；分别与上述第1及第2差动对的输出对连接的第1及第2负载电路；在上述第1及第2负载电路间连接，耦合上述第1及第2差动对的输出的联络段；与上述第1及第2差动对的输出对应而由输出端子放大输出输出信号的放大段；以及切换控制供给到上述第1及第2差动对的输入对的信号的输入控制电路。
在本发明中，上述输入控制电路切换控制在上述第1差动对的输入对上分别连接输入端子及上述输出端子，在上述第2差动对的输入对上分别供给第1参照信号的第1连接状态和在上述第2差动对的输入对上分别连接上述输入端子和输出端子，在上述第1差动对的输入对上分别供给第2参照信号的第2连接状态。
本发明的又一方面(侧面)所涉及的差动放大电路，具备第1至第3输入端子；输出端子；第1导电型的第1差动对；第2导电型的第2差动对；相对于上述第1差动对，输出对们共连的第1导电型的第3差动对；相对于上述第2差动对，输出对们共连的第2导电型的第4差动对；与上述第1及第3差动对的输出对共连的第1负载电路；与上述第2及第4差动对的输出对共连的第2负载电路；在上述第1及第2负载电路间连接的联络段；与上述第1及第3差动对的输出和上述第2及第4差动对的输出对应而由上述输出端子放大输出输出信号的放大段；以及切换控制供给到上述第1及第3差动对的输入对和上述第2及第4差动对的输入对的信号的输入控制电路。在本发明中，上述输入控制电路切换控制在上述第1差动对的输入对上分别连接上述第1输入端子及上述输出端子，而且，在上述第3差动对的输入对上分别连接上述第2及第3输入端子，而且，在上述第2及第4差动对的输入对上分别供给第1及第2参照信号的第1连接状态和在上述第2差动对的输入对上分别连接上述第1输入端子和上述输出端子，而且，在上述第4差动对的输入对上分别连接上述第2及第3输入端子，而且，在上述第1及第3差动对的输入对上分别供给第3及第4参照信号的第2连接状态。在本发明中，上述第1及第2参照信号设为分别使上述第2及第4差动对晶体管成为接通状态的电压，也可以设为同一电压。上述第3及第4参照信号设为使上述第1及第3差动对晶体管成为接通状态的电压，也可以设为同一电压。
本发明所涉及的差动放大电路，包含导电型(极性)互不相同的第1及第2差动对，上述第1及第2差动对的输出由联络段耦合，把落入能取高位侧和低位侧的电源电压的输入电压范围的输入信号作为第1输入来接受，输出与上述输入信号对应的输出信号，并且上述输出信号作为第2输入被反馈输入，其中，上述第1及第2差动对中的一方差动对的输入对上被供给上述输入信号和上述输出信号作为上述第1及第2输入，而且，上述第1及第2差动对中的另一方差动对的输入对上分别被供给把上述另一方差动对晶体管设定为接通状态的偏压电压。
本发明的又一方面(侧面)所涉及的数据驱动器，具备生成多个灰度等级电压的灰度等级电压生成电路；基于被输入的视频信号而选择来自上述灰度等级电压生成电路的灰度等级电压的解码器电路；以及接受上述解码器电路的输出，驱动数据线的缓冲器电路，上述缓冲器电路由上述本发明的差动放大电路构成。
在本发明中，设为跨全输出灰度等级范围而一样地自由降低正极输出和负极输出的同一灰度等级的振幅差的数据驱动器输出间的偏差(振幅差偏差)。
本发明所涉及的显示装置具备上述数据驱动器。
发明效果根据本发明，即使是电源电压附近的驱动也能使正极、负极驱动用的差动对成为接通状态，因而耦合所涉及的互相作用得以保持，能减小振幅差偏差。
根据本发明的数据驱动器或本发明的显示装置，能通过减小振幅差偏差来抑制面板面内亮度不匀等的产生，提高画质。
图1是表示本发明的第1实施例的构成的图。
图2是表示本发明的第2实施例的构成的图。
图3是表示本发明的第3实施例的构成的图。
图4是表示本发明的第3实施例中的输入控制电路的开关控制的例子的图。
图5是表示本发明的第4实施例的构成的图。
图6是表示本发明的第5实施例的构成的图。
图7是表示本发明的第5实施例中的输入控制电路的开关控制的例子的图。
图8是表示本发明的第6实施例的数据驱动器的构成的图。
图9(A)到(E)是用于说明正极和负极的输出值的期望值和偏置的组合的示意图。
图10(A)是用于说明图13的电路的振幅差偏差的图，(B)是用于说明图14的电路的振幅差偏差的图。
图11是表示液晶显示装置的构成的图。
图12(A)是例示常白的液晶施加电压和透过率的关系的图。(B)是例示灰度等级和驱动器输出的关系的图。
图13是表示现有典型的Rail-to-Rail差动放大电路的构成的图。
图14是表示专利文献1中记载的差动放大电路的构成的图。
标号说明10 联络段20、30 输入控制电路510 灰度等级电压产生电路520 解码器电路530 缓冲器电路960 显示部961 扫描线962 数据线963 薄膜晶体管(TFT)964 像素电极965 电容966 辅助电容967 对向基板电极970 栅极驱动器
980 数据驱动器I1、I2、I3、I4、I5 电流源BN1、BN2、BP1、BP2 偏压电压MN1～MN8 NMOS晶体管MP1～MP8 PMOS晶体管SW1～SW8、SW11～SW18、SW21～SW28 开关Vin、Vin1、Vin2、Vin3 输入信号Vout 输出信号Vref1、Vref2、Vref11、Vref12、Vref21、Vref22 参照信号(偏压电压)具体实施方式
为更加详细述说上述本发明，以下参照附图来说明。本发明所涉及的差动放大电路，参照图1，设为包含极性(导电型)互不相同的第1及第2差动对(MN1、MN2)、(MP1、MP2)，在非反相输入上接受落入能取高位侧和低位侧的电源电压(VDD、VSS)的电压范围而包含的输入信号(Vin)，输出与该输入信号(Vin)对应的输出信号(Vout)，并且输出信号(Vout)被反馈输入到反相输入上的构成，第1及第2差动对(MN1、MN2)、(MP1、MP2)中的一方差动对的输入对上被供给输入信号(Vin)和输出信号(Vout)，而且，第1及第2差动对中的另一方差动对的输入对上分别被供给把该另一方差动对设定为接通状态的偏压电压(Vref11、Vref12)。偏压电压(Vref11、Vref12)可以设为彼此相等的电压(Vref1)。
在本发明中，与第1、第2差动对的输出对连接的第1、第2负载电路具备例如由以渥尔曼(カスコ一ド)电流镜像电路来构成，在第1、第2负载电路间进行耦合的电流源等组成的联络段。在本发明中，也可以是具备对以下状态进行切换控制的电路(图3的20)的构成第1及第2差动对(MN1、MN2)、(MP1、MP2)中的一方差动对的输入对上被供给输入信号(Vin)和输出信号(Vout)，而且，第1及第2差动对中的另一方差动对的输入对上分别被供给把该另一方差动对设定为接通状态的偏压电压(Vref1)的状态；上述一方差动对的输入对上被供给把上述一方差动对设定为接通状态的偏压电压(Vref2)，上述另一方差动对上分别被供给输入信号(Vin)和输出信号(Vout)。输入信号的电压处于高位侧电源电压(VDD)、低位侧电源电压(VSS)中任意一个附近的时候，正极、负极驱动用的第1、第2差动对也能成为接通状态。因此，通过差动对间的互相作用，第1、第2差动对所涉及的正极、负极的偏置就会在同一方向，就能在全灰度等级范围减小振幅差偏差。把这样的本发明的差动放大电路作为驱动显示面板的数据线的数据驱动器的缓冲器电路来具备，就能抑制在面板面内亮度不匀等的产生，提高画质。以下，就实施例详细进行说明。
实施例图1是表示本发明的第1实施例的构成的图。参照图1，本实施例是在图14所示的差动放大电路(Rail-To-Rail差动放大电路)中的NMOS差动对的输入对上分别连接输入端子Vin、输出端子Vout，在PMOS差动对的输入对上分别供给基准电压Vref11、Vref12的构成。基准电压Vref11、Vref12是输出电压Vout相对于输入电压Vin成为稳定状态的电压，只要是使差动对(MP1、MP2)成为接通状态的电平的电压，可以设为包含同一电压的任意的电压(例如也可以是低位侧电源电压VSS)。
详细而言，参照图1，在本实施例中，输入差动段具备源极共连，构成第1差动对的NMOS晶体管MN1、MN2；在NMOS晶体管MN1、MN2的共用源极和低位侧电源VSS之间连接的第1恒流源I1；源极共连，构成第2差动对的PMOS晶体管MP1、MP2；以及在PMOS晶体管MP1、MP2的共用源极和高位侧电源VDD之间连接的第2恒流源I2。构成第1差动对的NMOS晶体管MN1、MN2的栅极(输入对)与输入端子Vin、输出端子Vout连接。构成第2差动对的PMOS晶体管MP1、MP2的栅极(输入对)与基准电压Vref11、Vref12连接。
第1差动对(MN1、MN2)的负载电路具有第1渥尔曼电流镜像电路。第1渥尔曼电流镜像电路具备源极与高位侧电源VDD连接的PMOS晶体管MP3；源极与高位侧电源VDD连接，栅极与PMOS晶体管MP3的栅极连接的PMOS晶体管MP4；源极与PMOS晶体管MP3的漏极连接的PMOS晶体管MP5；以及源极与PMOS晶体管MP4的漏极连接，栅极与PMOS晶体管MP5的栅极连接的PMOS晶体管MP6。PMOS晶体管MP5的漏极与PMOS晶体管MP3及MP4的共用栅极连接。PMOS晶体管MP5、MP6的漏极构成第1渥尔曼电流镜像电路的输入端、输出端。PMOS晶体管MP5、MP6的共用栅极与偏压端子BN1连接。
构成第1差动对的一方晶体管MN1的漏极与晶体管MP4的源极和晶体管MP6的漏极的连接点连接，构成第1差动对的另一方晶体管MN2的漏极与晶体管MP3的源极和晶体管MP5的漏极的连接点连接。
构成第2差动对(MP1、MP2)的负载电路的第2渥尔曼电流镜像电路具备源极与低位侧电源VSS连接，漏极连接的NMOS晶体管MN3；源极与低位侧电源VSS连接，与NMOS晶体管MN3的栅极连接的NMOS晶体管MN4；源极与NMOS晶体管MN3的漏极连接的NMOS晶体管MN5；以及源极与NMOS晶体管MN4的漏极连接，栅极与NMOS晶体管MN5的栅极连接的NMOS晶体管MN6。
NMOS晶体管MN5的漏极与PMOS晶体管MN3、MN4的共用栅极连接。NMOS晶体管MN5、MN6的漏极构成第2渥尔曼电流镜像电路的输入端、输出端。还有，NMOS晶体管MN5、MN6的共用栅极与偏压端子BN1连接。
构成第2差动对的一方晶体管MP1的漏极与晶体管MN4的源极和晶体管MN6的漏极的连接点连接，构成第2差动对的另一方晶体管MP2的漏极与晶体管MN3的源极和晶体管MN5的漏极的连接点连接。
在第1、第2渥尔曼电流镜像电路之间设置了联络段10。联络段10具备在PMOS晶体管MP5的漏极和NMOS晶体管MN5的漏极之间连接的电流源I3；以及在PMOS晶体管MP6的漏极和NMOS晶体管MN6的漏极之间并联连接的晶体管MP7及晶体管MN7。PMOS晶体管MP7的栅极上被供给偏压电压BP2，NMOS晶体管MN7的栅极上被供给偏压电压BN2。
输出放大段具备源极与电源VDD连接，漏极与输出端子Vout连接，栅极与PMOS晶体管MP6的漏极连接的PMOS晶体管MP8(充电驱动用的晶体管)；以及源极与电源VSS连接，漏极与输出端子Vout连接，栅极与NMOS晶体管MN6的漏极连接的NMOS晶体管MN8(放电驱动用的晶体管)。
根据本实施例，即使加在输入端子Vin上的信号电压为高位侧电源VDD附近的场合，第2差动对(MP1、MP2)也会由Vref11、Vref12给出偏压，不会关断。
如上述现有技术(参照图14)那样，对于在第2差动对(MP81、MP82)的非反相输入端子上接受输入信号Vin的构成，在该输入信号Vin的信号电压为电源VDD附近，PMOS晶体管MP81关断，输出信号Vout被反馈到反相输入端子的场合，PMOS晶体管MP82也会关断。在此场合，在电源电压VDD附近的振幅差偏差就会增大(参照图10(B))。
相比之下，根据本实施例，在加在输入端子Vin上的信号电压为高位侧电源VDD附近的场合，第2差动对(MP1、MP2)不关断，在第1、第2差动对间的互相作用就会产生。因此，能防止在电源电压VDD附近的偏置的增大。
在本实施例中，第2差动对(MP1、MP2)的栅极上分别被供给2个偏压电压Vref11、Vref12，也可以分别供给同一电压。通常，在构成差动对的晶体管对的尺寸W/L(沟道宽度/沟道长度)比相同的场合，在差动对的各个栅极上接受同一电压。可是，在加上给定的补正值的场合、在构成差动对的晶体管对的尺寸W/L比不同的场合，也可以向差动对的栅极分别供给互不相同的电压。
本实施例可适用于由联络段10来耦合极性(导电型)互不相同的2个差动对的输出的任意的放大器。作为极性(导电型)互不相同的差动对们在跨也包含电源附近在内的全动作范围产生互相作用的构成，是本发明的重要特征之一。
在上述第1实施例中说明了向负极驱动侧的第2差动对(MP1、MP2)的栅极供给使第2差动对接通的电平的基准电压Vref11、Vref12的构成，当然，也可以是向正极驱动侧的第1差动对(MN1、MN2)的栅极供给使第1差动对接通的电平的基准电压的构成，还有，也可以进行这些输入的切换。以下，作为第2、第3实施例来说明。
其次，说明本发明的第2实施例。图2是表示本发明的第2实施例的构成的图。参照图2，在本实施例中，分别在输入端子Vin、输出端子Vout上连接PMOS差动对MP1、MP2的栅极，分别向MOS晶体管MN1、MN2的栅极供给Vref21、Vref22，与图1所示的实施例相反，即使是输入端子Vin的信号电压为电源VSS附近的驱动，第1差动对(MN1、MN2)也不关断，能防止偏置的增大。
它具备源极共连，构成第1差动对的NMOS晶体管MN1、MN2；在构成第1差动对的NMOS晶体管MN1、MN2的共用源极和低位侧电源VSS之间连接的第1恒流源I1；源极共连，构成第2差动对的PMOS晶体管MP1、MP2；以及在第2差动对的PMOS晶体管MP1、MP2的共用源极和高位侧电源VDD之间连接的第2恒流源I2。构成第1差动对的NMOS晶体管MN1、MN2的栅极分别与Vref21、Vref22连接。构成第2差动对的PMOS晶体管MP1、MP2的栅极分别与输入端子Vin、输出端子Vout连接。Vref21、Vref22设为输出电压Vout相对于输入电压Vin成为稳定状态的电压，只要是使第1差动对(MN1、MN2)成为接通状态的电平的电压，可以设为包含同一电压的任意的电压(例如也可以是高位侧电源电压VDD)。还有，Vref21、Vref22，只要在上述电压范围，也可以与图1的Vref11、Vref12共用电压值。
渥尔曼电流镜像电路(MP3、MP4、MP5、MP6)、渥尔曼电流镜像电路(MN3、MN4、MN5、MN6)、联络段10、放大段(MP8、MN8)的构成与上述第1实施例相同。
其次，说明本发明的第3实施例。图3是表示本发明的第3实施例的构成的图。另外，在图3中表示供给到构成差动对的晶体管对的各个栅极上的偏压电压相同的场合。参照图3，本实施例具备输入控制电路(也称为「输入切换电路」)20，可自由切换图1的连接构成和图2的连接构成。更详细而言，输入控制电路20具备为把构成第1差动对的NMOS晶体管MN1的栅极与输入端子Vin或电压Vref2(Vref21)连接起来而进行切换的开关SW1、SW2，具备为把构成第1差动对的NMOS晶体管MN2的栅极与输出端子Vout或电压Vref2(Vref22)连接起来而进行切换的开关SW3、SW4。
它具备为把构成第2差动对的NMOS晶体管MP1的栅极与电压Vref1(Vref11)或输入端子Vin连接起来而进行切换的开关SW5、SW6，具备为把构成第2差动对的NMOS晶体管MP2的栅极与电压Vref1(Vref12)或输出端子Vout连接起来而进行切换的开关SW7、SW8。
渥尔曼电流镜像电路(MP3、MP4、MP5、MP6)、渥尔曼电流镜像电路(MN3、MN4、MN5、MN6)、联络段10、放大段(MP8、MN8)的构成与上述第1实施例相同，因而省略说明。
图4是说明图3的开关SW1～S8的接通·关断控制的图。正极驱动时，开关SW1、SW3、SW5、SW7接通，开关SW2、SW4、SW6、SW8关断，第1差动对(MN1、MN2)的栅极分别与输入端子Vin、输出端子Vout连接，第2差动对(MP1、MP2)的栅极上被供给基准电压Vref1，成为图1的连接构成。负极驱动时，开关SW2、SW4、SW6、SW8接通，开关SW1、SW3、SW5、SW7关断，第2差动对(MP1、MP2)的栅极分别与输入端子Vin、输出端子Vout连接，第1差动对(MN1、MN2)的栅极上被供给基准电压Vref2，成为图2的连接构成。
根据这种构成，图3的差动放大电路，在输入信号Vin为高位侧电源电压(VDD)、低位侧电源电压(VSS)中的任意一个附近的时候，第1、第2差动对都能成为接通状态，通过差动对间的互相作用，就能统一正极驱动和负极驱动的偏置的方向。并且，在正极驱动和负极驱动的切换中，也有各自的偏置的大小产生一些差的场合，不过，总的说来能在全灰度等级范围减小振幅差偏差。
其次，说明本发明的第4实施例。图5是表示本发明的第4实施例的构成的图。本实施例具备多个同极性的差动对。另外，具备多个差动对的差动放大器有各种提案。专利文献2(特开2001-34234号公报(第5图))、专利文献3(特开2002-43944号公报(第2图，第3图))中披露了多个差动对的反相输入端全部与输出端子反馈连接的构成。专利文献4(特开2005-130332号公报(第1图，第26图))中披露了多个差动对的反相输入端有1个反馈连接，其余差动对的反相输入端上也被供给给定的输入信号的构成等。图5表示在图1的差动放大电路中追加差动对，扩展为具备2个共用负载电路的同极性(同一导电型)的差动对的差动放大电路。它表示向构成差动对的晶体管对的各自的栅极供给同一电压作为偏压电压的构成。还有，具备3个以上同极性(同一导电型)的差动对的差动放大电路只要进行与图5相同的扩展即可。
渥尔曼电流镜像电路(MP3、MP4、MP5、MP6)、渥尔曼电流镜像电路(MN3、MN4、MN5、MN6)、联络段10、放大段(MP8、MN8)的构成与上述第1实施例相同，因而省略说明。
本实施例的差动放大电路，具备共用负载电路的2个NMOS差动对(MN1、MN2)、(MN11，MN12)作为输入差动段，各差动对的输入对上分别被供给(Vin1、Vout)、(Vin2、Vin3)。还具备共用负载电路，栅极上分别被供给基准电压Vref31、Vref32、的2个PMOS差动对(MP1、MP2)、(MP11、MP12)。
更详细而言，它具备源极共连而与电流源I1连接，构成第1NMOS差动对的NMOS晶体管MN1、MN2；以及源极共连而与电流源I4连接，构成第2NMOS差动对的NMOS晶体管MN11、MN12。
NMOS晶体管MN1和MN2的栅极分别与输入端子Vin1和输出端子Vout连接。NMOS晶体管MN11和MN12的栅极分别与输入端子Vin2和Vin3连接。NMOS晶体管MN1和NMOS晶体管MN11的漏极共连而与PMOS晶体管MP4的漏极和PMOS晶体管MP6的源极的连接点连接。NMOS晶体管MN2和NMOS晶体管MN12的漏极共连而与PMOS晶体管MP3的漏极和PMOS晶体管MP5的源极的连接点连接。
它具备源极共连而与电流源I2连接，栅极上被供给Vref31，构成第1PMOS差动对的PMOS晶体管MP1、MP2；以及源极共连而与电流源I3连接，栅极上被供给Vref32，构成第2PMOS差动对的PMOS晶体管MP11、MP12。偏压电压Vref31及Vref32也可以设为同一电压。
PMOS晶体管MP1和PMOS晶体管MP11的各漏极共连而与NMOS晶体管MN4的漏极和NMOS晶体管MN6的源极的连接点连接。PMOS晶体管MP2和PMOS晶体管MP12的各漏极共连而与NMOS晶体管MN3的漏极和NMOS晶体管MN5的源极的连接点连接。
输出端子电压Vout成为(Vin1+Vin2-Vin3)。设Vin1＝Vin2的话，如专利文献4中记载的那样，Vout成为对Vin1和Vin3进行外分的电压(2Vin1-Vin3)，设Vin3＝Vout的话，如专利文献2中记载的那样，Vout成为对Vin1和Vin2进行内分的电压{(Vin1+Vin2)/2}。
也可以像在图1的构成中追加差动对，成为图5的构成的场合一样，成为在图2的构成中追加差动对的构成。在此场合，成为在图5中分别在差动对(MP1、MP2)的栅极上连接输入端子Vin1、输出端子Vout，分别在差动对(MP11、MP12)的栅极上连接Vin2、Vin3，向差动对(MN1、MN2)及差动对(MN11，MN12)的各自的栅极供给给定的偏压电压的构成。输出端子电压Vout成为(Vin1+Vin2-Vin3)。
其次，说明本发明的第5实施例。图6是表示本发明的第5实施例的构成的图。在图6中表示为了方便而把分别供给到同一极性的2个差动对的输入对上的偏压电压设为同一电压的场合。参照图6，本实施例在图5的构成中具备输入控制电路(也称为「输入切换电路」)30。
参照图6，输入控制电路30具备分别在NMOS晶体管MN1的栅极和Vin1、Vref2之间连接的开关SW11、开关SW12；分别在NMOS晶体管MN2的栅极和Vout、Vref2之间连接的开关SW13、开关SW14；分别在NMOS晶体管MN11的栅极和Vin2、Vref2之间连接的开关SW15、开关SW16；分别在NMOS晶体管MN12的栅极和Vin3、Vref2之间连接的开关SW17、开关SW18；分别在PMOS晶体管MP1的栅极和Vref1、Vin1之间连接的开关SW21、开关SW22；
分别在PMOS晶体管MP2的栅极和Vref1、Vout之间连接的开关SW23、开关SW24；分别在PMOS晶体管MP11的栅极和Vref1、Vin2之间连接的开关SW25、开关SW26；以及分别在NMOS晶体管MN12栅极和Vref1、Vin3之间连接的开关SW27、开关SW28。
图7是表示图6的输入控制电路30的开关的接通·关断控制的图。正极驱动时，开关SW11、SW13、SW15、SW17、开关SW21、SW23、SW25、SW27接通，开关SW12、SW14、SW16、SW18、开关SW22、SW24、SW26、SW28关断，NMOS晶体管MN1、MN2的栅极分别与Vin1、输出端子Vout连接，NMOS晶体管MN11、MN12的栅极分别与Vin2、Vin3连接。PMOS晶体管MP1、MP2、MP11、MP12的栅极在Vref1(Vref31＝Vref32)上共连。
负极驱动时，开关SW12、SW14、SW16、SW18、开关SW22、SW24、SW26、SW28接通，开关SW11、SW13、SW15、SW17、开关SW21、SW23、SW25、SW27关断，差动对MN1、MN2、差动对MN11、MN12的栅极上被供给Vref2，PMOS晶体管MP1、MP2的栅极分别与Vin1、输出端子Vout连接。PMOS晶体管MP11、MP12的栅极分别与Vin2、Vin3连接。根据这种构成，图6的差动放大电路，在从高位侧电源电压(VDD)到低位侧电源电压(VSS)为止的动作范围，NMOS差动对和PMOS差动对一同成为接通状态，通过极性(导电型)不同的差动对间的互相作用，总的说来能在全灰度等级范围减小振幅差偏差。
图8是表示本发明的第6实施例的数据驱动器的构成的图。参照图8，此数据驱动器具备灰度等级电压产生电路510、多个解码器(选择电路)520和多个缓冲器电路(驱动器电路)530。灰度等级电压产生电路510由连接在电压VA和VB间的电阻串构成，从电阻串的各分接抽头输出驱动器输出所需的灰度等级电压。解码器520输入从灰度等级电压产生电路510输出的灰度等级电压及视频数字信号，选择与视频数字信号对应的灰度等级电压，向缓冲器电路530的输入端子Vin(包含输入端子Vin1、Vin2、Vin3)输出。缓冲器电路530由参照图1至图7说明了的上述实施例的差动放大电路(电压跟随器构成)构成，根据被输入的控制信号进行被供给到差动对的输入对的电压信号的切换。各缓冲器电路530输出与显示部的数据线连接。解码器520和缓冲器电路530按每数据线来设置，灰度等级电压产生电路510由多个解码器520共用。还有，输入由数据寄存器、锁存器、电平移位器等(都未图示)处理了的数字信号作为输入到解码器520的视频数字信号。基准电压(Vref1、Vref2)共同输入到各缓冲器电路530。
在本实施例中，供给到缓冲器电路530的控制信号，如图4及图7那样，控制图3及图6的输入控制电路20或30的各开关。通过进行这种切换控制，就能在全灰度等级范围一样地降低作为数据驱动器输出间的偏差的振幅差偏差。因此，能对于在面板面内抑制亮度不匀等的产生、画质的提高做出贡献。
以上就上述实施例说明了本发明，当然，本发明不只限于上述实施例的构成，而是还包括在本发明的范围内本领域技术人员能做的各种变形、修正。
权利要求
1.一种差动放大电路，其特征在于具备在输入对上分别接受输入信号及来自输出端子的反馈信号的第1导电型的第1差动对；在输入对上分别接受至少1个参照信号的第2导电型的第2差动对；分别与上述第1及第2差动对的输出对连接的第1及第2负载电路；在上述第1及第2负载电路之间连接，耦合上述第1及第2差动对的输出的联络段；以及与上述第1及第2差动对的输出对应而由上述输出端子放大输出输出信号的放大段。
2.根据权利要求1所述的差动放大电路，其特征在于，上述参照信号设为把上述第2差动对晶体管设定为接通状态的电压。
3.根据权利要求1所述的差动放大电路，其特征在于，具备分别向上述第1及第2差动对提供驱动电流的第1及第2电流源。
4.根据权利要求1所述的差动放大电路，其特征在于，具备相对于上述第1差动对，输出对们共连的第1导电型的第3差动对；以及相对于上述第2差动对，输出对们共连的第2导电型的第4差动对，在上述第3差动对的输入对上分别供给别的输入信号，在上述第4差动对的输入对上分别供给相对于上述参照信号而言的别的参照信号。
5.根据权利要求4所述的差动放大电路，其特征在于，上述参照信号及上述别的参照信号包含彼此相等的电压，并且设为使上述第2及第4差动对晶体管分别成为接通状态的电压。
6.根据权利要求4所述的差动放大电路，其特征在于，具备分别向上述第1至第4差动对提供驱动电流的第1至第4电流源。
7.一种差动放大电路，其特征在于，具备第1导电型的第1差动对；第2导电型的第2差动对；分别与上述第1及第2差动对的输出对连接的第1及第2负载电路；在上述第1及第2负载电路间连接，耦合上述第1及第2差动对的输出的联络段；与上述第1及第2差动对的输出对应而由输出端子放大输出输出信号的放大段；以及切换控制供给到上述第1及第2差动对的输入对的信号的输入控制电路，上述输入控制电路切换控制在上述第1差动对的输入对上分别连接输入端子及上述输出端子，在上述第2差动对的输入对上分别供给第1参照信号的第1连接状态和在上述第2差动对的输入对上分别连接上述输入端子和输出端子，在上述第1差动对的输入对上分别供给第2参照信号的第2连接状态。
8.根据权利要求7所述的差动放大电路，其特征在于，具备分别向上述第1及第2差动对提供驱动电流的第1及第2电流源。
9.一种差动放大电路，其特征在于，具备第1至第3输入端子；输出端子；第1导电型的第1差动对；第2导电型的第2差动对；相对于上述第1差动对，输出对们共连的第1导电型的第3差动对；相对于上述第2差动对，输出对们共连的第2导电型的第4差动对；与上述第1及第3差动对的输出对共连的第1负载电路；与上述第2及第4差动对的输出对共连的第2负载电路；在上述第1及第2负载电路间连接的联络段；与上述第1及第3差动对的输出和上述第2及第4差动对的输出对应而由上述输出端子放大输出输出信号的放大段；以及切换控制供给到上述第1及第3差动对的输入对和上述第2及第4差动对的输入对的信号的输入控制电路，上述输入控制电路切换控制在上述第1差动对的输入对上分别连接上述第1输入端子及上述输出端子，而且，在上述第3差动对的输入对上分别连接上述第2及第3输入端子，而且，在上述第2及第4差动对的输入对上分别供给第1及第2参照信号的第1连接状态和在上述第2差动对的输入对上分别连接上述第1输入端子和上述输出端子，而且，在上述第4差动对的输入对上分别连接上述第2及第3输入端子，而且，在上述第1及第3差动对的输入对上分别供给第3及第4参照信号的第2连接状态。
10.根据权利要求9所述的差动放大电路，其特征在于，具备分别向上述第1至第4差动对提供驱动电流的第1至第4电流源。
11.根据权利要求9所述的差动放大电路，其特征在于，上述第3输入端子与上述输出端子为同一端子。
12.根据权利要求9所述的差动放大电路，其特征在于，上述第1及第2参照信号包含彼此相等的电压，并且设为使上述第2及第4差动对成为接通状态的电压，上述第3及第4参照信号包含彼此相等的电压，并且设为使上述第1及第3差动对成为接通状态的电压。
13.根据权利要求7所述的差动放大电路，其特征在于，上述第1及第2负载电路由渥尔曼电流镜像电路构成。
14.一种差动放大电路，包含导电型互不相同的第1及第2差动对，上述第1及第2差动对的输出由联络段耦合，把落入能取高位侧和低位侧的电源电压的输入电压范围的输入信号作为第1输入来接受，输出与上述输入信号对应的输出信号，并且上述输出信号作为第2输入被反馈输入，其特征在于，上述第1及第2差动对中的一方差动对的输入对上被供给上述输入信号和上述输出信号作为上述第1及第2输入，而且，上述第1及第2差动对中的另一方差动对的输入对上分别被供给把上述另一方差动对设定为接通状态的偏压电压。
15.根据权利要求14所述的差动放大电路，其特征在于，还具备输入控制电路，上述输入控制电路把上述第1及第2差动对的输入对的连接切换控制为上述第1及第2差动对中的上述一方差动对的输入对上被供给上述输入信号和上述输出信号作为上述第1及第2输入，而且，上述第1及第2差动对中的另一方差动对的输入对上分别被供给把上述另一方差动对设定为接通状态的偏压电压的状态和上述另一方差动对的输入对上被供给上述输入信号和上述输出信号作为上述第1及第2输入，而且，上述一方差动对的输入对上分别被供给把上述一方差动对设定为接通状态的偏压电压的状态。
16.一种差动放大电路，导电型互不相同的第1及第2差动对的输出由联络段来耦合，其特征在于，设为上述第1及第2差动对的一方在其输入对上接受输入信号及来自上述差动放大电路的输出端子的反馈信号，另一方在其输入对上分别至少接受1个参照信号的连接构成。
17.根据权利要求1所述的差动放大电路，其特征在于，上述联络段包含浮游电流源。
18.一种数据驱动器，其特征在于，具备生成多个灰度等级电压的灰度等级电压生成电路；基于被输入的视频信号而选择来自上述灰度等级电压生成电路的灰度等级电压的解码器电路；以及接受上述解码器电路的输出，驱动数据线的缓冲器电路，上述缓冲器电路由权利要求1所述的差动放大电路构成。
19.根据权利要求18所述的数据驱动器，其特征在于，设为跨全输出灰度等级范围而一样地自由降低正极输出和负极输出的同一灰度等级的振幅差的数据驱动器输出间的偏差。
20.一种具备权利要求18所述的数据驱动器的显示装置。
全文摘要
一种在包含电源电压附近的全灰度等级区域减小振幅差偏差的差动放大电路。在极性互不相同的第1、第2差动对(MN1、MN2)、(MP1、MP2)的输出由联络段(10)耦合的差动放大电路中，第1、第2差动对的一方差动对的输入对分别接受来自输入端子(Vin)的输入信号和来自输出端子(Vout)的反馈信号，另一差动对的输入对接受使该另一差动对的晶体管对成为接通状态的电平的参照信号(Vref11、Vref12)(此处，参照信号(Vref11、Vref12)可以是同一电压)。
文档编号G09G3/20GK1992511SQ20061015671
公开日2007年7月4日 申请日期2006年12月28日 优先权日2005年12月28日
发明者土弘 申请人:恩益禧电子股份有限公司