专利名称：像素阵列及其显示面板与显示器的制作方法
技术领域：
本发明涉及一种像素阵列及其显示面板与显示器，且特别涉及一种三角型像素阵列的像素阵列及其液晶显示面板与液晶显示器。
背景技术：
图1为公知液晶显示器100，其显示面板(display panel)101的像素阵列(pixel array)采用三角型像素阵列(delta type pixel array or triangular type pixelarray)而与显示面板101内的数据线(data line)DL及扫描线(scan line)间的拉线(wire)排列示意图。请参照图1，由图1所公开的显示面板101的三角型像素阵列可看出，其第一列与最后一列子像素内的子像素(sub pixel)位置不会在同轴上，故而与显示面板101内的数据线DL间的拉线(wire)排列方式会形成阶梯形式排列(step-type arrangement)。其中，显示面板101内的每一条数据线DL为对应的耦接至源极驱动器103的一条源极配线。
在公知技术中，显示面板101的三角型像素阵列中位于同轴上的子像素(例如图1的子像素SP1与SP2)，其所电性连接至显示面板101内的数据线DL是不相同的。因此，如图1左侧边区域A中的第二列子像素的子像素SP3与最后一列子像素的子像素SP4所对应的显示面板101内的数据线DL的拉线距离必须增长，才能与源极驱动器103的源极配线电性连接，如此以至于显示面板101的三角型像素阵列与显示面板101内的数据线DL间的拉线长度不同，而导致其每一条数据线DL拉线阻抗并不尽相同，所以会造成显示面板101所呈现的画面不均匀。
而更值得一提的是，因为图1左侧边区域A中的第二列子像素的子像素SP3与最后一列子像素的子像素SP4所对应的显示面板101内的数据线DL的拉线距离必须增长，才能与源极驱动器103的源极配线电性连接，所以会造成显示面板101的三角型像素阵列周边的拉线空间增加，且亦同时提升了显示面板101的三角型像素阵列与显示面板101内的数据线DL间的拉线复杂度，进而会产生产品制造工艺上的复杂度增加，且其制造工艺合格率下降的问题。
除此之外，因为显示面板101的三角型像素阵列中位于同轴上的子像素，其所电性连接至显示面板101内的数据线DL是不相同的，故源极驱动器103的源极配线数目势必要增加，以达到源极驱动器103的源极配线数目与显示面板101内的数据线DL的拉线数目相同。然而，因为使用了与显示面板101内的数据线DL拉线数目相同的源极驱动器103，故产品制作成本将会提升。
而再值得一提的是，公知的显示面板101的三角型像素阵列，其每一列子像素皆需电性连接至一条扫描线(scan line)GL，以接收栅极驱动器105的栅极配线所输出的扫描电压(scan voltage，Vscan)，而使能其内部的薄膜晶体管(thin film transistor，TFT)，且为了要提升每一列子像素内的每一子像素的TFT开启的充电效率，公知的做法为增加了TFT的大小，以达到提升其充电效率，但如此会使得每一列子像素内的每一子像素的开口率(aperture ratio)降低，进而导致显示面板101的穿透率(transmittance)也随之下降。
发明内容
有鉴于此，本发明的目的在于提供一种像素阵列，其通过每两列子像素对应一条扫描线(scan line)，以减少一倍像素阵列内扫描线的配置数目，如此所使用的栅极驱动器的扫描线数亦会减少一倍，以达到降低产品制作成本的目的，并且增加一倍的数据线(data line)，以使数据线与像素阵列间的拉线阻抗一致。
本发明的另一目的在于提供一种显示面板，其运用上述本发明的像素阵列基板于其中，由此不但可以达到上述本发明的像素阵列基板的优点，且还可以使得显示面板所呈现的画面更均匀。
基于上述及其他目的，本发明提供一种像素阵列，其包括第一条扫描线、第二条扫描线，以及若干条数据线。其中，第一条扫描线与第一列子像素及第二列子像素电性连接，而第二条扫描线则与第三列子像素及第四列子像素电性连接，其中上述四列子像素中相邻列内的子像素错位排列。若干条数据线分为第一群组与第二群组，其中第一群组与第一及第三列子像素电性连接，而第二群组则与第二及第四列子像素电性连接。
如上所述的像素阵列，其中该第一群组沿着该第一列子像素内的每一个子像素的左侧往右环绕至下方，并沿着对应的该第二列子像素内的子像素的右侧往左环绕至下方后，再沿着对应的该第三列子像素内的子像素的左侧往右环绕至下方，而该第二群组沿着该第一列子像素内的每一个子像素的右侧往左环绕至下方，并沿着对应的该第二列子像素内的子像素的左侧往右环绕至下方后，再沿着对应的该第三列子像素内的子像素的右侧往左环绕至下方。
如上所述的像素阵列，其中该第一群组沿着该第一列子像素内的每一个子像素的右侧往左环绕至下方，并沿着对应的该第二列子像素内的子像素的左侧往右环绕至下方后，再沿着对应的该第三列子像素内的子像素的右侧往左环绕至下方，而该第二群组沿着该第一列子像素内的每一个子像素的右侧往左环绕至下方，并沿着对应的该第二列子像素内的子像素的左侧往右环绕至下方后，再沿着对应的该第三列子像素内的子像素的右侧往左环绕至下方。
如上所述的像素阵列，其中所述数据线彼此平行，且与该第一及第二扫描线互相垂直。
从另一观点来看，本发明提供一种像素阵列，其包括第一条扫描线、第二条扫描线，以及若干条数据线。其中，第一条扫描线与第一列子像素及第二列子像素电性连接，而第二条扫描线则与第三列子像素及第四列子像素电性连接，其中上述四列子像素中相邻列内的子像素错位排列。若干条数据线分为第一群组、第二群组、第三群组、第四群组、第五群组及第六群组，其中第一、第三及第五群组与第一及第三列子像素电性连接，而第二、第四及第六群组则与第二及第四列子像素电性连接。
如上所述的像素阵列，其中该第一群组沿着对应的该第一列子像素内的子像素的右侧往左环绕至下方，并沿着对应的该第二列子像素内的子像素的左侧往右环绕至下方后，再沿着对应的该第三列子像素内的子像素的右侧往左环绕至下方。
如上所述的像素阵列，其中该第二群组沿着对应的该第一列子像素内的子像素的右侧往左、右环绕所对应的该第二列子像素内的子像素，并沿着对应的该第三列子像素内的子像素的右侧往左、右环绕所对应的该第四列子像素内的子像素。
如上所述的像素阵列，其中该第三群组沿着对应的该第一列子像素内的子像素的左侧往右环绕至下方，并沿着对应的该第二列子像素内的子像素的右侧往左环绕至下方后，再沿着对应的该第三列子像素内的子像素的左侧往右环绕至下方。
如上所述的像素阵列，其中该第四群组沿着对应的该第一列子像素内的子像素的上方往左侧环绕至下方，并沿着对应的该第二列子像素内的子像素的右侧往左环绕至下方后，再沿着对应的该第三列子像素内的子像素的左侧往右环绕至下方。
如上所述的像素阵列，其中该第五群组对应的环绕该第一列子像素内的子像素后，再沿着对应的该第二列子像素内的子像素的右侧往左、右环绕所对应的该第三列子像素内的子像素。
如上所述的像素阵列，其中该第六群组沿着对应的该第一列子像素内的子像素的上方往右侧环绕至下方，并沿着对应的该第二列子像素内的子像素的左侧往右环绕至下方后，再沿着对应的该第三列子像素内的子像素的右侧往左环绕至下方。
如上所述的像素阵列，其中所述数据线彼此平行，且与该第一及第二扫描线互相垂直。
再从另一观点来看，本发明提供一种显示面板，其特征在于具有像素阵列，该像素阵列包括第一条扫描线、第二条扫描线，以及若干条数据线。其中，第一条扫描线与第一列子像素及第二列子像素电性连接，而第二条扫描线则与第三列子像素及第四列子像素电性连接，其中上述四列子像素中相邻列内的子像素错位排列。若干条数据线分为第一群组与第二群组，其中第一群组与第一及第三列子像素电性连接，而第二群组则与第二及第四列子像素电性连接。
如上所述的显示面板，其中该显示面板包括液晶显示面板。再从另一观点来看，本发明提供一种显示面板，其具有一像素阵列，其包括第一条扫描线、第二条扫描线，以及若干条数据线。其中，第一条扫描线与第一列子像素及第二列子像素电性连接，而第二条扫描线则与第三列子像素及第四列子像素电性连接，其中上述四列子像素中相邻列内的子像素错位排列。若干条数据线分为第一群组、第二群组、第三群组、第四群组、第五群组及第六群组，其中第一、第三及第五群组与第一及第三列子像素电性连接，而第二、第四及第六群组则与第二及第四列子像素电性连接。
如上所述的显示面板，其中该显示面板包括液晶显示面板。
本发明所提供的像素阵列，其可以应用于现今的液晶显示面板及其液晶显示器中，因为通过每两列子像素对应一条扫描线(scan line)，故可减少栅极驱动器驱动显示面板的负荷量，如此即可降低显示面板整体的消耗功率，且亦因每两列子像素对应一条扫描线，故必须增加液晶显示面板的扫描时间，所以可加快液晶显示面板的像素的液晶反应(LC response)速度。
另外，因为减少一倍像素阵列内所配置的扫描线的数目并增加一倍数据线的数目，所以可以节省像素阵列内拉线排列的空间，故而可缩小像素阵列内每一子像素的薄膜晶体管的大小，如此像素阵列内的每一子像素开口率也随之增加，由此以提升显示面板的穿透率与其像素阵列内子像素的薄膜晶体管的充电效率。
除此之外，本发明所提供的像素阵列，因为增加一倍的数据线(data line)，所以不但可以减少像素阵列内的拉线排列的复杂度，且数据线与像素阵列间的拉线阻抗一致，故可以使得液晶显示面板所呈现的画面较为均匀，而其所应用的液晶显示器的画面品质亦随之提升。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举本发明的优选实施例，并配合所附附图，作详细说明如下。
图1为公知液晶显示器，其显示面板的像素阵列采用三角型像素阵列而与显示面板内的数据线及扫描线间的拉线排列的示意图。
图2为依照本发明第一实施例的显示器的方块图。
图3为本发明第一实施例的显示面板的像素阵列的电路图。
图4为依照本发明第二实施例的显示器的方块图。
图5为本发明第二实施例的显示面板的像素阵列的电路图。
图6为依照本发明第三实施例的显示器的方块图。
图7为本发明第三实施例的显示面板的像素阵列的电路图。
其中，附图标记说明如下100、200、400、600显示器101、201、401、601显示面板103、203源极驱动器105、205栅极驱动器300、500、700像素阵列电路图R1～R4第一～第四列子像素DL 数据线FGL第一扫描线SGL第二扫描线SP1、SP2、SP3、SP4子像素具体实施方式
第一实施例图2为依照本发明第一实施例的显示器200的方块图，其中显示器200可以为任何平面显示器，例如液晶显示器(liquid crystal display，LCD)、等离子体显示器(plasma display panel，PDP)等。请参照图2，显示器200为液晶显示器，其包括显示面板201、源极驱动器203，以及栅极驱动器205。其中，显示面板201包含像素阵列(pixel array)，其配置在基板(substrate，未示出)上，且具有第一条扫描线FGL、第二条扫描线SGL，以及若干条数据线DL。在此第一实施例中，扫描线FGL与第一列子像素R1及第二列子像素R2电性连接，而扫描线SGL则与第三列子像素R3及第四列子像素R4电性连接，且上述的四列子像素R1～R4中相邻列内的子像素错位排列，如此以形成三角型像素阵列(delta type pixel array)。
显示面板201的像素阵列内的若干条数据线DL分为第一群组与第二群组。其中，第一群组的数据线DL沿着该第一列子像素R1内的每一个子像素(sub pixel)的左侧往右环绕至下方而与对应的第一列子像素R1内的子像素电性连接，并且沿着对应的邻近非对位的第二列子像素R2内的子像素的右侧往左环绕至下方后，再沿着对应的邻近非对位的第三列子像素R3内的子像素的左侧往右环绕至下方而与对应的该第三列子像素R3内的子像素电性连接。
第二群组的数据线DL沿着第一列子像素R1内的每一个子像素的右侧往左环绕至下方而与对应的第二列子像素R2内的子像素电性连接，并且沿着对应的邻近非对位的第二列子像素R2内的子像素的左侧往右环绕至下方后，再沿着对应的邻近非对位的第三列子像素R3内的子像素的右侧往左环绕至下方而与对应的第四列子像素R4内的子像素电性连接。
故依据上述可知，第一群组的数据线DL对应的电性连接源极驱动器203的一条源极配线(source line)，用以接收其所输出的数据电压(data voltage)，并提供至第一列子像素R1与第三列子像素R3内的子像素，而第二群组的数据线DL亦对应的电性连接源极驱动器203的一条源极配线，用以接收其所输出的数据电压，并提供至第二列子像素R2与第四列子像素R4内的子像素。
在此第一实施例中，第一列子像素R1与第二列子像素R2对应第一扫描线FGL，故当栅极驱动器205的栅极配线(gate line)输出扫描电压(scan voltage)至第一扫描线FGL时，第一列子像素R1与第二列子像素R2内的子像素的薄膜晶体管(thin film transistor，未示出)会被同时使能(enable)，以对应的接收源极驱动器203所输出的数据电压。同理可知，第三列子像素R3与第四列子像素R4亦对应第二扫描线SGL，故当栅极驱动器205的栅极配线输出扫描电压至第二扫描线SGL时，第三列子像素R3与第四列子像素R4内的子像素的薄膜晶体管会被同时使能，以对应的接收源极驱动器203所输出的数据电压。
图3为本发明第一实施例的显示面板201的像素阵列的电路图。请一并参照图2及图3，由图3所公开的电路300可看出，因显示面板201的像素阵列内的每两列子像素对应一条扫描线，故其所对应的扫描线的两列像素，其子像素内的薄膜晶体管会呈现上下颠倒且非等对位。而由于第一实施例着重的技术是显示面板201的像素阵列的拉线排列方式，而非显示面板201的驱动技术，且显示面板201的驱动技术为众所皆知的技术，应是在本发明领域所属技术人员所熟知，而为了不混淆本发明精神，因此不多做叙述。
在此第一实施例中，其是以四列子像素R1～R4来作为举例说明，然而以该发明所属领域技术人员应可依据上述说明后，而轻易推知更多列子像素所构成的显示面板的像素阵列，故在此并不再加以赘述。
而值得一提的是，由图2所公开的显示面板201的像素阵列的电性连接关系可知，第一群组的数据线DL与第二群组的数据线DL彼此平行，且与第一扫描线FGL及第二扫描线SGL互相垂直。另外，其以双弓字型并以左右镜射(mirror)排列所组成，故不但可以减少显示面板201的像素阵列内拉线排列的复杂度，且其所对应的数据线DL的拉线阻抗相同(亦即等阻抗)，所以可以使得显示面板201所呈现的画面较为均匀，以至于其所应用的显示器200所呈现的画面品质提升。
除此之外，因为第一列子像素R1与第二列子像素R2对应第一条扫描线FGL，而第三列子像素R3与第四列子像素R4对应第二条扫描线SGL，故可推知的是，本实施例的显示面板201的像素阵列所使用的扫描线数目比现有技术的显示面板的像素阵列所使用的扫描线数目少一倍，所以可减少栅极驱动器205驱动显示面板201的负荷量，如此即可降低显示面板201整体的消耗功率，且亦因每两列子像素对应一条扫描线，故必须增加显示面板201的扫描时间，所以可加快显示面板201的像素阵列内每一子像素的液晶反应(LCresponse)速度。
承接上述，也亦因如此，所以可以节省显示面板201的像素阵列内拉线排列的空间，故可缩小显示面板201的像素阵列内每一子像素的薄膜晶体管的大小，如此显示面板201的像素阵列内的每一子像素开口率(aperture ratio)也随之增加，由此以提升显示面板201的穿透率(transmittance)与其像素阵列内子像素的薄膜晶体管的充电效率(亦即对子像素内存储电容充电的效率)。
第二实施例图4为依照本发明第二实施例的显示器400的方块图。请一并参照图2及图4，显示器400与显示器200的最大不同处，其在于显示面板401的像素阵列的第一群组的数据线DL与第二群组的数据线DL的拉线方式不同于显示面板201的像素阵列的第一群组的数据线DL与第二群组的数据线DL的拉线方式，而其所要达到的效果及解决的问题皆与显示器200相同，故在此不再加以赘述。
在此第二实施例中，第一群组的数据线DL沿着第一列子像素R1内的每一个子像素的右侧往左环绕至下方而与对应的第一列子像素R1内的子像素电性连接，并沿着对应的邻近非对位的第二列子像素R2内的子像素的左侧往右环绕至下方后，再沿着对应的邻近非对位的第三列子像素R3内的子像素的右侧往左环绕至下方而与对应的第三列子像素R3内的子像素电性连接。
第二群组的数据线DL沿着第一列子像素R1内的每一个子像素的右侧往左环绕至下方而与对应的第二列子像素R2内的子像素电性连接，并沿着对应的邻近非对位的第二列子像素R2内的子像素的左侧往右环绕至下方后，再沿着对应的邻近非对位的第三列子像素R3内的子像素的右侧往左环绕至下方而与对应的第四列子像素R4内的子像素电性连接。
图5为本发明第二实施例的显示面板401的像素阵列的电路图500，其亦因显示面板401的像素阵列内的每两列子像素对应一条扫描线，故其所对应的扫描线的两列像素，其子像素内的薄膜晶体管亦会呈现上下颠倒且非等对位，且由于第二实施例着重的技术是显示面板401的像素阵列的拉线排列方式，而非显示面板401的驱动技术，且显示面板401的驱动技术与显示面板201类似，故在此不再加以赘述。
第三实施例图6为依照本发明第三实施例的显示器600的方块图。请合并参照图2及图6，显示器600与显示器200的最大不同处，在于显示面板601的像素阵列的数据线DL分为六个群组，且其拉线的方式也有别于显示面板201的像素阵列的数据线DL拉线方式，但所要达成的效果及解决的问题皆与显示器200相同，故在此不再加以赘述。
在此第三实施例中，第一群组的数据线DL沿着对应的第一列子像素R1内的子像素的右侧往左环绕至下方而与对应的第一列子像素R1内的子像素电性连接，并沿着对应的邻近非对位的第二列子像素R2内的子像素的左侧往右环绕至下方后，再沿着对应的邻近非对位的第三列子像素R3内的子像素的右侧往左环绕至下方而与对应的第三列子像素R3内的子像素电性连接。
第二群组的数据线DL沿着对应的第一列子像素R1内的子像素的右侧往左、右环绕邻近非对位的第二列子像素R2内的子像素，且与其电性连接，并沿着对应的邻近非对位的第三列子像素R3内的子像素的右侧往左、右环绕邻近非对位的第四列子像素R4内的子像素，且与其电性连接。
第三群组的数据线DL沿着对应的第一列子像素R1内的子像素的左侧往右环绕至下方而与对应的第一列子像素R1内的子像素电性连接，并沿着对应的邻近非对位的第二列子像素R2内的子像素的右侧往左环绕至下方后，再沿着对应的邻近非对位的第三列子像素R3内的子像素的左侧往右环绕至下方而与对应的第三列子像素R3内的子像素电性连接。
第四群组的数据线DL沿着对应的第一列子像素R1内的子像素的上方往左侧环绕至下方而与对应的第二列子像素R2内的子像素电性连接，并沿着对应的邻近非对位的第二列子像素R2内的子像素的右侧往左环绕至下方后，再沿着对应的邻近非对位的第三列子像素R3内的子像素的左侧往右环绕至下方而与对应的第四列子像素R4内的子像素电性连接。
第五群组的数据线DL对应的环绕第一列子像素R1内的子像素后，且与其电性连接，再沿着对应的邻近非对位的第二列子像素R2内的子像素的右侧往左、右环绕邻近非对位的第三列子像素R3内的子像素，且与其电性连接。
第六群组的数据线DL沿着对应的第一列子像素R1内的子像素的上方往右侧环绕至下方而与对应的第二列子像素R2内的子像素电性连接，并沿着对应的邻近非对位的第二列子像素R2内的子像素的左侧往右环绕至下方后，再沿着对应的邻近非对位的第三列子像素R3内的子像素的右侧往左环绕至下方而与对应的第四列子像素R4内的子像素电性连接。
而值得一提的是，于此第三实施例中第二群组的数据线DL与第五群组的数据线DL，其因环绕所对应的子像素的四周，故有可能会造成其开口率(aperture ratio)下降，所以于此第三实施例中，针对此缺点，凡第二群组的数据线DL与第五群组的数据线DL所对应四周环绕的子像素，其在彩色滤光片(color filter)上利用较高灰度的颜色来补偿，而非第二群组的数据线DL与第五群组的数据线DL所对应四周环绕的子像素，亦即第一、第三、第四及第六群组的数据线所对应的子像素，则利用较低灰度的颜色来做搭配，故依据上述平均其色度后，即可解决此第三实施例所造成的缺点。
图7为本发明第三实施例的显示面板601的像素阵列的电路图700，其亦因显示面板601的像素阵列内的每两列子像素对应一条扫描线，故其所对应的扫描线的两列像素，其子像素内的薄膜晶体管亦会呈现上下颠倒且非等对位，且由于第三实施例着重的技术亦是显示面板601的像素阵列的拉线排列方式，而非显示面板601的驱动技术，且显示面板601的驱动技术亦与显示面板201类似，故在此不再加以赘述。
综上所述，本发明是提供一种像素阵列，其可以应用于现今的液晶显示面板及其液晶显示器中。依据本发明的精神，其具有下列几点优点1.因每两列像素对应一条扫描线，故可使栅极驱动器驱动显示面板的负荷量下降，如此即可降低显示面板整体的消耗功率，以防止高消耗电量下造成高热、高电阻对显示面板的影响，且亦因如此，显示面板的扫描时间必须增加，故可以加快显示面板的像素阵列内每一像素的液晶反应(LC response)速度。
2.因为减少一倍像素阵列内扫描线的使用数目并增加一倍数据线的数目，所以可以节省像素阵列内拉线排列的空间，故而可缩小像素阵列内每一子像素的薄膜晶体管的大小，如此像素阵列内的每一子像素开口率(apertureratio)也随之增加，由此以提升显示面板的穿透率(transmittance)与其像素阵列内子像素的薄膜晶体管的充电效率。
3.因为增加一倍的数据线(data line)，所以不但可以减少像素阵列内的拉线排列的复杂度，且数据线与像素阵列间的拉线阻抗一致，故可以使得液晶显示面板所呈现的画面较为均匀，而其所应用的液晶显示器的画面品质亦随之提升。
虽然本发明已以优选实施例公开如上，然其并非用以限制本发明，任何所属领域技术人员，在不脱离本发明的精神和范围内，当可作些许的变更与修饰，因此本发明的保护范围当视后附的权利要求所界定的范围为准。
权利要求
1.一种像素阵列，包括一第一条扫描线，该第一条扫描线与第一列子像素及第二列子像素电性连接；一第二条扫描线，该第二条扫描线与第三列子像素及第四列子像素电性连接，其中上述该些列子像素中相邻列内的子像素为错位排列；以及若干条数据线，所述数据线分为第一群组与第二群组，其中该第一群组与该第一及该第三列子像素电性连接，而该第二群组则与该第二及该第四列子像素电性连接。
2.如权利要求1所述的像素阵列，其中该第一群组沿着该第一列子像素内的每一个子像素的左侧往右环绕至下方，并沿着对应的该第二列子像素内的子像素的右侧往左环绕至下方后，再沿着对应的该第三列子像素内的子像素的左侧往右环绕至下方，而该第二群组沿着该第一列子像素内的每一个子像素的右侧往左环绕至下方，并沿着对应的该第二列子像素内的子像素的左侧往右环绕至下方后，再沿着对应的该第三列子像素内的子像素的右侧往左环绕至下方。
3.如权利要求1所述的像素阵列，其中该第一群组沿着该第一列子像素内的每一个子像素的右侧往左环绕至下方，并沿着对应的该第二列子像素内的子像素的左侧往右环绕至下方后，再沿着对应的该第三列子像素内的子像素的右侧往左环绕至下方，而该第二群组沿着该第一列子像素内的每一个子像素的右侧往左环绕至下方，并沿着对应的该第二列子像素内的子像素的左侧往右环绕至下方后，再沿着对应的该第三列子像素内的子像素的右侧往左环绕至下方。
4.如权利要求1所述的像素阵列，其中所述数据线彼此平行，且与该第一及第二扫描线互相垂直。
5.一种像素阵列，包括一第一条扫描线，该第一条扫描线与第一列子像素及第二列子像素电性连接；一第二条扫描线，该第二条扫描线与第三列子像素及第四列子像素电性连接，其中上述这些列子像素中相邻列内的子像素错位排列；以及若干条数据线，所述数据线分为第一群组、第二群组、第三群组、第四群组、第五群组及第六群组，其中该第一、第三及第五群组与该第一及该第三列子像素电性连接，而该第二、第四及第六群组则与该第二及该第四列子像素电性连接。
6.如权利要求5所述的像素阵列，其中该第一群组沿着对应的该第一列子像素内的子像素的右侧往左环绕至下方，并沿着对应的该第二列子像素内的子像素的左侧往右环绕至下方后，再沿着对应的该第三列子像素内的子像素的右侧往左环绕至下方。
7.如权利要求5所述的像素阵列，其中该第二群组沿着对应的该第一列子像素内的子像素的右侧往左、右环绕所对应的该第二列子像素内的子像素，并沿着对应的该第三列子像素内的子像素的右侧往左、右环绕所对应的该第四列子像素内的子像素。
8.如权利要求5所述的像素阵列，其中该第三群组沿着对应的该第一列子像素内的子像素的左侧往右环绕至下方，并沿着对应的该第二列子像素内的子像素的右侧往左环绕至下方后，再沿着对应的该第三列子像素内的子像素的左侧往右环绕至下方。
9.如权利要求5所述的像素阵列，其中该第四群组沿着对应的该第一列子像素内的子像素的上方往左侧环绕至下方，并沿着对应的该第二列子像素内的子像素的右侧往左环绕至下方后，再沿着对应的该第三列子像素内的子像素的左侧往右环绕至下方。
10.如权利要求5所述的像素阵列，其中该第五群组对应的环绕该第一列子像素内的子像素后，再沿着对应的该第二列子像素内的子像素的右侧往左、右环绕所对应的该第三列子像素内的子像素。
11.如权利要求5所述的像素阵列，其中该第六群组沿着对应的该第一列子像素内的子像素的上方往右侧环绕至下方，并沿着对应的该第二列子像素内的子像素的左侧往右环绕至下方后，再沿着对应的该第三列子像素内的子像素的右侧往左环绕至下方。
12.如权利要求5所述的像素阵列，其中所述数据线彼此平行，且与该第一及第二扫描线互相垂直。
13.一种显示面板，包括如权利要求1所述的像素阵列。
14.如权利要求13所述的显示面板，其中该显示面板包括液晶显示面板。
15.一种显示面板，包括如权利要求5所述的像素阵列。
16.如权利要求15所述的显示面板，其中该显示面板包括液晶显示面板。
全文摘要
一种像素阵列及其显示面板与显示器，其中该扫描阵列包括一第一条扫描线，其与第一列子像素及第二列子像素电性连接；一第二条扫描线，其与第三列子像素及第四列子像素电性连接；以及若干条数据线，所述数据线分为第一群组与第二群组，其中该第一群组与该第一及该第三列子像素电性连接，而该第二群组则与该第二及该第四列子像素电性连接。通过每两列子像素对应一条扫描线，减少一倍像素阵列内扫描线的使用数目，并且增加一倍的数据线，以使数据线与像素阵列间的拉线阻抗一致。由此，有效改善每一子像素开口率及缩小其薄膜晶体管的大小，并且可降低像素阵列拉线排列的复杂度，以提升显示面板的穿透率及使得显示面板所呈现的画面更均匀。
文档编号G09G3/36GK1963609SQ200610169310
公开日2007年5月16日 申请日期2006年12月12日 优先权日2006年12月12日
发明者叶益源 申请人:友达光电股份有限公司