专利名称：具有插接模板的实验仪的制作方法
技术领域：
本实用新型涉及一种插接模板，特别涉及一种具有插接模板的实验仪。
背景技术：
实验仪是集学习、应用编程、开发研究于一体的实验教学设备。用户可以根据自己的需求选用不同类型的CPU适配板。
实验仪具有不同功能的模板，这些模板通常根据用户需要通过软线连接，从而造成面板凌乱，不利于教学。
另外，由于实验仪具有众多模板，而每个模板必须分别固定在机架上，从而造成实验仪的体积较大。
此外，随着电子技术的发展，电子产品越来越趋于模块化，以满足产品的通用性、适用性以及替代性的需要。
而每个模板上设有实现该模块功能的电子器件，如CPU、存储器等，还设有该模板输入和输出的接口(接插件)，这些接口通常包括数据线、地址线、控制线、读写信号、片选信号、存储器选通信号、中断信号、复位信号、各种电源和地端点，或者以便为模板上的电子器件提供工作环境和输入、输出电信号。
但是目前的标准模板接口不能满足产品的通用性、适用性以及替代性的需要，因此这些接口通常是为特定器件设计的，不能兼容。
发明内容
本实用新型的目的是提供一种可以减小体积的具有插接模板的实验仪。
本实用新型的上述目的是这样实现的，一种具有插接模板的实验仪，其特征在于实验仪的每个模板分别通过插接槽和相对应的插接头连接。
由于模板之间通过插接槽与插接头连接，从而使诸多模板可以直接互连，而不需要每个模板与实验仪底板直接连接，从而可以减少模板的占有空间，节省连接软线，并且可以使实验仪板面整洁，有利于功能扩展、节约成本、方便升级及教学演示。
另外，本实用新型的模板接插件被设计为总线结构接插件，从而能够兼容各种微处理器、微控制器及数字信号处理器产品，使各种微处理器、微控制器及数字信号处理板卡及外围功能扩展子板能够互相兼容，灵活进行配置互换。
此外，本实用新型的总线结构接插件的数据线引脚具有2n的备用数据线引脚，以适应不同能力的处理器，n为大于等于或大于3的整数，例如，对于目前8条数据线的处理器，本实用新型的备用数据线引脚至少为8个。
其中，所述的总线结构接插件具有互通的插接槽和插接头，其中插接槽固定在模板一面，而插接头固定在模板的另一面。这样便于模板互连。
其中，所述的总线结构接插件包括扩展地址、数据总线和控制总线的第一接插件；扩展外设信号的第二接插件，以及扩展第一接插件和第二接插件没有扩展的剩余CPU信号的第三接插件。
其中，所述的控制总线包括读写信号线和片选信号线。
其中，剩余CPU信号包括AD输入、液晶、串口和扩展子板间的通信信号。
其中，在模板上的不同位置分别设置第一接插件、第二接插件和第三接插件。
其中，在模板上的不同位置分别设置第一接插件和第二接插件。
显然，本实用新型具有以下技术效果1)由于模板之间通过插接槽与插接头连接，从而使诸多模板可以直接互连，而不需要每个模板与实验仪底板直接连接，从而可以减少模板的占有空间，节省连接软线，并且可以使实验仪板面整洁，有利于功能扩展、节约成本、方便升级及教学演示。
2)由于模板接插件被设计为总线结构接插件，因而能够兼容各种微处理器、微控制器及数字信号处理产品，使各种微处理器、微控制器及数字信号处理板卡及外围功能扩展子板能够互相兼容，灵活进行配置互换。
3)由于所述的总线结构接插件具有互通的插接槽和插接头，便于各个模板互连，从而有利于降低电子设备的占用空间。
以下结合附图对本实用新型进行详细说明。
图1是本实用新型实验仪的示意图；图2是本实用新型的扩展地址、数据总线和控制总线的J1接插件的引脚关系的示意图；图3是本实用新型的扩展外设信号的J2接插件的引脚关系的示意图；图4是本实用新型的扩展J1、J2没有扩展的CPU信号的接插件的引脚关系的示意图；图5是本实用新型实验仪的第一活动模板的示意图；图6是本实用新型实验仪的第二活动模板的示意图；图7是本实用新型实验仪的第三活动模板的示意图。
具体实施方式
参见图1所示的本实用新型的实验仪的示意图。本实用新型的实验仪1中设有多个模板，如固定在实验仪上具有接插件11、12的第一固定模板、具有接插件13、14、15的第二固定模板、具有接插件16和17的第三固定模板，以及插接第一固定模板的第一活动模板2、插接第二固定模板的第二活动模板4以及插接第三固定模板的第三活动模板3。
同时参见图5，在模板4上分别设置扩展地址、数据总线和控制总线的接插件43(J1接插件)、扩展外设信号的接插件44(J2接插件)和扩展J1、J2没有扩展的CPU信号的接插件45(J3接插件，也可以称为扩展剩余CPU信号的接插件)。本发明人认识到，将模板的接插件设计为总线结构接插件能够兼容各种微处理器、微控制器及数字信号处理产品，使各种微处理器、微控制器及数字信号处理板卡及外围功能扩展子板能够互相兼容，灵活进行配置互换。
同时，本实用新型还将总线结构接插件的数据线引脚安排成，具有2n的备用数据线引脚，以适应不同能力的处理器，其中n为大于等于或大于3的整数，例如，对于目前8条数据线的处理器，本实用新型的备用数据线引脚至少为8个，当然还可以根据需要，把备用数据线引脚设置为16或32或64个……。
其中，从图5可以看出，所述的总线结构接插件具有互通互用的插接槽和插接头，其中插接槽固定在模板一面，而插接头固定在模板的另一面。这样便于模板互连，从而可以降低模板的占用空间。
另外，模板上还设有图中未示出以下部件-定位孔4个；-DSP的JTAG口、CPLD的JTAG口、UART口、扩展信号接口、BNC接头等信号输入输出接插件放在板的横向左侧；DSP JTAG口、CPLD JTAG口及扩展信号插件选用双排弯针，标准IDC封装；UART接插件选用弯针接口，标准DB9/M封装。BNC插头选用弯型接头，BNC封装。以上所有接插件伸出PCB板的部分的尺寸为7mm；-拨码开关，优先选用侧拨的直插开关，放在板的横向右侧，靠近板的边缘；-电源插口、CAN总线接口可以放在板的纵向两侧，不能伸出PCB板外；电源插口POW-9封装，CAN总线插口螺钉固定端子式封装；-在布线和布局需要的情况下，DSP的JTAG口、CPLD的JTAG口也可以放在板的横向右侧或纵向的下侧。
参见图6示出了本实用新型的第二活动模板2结构，如图所示，模板2上设有接插件21和接插件22，这两个接插件是J1、J2插接件。该模板的总线结构接插件也具有互通的插接槽和插接头，其中插接槽固定在模板一面，而插接头固定在模板的另一面。这样便于模板互连，从而可以降低模板的占用空间。
参见图7所示的本实用新型的第三活动模板3的结构。如图所示，模板3上设有接插件37和接插件36，这两个接插件是J1、J2插接件。该模板的总线结构接插件也具有互通的插接槽和插接头，其中插接槽固定在模板一面，而插接头固定在模板的另一面。这样便于模板互连，从而可以降低模板的占用空间。
图2示出了本实用新型的扩展地址、数据总线和控制总线的接插件43(J1接插件)。表1详细说明了的该J1接插件各引脚的含义。
表1
说明1)地址线5X——A0～A19接到26～3对应脚；A20接到28脚、A21接到27脚；30脚、29脚悬空2X——A0～A19接到26～3对应脚；A20接到28脚、A21接到27脚；30脚、29脚悬空6X——A2～A21接到26～3对应脚；BE2接到28脚、BE3接到27脚；BE0接30脚、BE1接29脚ARM——CPU有A0、A1地址线的按5X处理器连接，没有A0、A1地址线的按6X处理器连接处理器没有的高位地址线悬空。
扩展板——没用到30脚(BE0)、29脚(BE1)的，29脚、30脚悬空2)数据线处理器没有的高位数据线悬空3)CSO扩展给子板的片选信号，扩展CPU没有使用的片选地址。
ARM处理器——CSO连接到CPU没有使用的片选信号4)J1扩展的信号如果该CPU没有此类信号(如MSTRB)，则相应的引脚不扩展，悬空，不能把其他的CPU信号或扩展板信号扩展到该引脚上。
图3示出了本实用新型的扩展外设信号的接插件44，即J2接插件，表2详细说明了的该J2接插件各引脚的含义。
表2
说明1)ARM CPU有IIS总线的信号连接到J2以下的对应引脚
2)ARM CPU有SIO总线的信号连接到J2以下的对应引脚
3)J2扩展的信号如果CPU板已经使用，则不能扩展；不同种类的CPU板，相同功能的信号如(McBSP串口)，扩展到已经定义的功能的引脚上，如果该CPU没有此类信号(如DMA)，则相应的引脚不扩展，悬空，不能把其他的CPU信号或扩展板信号扩展到该引脚上。
4)75脚是CPU板判断是否有子板扩展的信号，在子板上接地。
5)CPU1、CPU2、CPU3、CPU4是用来指示CPU板种类信号，规定如下“1”代表通过10K电阻上拉到高电平“0”代表接地
图4示出了本实用新型的扩展J1、J2没有扩展的CPU信号的接插件45(也可以称为扩展剩余CPU信号的接插件)，即J3接插件。J3所扩展的信号是J1、J2没有扩展的CPU信号，如AD输入、液晶、串口等和扩展子板间的通讯信号。表3详细说明了的该J3接插件各引脚的含义。
表3
说明1、CPU相同种类的扩展信号优先扩展到J1、J2，J3扩展剩余的CPU信号。
CPU的扩展信号●AD输入信号输入给CPU的AD单元●中断扩展到J2后剩余的中断信号●定时器输出扩展到J2后剩余的定时器输出信号●片选扩展到J1、J2后剩余的片选信号●写字节使能写字节使能信号●DMADMA控制信号●IO通用IO信号●IICIIC总线信号●UART串口通讯信号●LCD液晶控制和数据信号●SYS没有指定的CPU信号，把以上定义中没有的CPU信号扩展到SYS引脚上，不同种类的CPU自行定义，但相同种类的CPU板保持一致。
2、扩展板之间的信号扩展板之间的通讯信号USER代表扩展板之间的信号接口，除了CPU板以外的扩展板可以在“USER”引脚扩展信号，和其它扩展板相连。
● ADn/USERAD输入信号●Dan/USERDA输出信号●IO/USERIO信号●USER没有定义的扩展板信号，自行定义3 J3扩展的信号如果CPU板已经使用，则不能扩展；不同种类的CPU板，相同功能的信号如(UART串口)，扩展到已经定义的功能的引脚上，如果该CPU没有此类信号(如VLINE)，则相应的引脚不扩展，悬空，不能把其他的CPU信号或扩展板信号扩展到该引脚上。
下面再列举本实用新型可以使用的两种总线(接插件)，其中，一种总线是E-PLAY总线，一种总线是E-LAB总线。
E-PLAY总线1、物理特性在模块的上下两侧各布置一排双排针，双排针为上孔下针的形式，方便模块上下搭接。双排针的间距为2.54mm，上排为60P，下排为70P。右侧为40P。(模块的外形及规划器件的位置、属性要求见附图)2、信号线的种类SPI(8)、IIC(2)、IIS(5)、UART(2)、T/C(2)、EXINT(5)、ANOLOGIN(8)、ANOLOGOUT(2)、VREF(2)、PWM(8)、GIO(16)、D(16)、A(16)、CS(8)、WR(1)、RD(1)、WAIT(1)、RSTOUT(1)、/R/S/T/O/U/T(1)、扩展(12)、LCD(28)、触摸屏(4)、MCBSP(16)及部分保留备用线共约160线。
设计要求1.设计CPU板时，当CPU具有串口(或全功能串口)、USB、JTAG、CAN等功能或其中某项功能时，要尽量在模块的左侧优先布置串口DB9(孔，交叉)、NET、JTAG等接口，PORTA的两侧布置USB和CAN(已经过电平转换和隔离驱动)接口。当板上没有NET功能电路时，将USB接口移至NET接口的位置。
2.CPU板上要至少有简易串口、USB(从)各一路，CPU不具有功能的，要在CPU板上扩展。
3.在设计CPU板时，如果CPU没有串口、SPI接口或IIC接口，在通用IO够用时可用通用IO按以下先后顺序模拟一组SPI接口、一组IIC接口和一组简易串口。
4.在设计CPU板时，如果CPU没有外扩存储器总线接口，在通用IO够用时优先用通用IO模拟D0-D7、A0-A3、CS0-CS3、/W/R、/R/D。如果通用IO不够时，可只模拟D0-D7(D0-D3)、A0-A2、CS0-CS1、/W/R、/R/D。
5.在CPU板上已经被占用的信号线不要再引向PORTA、B、C。
6.设计CPU板时，当CPU具有TFT液晶控制器，而没有触摸屏功能时，要在CPU板上扩展触摸屏功能并与接口相连。
7.无论CPU板，还是接口板，所有的模拟信号的范围为0--+2.5V。
8.所有用到的选择开关(跳线)优先选用跳线，其次为表贴开关。
9.CPU板不要占用扩展信号线(接口EIO0-EIO9，接口板模拟信号输出0--1)。
10.接口板上没有用到的信号线要悬空，不要与电源或地相连。
11.数字地DGND与模拟地AGND在CPU板上电源接口附近通过0欧电阻与电源接口的GND相连。
12.板上用到的接口(PORT A、B、C和JTAG)引脚焊盘为外径62mil，孔径35mil；电源接口的引脚焊盘为外径160mil，孔径60mil。
E-PLAY总线包括PORT A接口，PORT B接口，PORT C接口，以及JIAG接口和电源接口，下面分别定义这些接口
PORTA接口定义
PORTB接口定义
PORT C接口定义
JTAG接口定义
注JTAG接口的电源(VCC)要参考CPU芯片的技术手册和JTAG电缆线的要求。
电源接口定义
E-LAB总线1、物理特性在模块的上下两边各布置一排双排针，上排针为16P，下排针为24P；双排针的间距为2.54mm。
2、总线定义Ja Jb包含了16条数据总线(D0-D15)，16条地址总线(A0-A15)，12条控制总线(CS0-CS3、LCS0-LCS3、ALE、IOWR、IORD、INT)，4种电源线(VCC、+12V、-12V、GND)。
总线中的双向数据线，在CPU板上要通过245驱动后再与CPU芯片的数据线相连，245要通过RD及由CS0---CS7译码生成总地址控制信号所控制。在设计接口板时要保证其数据线在空闲时为高阻状态，否则必须加接隔离电路。没有用到的数据线可悬空。
总线中的地址线，CPU板输出，在CPU板上要通过244驱动后再与接口引脚相连，接口板上不用时要悬空。
片选信号线，CPU板输出，接口板输入，低电平有效，设计CPU板时，不用的引脚要悬空。而在设计接口板时，要通过8选1开关(跳线)来选择；在分配地址空间时，每个片选信号的最小地址范围应大于256个字节。
外部中断请求信号，5V TTL电平，CPU板输入，接口板输出，低电平有效，在CPU板上，没有用到的中断线要优先使用低编号的中断线填充，如果CPU是3V器件，必须通过244/245隔离。
需要指出的是，以上说明是解释性的而不是限制性的，其目的是便于本领域普通技术人员理解本实用新型。因此，可以根据本实用新型的原理对具体内容进行适应性修改，例如上述的J1、J2、J3接插件以及PORTA、B、C的各引脚的定义可以根据实际需要改变或重新定义。
权利要求1.一种具有插接模板的实验仪，其特征在于实验仪的每个模板分别通过插接槽和相对应的插接头连接。
2.根据权利要求1所述的实验仪，特征在于，所述插接槽和插接头是总线结构接插件。
3.根据权利要求2所述的实验仪，其特征在于，总线结构接插件的数据线引脚具有备用数据线引脚。
4.根据权利要求3所述的试验台，其特征在于，所述备用数据线引脚为2n个，其中n为大于等于或大于3的整数。
5.根据权利要求2所述的实验仪，其特征在于，所述的总线结构接插件具有互通的插接槽和插接头，其中插接槽固定在模板一面，而插接头固定在模板的另一面。
6.根据权利要求2所述的实验仪，其特征在于，所述的总线结构接插件包括扩展地址、数据总线和控制总线的第一接插件；扩展外设信号的第二接插件，以及扩展第一接插件和第二接插件没有扩展的剩余CPU信号的第三接插件。
7.根据权利要求6所述的实验仪，其特征在于，所述的控制总线包括读写信号线和片选信号线。
8.根据权利要求6所述的实验仪，其特征在于，剩余CPU信号包括AD输入、液晶、串口和扩展子板间的通信信号。
9.根据权利要求6所述的实验仪，其特征在于，在模板上的不同位置分别设置第一接插件、第二接插件和第三接插件。
10.根据权利要求6所述的实验仪，其特征在于，在模板上的不同位置分别设置第一接插件和第二接插件。
专利摘要本实用新型是一种具有扩展总线模板的实验仪，其特征在于实验仪的每种模板分别通过插接槽和相对应的插接头连接。由于模板之间通过插接槽与插接头连接，从而使诸多模板可以直接互连，而不需要每个模板直接与实验仪底板连接，从而可以减少模板的占有空间，节省连接软线，并且可以使实验仪板面整洁，有利于功能扩展、节约成本、方便升级及教学演示。
文档编号G09B25/00GK2893824SQ20062011587
公开日2007年4月25日 申请日期2006年5月19日 优先权日2006年5月19日
发明者毕才术 申请人:毕才术