时序控制器和具有该时序控制器的显示装置的制作方法

专利名称：时序控制器和具有该时序控制器的显示装置的制作方法
技术领域：
本发明涉及时序控制器和具有该时序控制器的显示装置。更具 体地，本发明涉及能够简化逻辑电路并减少图像数据的延迟时间的 时序控制器。
背景技术：
大体上，液晶显示器包括用于驱动显示图4象的显示面板的驱动 单元。该驱动单元包括时序控制器、^t据驱动器和4册^l驱动器。时序控制器响应于从外部装置施加的数据使能信号生成多种 控制信号。时序控制器还接收来自外部装置的图像数据并将图像数 据转换成能够在数据驱动器中处理的图像数据。数据使能信号包括有效周期，在该有效周期期间，处理的图像 数据被施加到数据驱动器，以及消隐周期，在该消隐周期期间，处 理的图像数据不会被施加到数据驱动器。时序控制器在数据使能信 号的有效周期期间生成控制信号并将该控制信号施加到栅极和数 据驱动器。6然而，由于图傳Jt据与控制信号同步地4皮施加到凄t据驱动器并 且在数据使能信号的有效周期开始之后生成控制信号，因此图像数 据被延迟了。此外，在基于数据使能信号生成内部使能信号的情况下，由于 控制信号根据内部使能信号而生成，图像数据被延迟的更多。发明内容本发明的 一个示例性实施例提供了 一种能够简化逻辑电路并 减少图像数据的延迟时间的时序控制器。本发明的另一个示例性实施例还提供了一种具有上述时序控 制器的显示装置。在本发明的一个示例性实施例中，时序控制器包括计数器、存 储器、比较器和脉沖发生器。计数器接收具有多个脉沖(其中每一 个均包括一个有效周期和一个消隐周期)的使能信号，并通过对使 能信号的力永冲计数来确定每个脉沖的宽度。存储器顺序地存储每个 脉冲的计数值。比较器读出先前存储在存储器中的多个脉沖的先前 的脉冲的计数值，并乂人前一脉沖的计tt值中减去一个预定的参考值 以输出 一个比较值。脉冲发生器基于比较值在前一脉沖的消隐周期 中生成控制信号，该控制信号用于当前信号。在本发明的另 一个示例性实施例中，显示装置包^"时序控制器 和面板模块。该时序控制器响应于具有多个脉冲(每一个均包括一 个有效周期和一个消隐周期)的外部使能信号生成多个控制信号和 图像数据。该面板模块包括响应于图像数据显示图像的显示面板和 响应于控制信号控制显示面板的驱动器。此外，该时序控制器包括内部使能信号发生器、数据处理器、 第一信号处理器和第二信号处理器。内部使能信号发生器使用预定 的第一参考时钟将外部使能信号转换为内部使能信号。数据处理器 基于内部使能信号转换图像数据。第一信号处理器使用外部使能信 号和预定的第二参考时钟生成快于外部使能信号的有效周期生成 的第一控制信号并将第一控制信号施加到驱动器。第二信号处理器 基于内部使能信号生成第二控制信号并将第二控制信号施加到驱 动器。根据上面所述，时序控制器基于外部使能信号生成内部使能信 号并使用内部使能信号来处理数据和信号。而且，时序控制器确定 外部使能信号的多个脉冲中的每一个的宽度并使用计数值生成施 加到用于显示面板的驱动器的控制信号。特别地，时序控制器生成 施加到栅极驱动器的垂直起始信号或施加到数据驱动器的反相信号(inversion signal )，因此防止或有效消除了施加到显示面^反上的 图像数据的延迟。


结合附图考虑，通过参考下面的详细描述，本发明的上述和其 他方面、特征和优点将变得显而易见，其中图1是示出了根据本发明的时序控制器的示例性实施例的框图；图2是示出了图1中所示的信号的波形的图；图3是示出了根据本发明的显示装置的示例性实施例的框图；图4是示出了图3中所示的时序控制器的框图；以及图5是示出了图3和图4中所示的信号的波形的图。
具体实施例方式
下面将参照附图更加充分地描述本发明，其中示出了本发明的 示例性实施例。然而，本发明可以以多种不同的形式^皮实J见并且不 应理解为限于在此所陈述的实施例。更确切地，提供这些实施例是 为了能使本公开更加彻底和完整，并且向本领域的技术人员全面表 达本发明的范围。在说明中相同的参考标号表示相同的元件。
应当理解，当一个元件^皮指出在另一个元4牛"上"时，它可以 是直接在另一个元件上或者插入元件可存在于其间。相反，当一个 元件被指出直接在另一个元件上时，没有插入元件存在。正如在此 4吏用的术i吾"和/或"包^^舌相关的列出项目中的一个或者多个的4壬意 和全部的组合。
应当理解，虽然在此可以4吏用术i吾"第一"，"第二""第三，， 等来描述不同的元件、部件、区域、层和/或者部分，这些元件、部 件、区域、层和/或者部分不应4皮这些术语所限制。这些术语l又用于 将一个元件、部件、区域、层或者部分另一个元件、部件、区域、 层或者部分相区别。因此，下面讨i仑的第一元件、部件、区域、层 或者部分在不背离本发明教导的情况下可以称为第二元件、部件、 区域、层或者部分。
在此使用的术语4义用于描述特定实施例的目的而不是为了限 制本发明。正如在此使用的，单数形式的"一个"、以及"这个，， 也包括复数形式，除非文中有其它明确指示。应当进一步理解，当 在本说明书中使用术语"包含"和/或"包含"，或者"包括"和/ 或"包括"时，是指存在所声称的特征、区域、整数、步骤、操作、
9元件、和/或部件，^f旦是并不排除还存在或附加一个或多个其它的特 征、区域、整数、步骤、操作、元件、部件、和/或其组合。
J:匕夕卜，在此可4吏用i者如"下面的，，或"底部的，，以及"上面的，， 或"顶部的，，的相关术语，以描述如图中所示的一个元件与另一元 件的关系。应当理解，除图中所示的方位之外，相关术语将包括装 置的不同方位。例如，如果翻转一个附图中的装置，那么^皮描述为
在其它元件的"下"侧上的元件将#:定位为在其它元件的"上，，侧 上。因此，根据附图的特定方位，示例性术语"下面的"可包括"上 面的"和"下面的"方位。类似地，如果翻转一个附图中的装置， 那么被描述为在其它元件"下面，，或"之下，，的元件将4皮定位为在 其它元件"上面"。因此，示例性术i吾"下面"或"之下"既可包 4舌上面又可包4舌下面的方^f立。
除非另外定义，所有在此使用的术语(包括技术和科学术语)
与本发明所属领域的普通技术人员通常所理解的具有相同的意思。 应当进一步理解，那些术i吾，例如在通常j吏用的字典中所定义的，
应该被解释为具有与相关技术以及当前公开的上下文中的意思相 一致的意思，并且除非在此特别定义，其不应^皮解释为理想的或者 过于正式的意义。
这里将参照作为本发明的理想化实施例的示意图的4黄截面图 来描述本发明的示例性实施例。同才羊i也，来自由例^7制造4支术和/ 或公差导致的图的形状变化是预期的。因此，本发明的实施例不应 被解释为限制于在此示出的区域的特定形状而是包括由例如制造
导致的形状的偏差。例如，示出的或者^皮描述为平面的区i或，典型 地，可以具有粗糙的和/或非线性的特征。而且，被示出的尖角可以 是圓形的。因此，在图中示出的区域实际上是示意性的并且其形状 并不是为了示出区域的精确形状而且并不是为了限制本发明的范围。下面，将参照附图更详细地描述本发明。
图1是示出了根据本发明的时序控制器的示例性实施例的框
图。图2是示出了图1中所示的信号的波形的图。
参照图1和图2，时序控制器100包括计数器110、存储器120、 电可擦除可编程只读存储器("EEPROM") 130、比较器140以及 月永冲发生器150。
计数器110接收来自外部装置(未示出)的具有多个脉冲的使 能信号DE，并对相对于使能信号DE的每个脉沖的预定参考时钟 RCLK的脉沖数计数。
虽然没有在图1和图2中示出，但是时序控制器IOO用于显示 装置，因此时序控制器100接收来自外部装置的外部控制信号以生 成用于显示装置的图像数据和控制信号。时序控制器100应用于其 上的显示装置将在下面参照图3和图4更详细地描述。
如图2所示，使能信号DE的每个脉沖包括一个有效周期AA 和一个消隐周期BA。有^:周期AA ^皮定义为这才羊一个周期在该 周期期间，从时序控制器100输出图像数据，并且消隐周期BA被 定义为这样一个周期在该周期期间，不从时序控制器100输出图 像数据。
在本示例性实施例中，计数器110对在使能信号DE的每个脉 冲的有效周期AA和消隐周期期间出现的参考时钟RCLK的脉冲数 计数。这意味着计数器110确定使能信号DE的每个脉冲的脉冲宽 度。作为另一个实例，计数器110可以对在使能信号DE的每个脉 冲的消隐周期BA期间出现的参考时钟RCLK的脉冲数计数，并且 这意味着计数器110确定消隐周期BA的宽度。
ii对应于使能信号DE的每个脉沖的脉冲宽度的计数值CNTi被 顺序地存储在存储器120中。计数值CNTi可以由位组合来表示。 可以通过使用计数值CNTi将脉沖宽度表示为二进制数或十进制 数。存储器120顺序地存储从计数器110输出的、对使能脉冲DE 的每个脉沖的计数值。
同时，EEPROM 130存储关于控制信号的生成时序的之前的信 息。具体地，EEPROM 130存储作为数字值的信息，其指示控制信 号的生成比每个脉沖的有效周期AA快了多少。在本示例性实施例 中，存储在EEPROM 130中的信息被定义为参考值CNTr。
比较器140从存储器120读取使能信号DE的前一脉冲的计数 值CNTi-1 ，并乂人EEPROM 130读取参考值CNTr。比4交器140 乂人前 —脉沖的计翁:值CNTi-1中减去参考值CNTr并输出确定控制信号 CS的生成时序的比较值CNTc。从比较器140输出的比较值CNTc 4皮施加到脉沖发生器150。
例如如图2所示，当4艮设前一脉沖的计数值CNTi-1是52并且 参考值CNTr是6时，则比较值CNTc是46。对使能信号DE的下 一个脉冲计凄t时，当计凄t值变为46时脉冲发生器150输出控制信 号CS。在本示例性实施例中，参考值CNTr小于消隐周期BA的计 数值。这是因为在参考值CNTr大于消隐周期BA的计数值的情况 下，控制信号CS可以在有效周期AA结束之前生成。因此，参考 值CNTr被设置为小于消隐周期BA的计数值，使得控制信号CS 可以在前一月永冲的消隐周期BA中生成。
此外，作为本发明的一个实例，控制信号CS可以是垂直起始 信号或反相信号。下面将参照图3进一步详细描述垂直起始信号和 反相信号。如上所述，在有效周期AA开始之前基于前一脉冲的计数值生 成控制信号CS,因此减少了图像数据的延迟。
图3是示出了根据本发明的显示装置的示例性实施例的框图。 图4是示出了图3中所示的时序控制器的框图。图5是示出了图3 和图4中所示的信号的波形的图。
参照图3,显示装置700包括时序控制器200和面一反才莫块600。 时序控制器200接收外部使能信号DEx、主时钟信号MCLK和图 像数据I-DATA。
如图4所示，时序控制器200包括^T入处理器210、内部4吏能 信号发生器220、数据处理器230、第一信号处理器240和第二信 号处理器250。
输入处理器210将外部使能信号DEx传输至内部使能信号处理 器220和第一信号处理器240，将主时钟信号MCLK传输至ft据处 理器230和第二信号处理器250，并将图像数据I-DATA传输至数 据处理器230。输入处理器210可以是电连接外部装置(未示出) 和时序控制器200的4妾口 。外部装置可以是计算才几系统(未示出) 或图形控制器(未示出)。
如图5所示，外部使能信号DEx包括多个脉冲，其中每个脉冲 均包括一个有效周期AA (在该期间图像数据I-DATA被输出至数 据处理器230)和一个消隐周期BA (在该期间不输出图像数据 I-DATA)。因此，有岁文周期AA和消隐周期BA可以^皮定义为外部 使能信号DEx的每个脉冲的一个周期。
内部使能信号发生器220接收外部使能信号DEx和一个预定的 第一参考时钟RCLK1并且4吏用第一参考时钟RCLK1将外部4吏能信号DEx转换为内部使能信号DEi。由内部使能信号发生器220生成的内部使能信号DEi被施加到数据处理器230和第二信号处理器250。
在本示例性实施例中，内部^吏能^f言号DEi可以具有高于外部偵:能信号DEx的频率i (其中i是等于或大于2的常数)倍的频率。当如图5所示的々ii殳i为3时，内部4吏能信号DEi包括对应于外部使能信号DEx的一个脉冲的一个周期的第 一到第三有效周期AA1 、AA2和AA3以及第一到第三消隐周期BA1、 BA2和BA3。第一、第二和第三有效周期AA1、 AA2和AA3中的每一个都具有对应于外部使能信号DEx的有效周期AA的1/3个周期的宽度，并且第一、第二和第三消隐周期BA1、 BA2和BA3中的每一个诸卩具有^j"应于外部^f吏能信号DEx的消隐周期BA的1/3个周期的宽度，如图5中所示。
再次参照图4,数据处理器230接收主时钟信号MCLK和图像数据I-DATA并且基于内部使能信号DEi将图像数据I-DATA转换为红数据R-DATA、绿数据G-DATA和蓝数据B-DATA。该红数据R-DATA、绿数据G-DATA和蓝数据B-DATA以与主时钟信号MCLK同步的方式被施加到面板才莫块600 。
数据处理器230在内部使能信号DEi的有效周期AA期间输出红数据R-DATA、绿数据G-DATA和蓝数据B-DATA并且在内部使能信号DEi的消隐周期BA期间不输出红^t据R-DATA、绿数据G-DATA和蓝数据B-DATA。
第一信号处理器240包括与图1中所示的时序控制器IOO的块配置相同的块配置。第一信号处理器240接收外部使能信号DEx和预定的第二参考时钟RCLK2并且基于第二参考时钟RCLK2对外部使能信号DEx的脉冲宽度计数。第一信号处理器240从计数值中减去预定的参考值以快于外部使能信号DEx的有效周期AA的开始时序来生成垂直起始信号STV和反相信号REV。垂直起始信号STV和反相信号REV #1施加到面板才莫块600。
第二信号处理器250基于内部使能信号DEi生成水平起始信号STH、输出起始信号TP和棚-才及时钟信号CPV并且将水平起始信号STH、输出起始信号TP和栅极时钟信号CPV施加到面板模块600。
如图3所示，显示模块600包括显示面板300、数据驱动器400和栅极驱动器500。
数据驱动器400接收来自时序控制器200的红数据R-DATA、绿数据G-DATA和蓝数据B-DATA并且响应于水平起始信号STH、输出起始信号TP和反相信号REV以模拟的形式输出多个数据信号DSl DSn。数据信号DSl DSn ^皮施加到显示面玲反300。在本示例性实施例中，水平起始信号STH指示教:据4言号DSl DSn的开始，输出起始信号TP确定来自数据驱动器400的数据信号DSl DSn的输出时序，并且反相信号REV将数据信号DSl DSn的极性反相。
4册才及驱动器500响应于垂直起始信号STV和4册纟及时钟信号CPV顺序地输出多个栅极信号GSl GSn。栅极信号GSl GSn被施加到显示面板300。垂直起始信号STV开始栅极驱动器500的操作，并且栅极时钟信号CPV确定来自栅极驱动器500的栅极信号GSl GSn的l命出时序。
参照图5，在第一有效周期AA1开始之前生成垂直起始信号STV,并且在预定的时间间隔过去之后从栅极驱动器500顺序输出栅极信号GSl GSn。如上所述，垂直起始信号的生成快于内部使能信号DEi,使得第一栅极信号GS1的输出时序变得更快。
15特别地，在每个栅极信号的高周期中存在预充电周期使得预充
电周期先于施加真实数据的周期的情况下，即使内部使能信号DEi的第一有，文周期AA1开始，也在予贞定时间间隔过去之后施力。真实的凌t据。因此，图〗象凄t据的延迟可发生在对其施加预充电方案(scheme )的显示面部300中。
然而，根据上述方案，垂直起始信号STV的输出时序变得更快，因此减少了在对其施加了预充电方案的显示面板中发生的图像凄史据的延迟时间。
再次参照图3,显示面板300包括栅极线GLl GLn、数据线DLl DLn、多个开关器件SW以及多个像素电极PE。
才册才及线GLl GLn在第一方向延伸并且ltl居线DLl DLn排列在与第一方向基本垂直的第二方向上。栅极线GLl GLn电连接至栅极驱动器以顺序接收斥册极信号GSl GSn。
数据线DLl DLn在第二方向上延伸并且排列在第一方向上。当与才册才及线GLl GLn交叉时，凄大据线DLl DLn与4册才及线GLl GLn绝缘。数据线DLl DLn电连接至数据驱动器400以接收数据信号DSl DSn。
每个开关器4牛SW均电连4妻至棚-才及线GLl GLn中只于应的4册才及线以及数据线DLl DLn中对应的数据线。此夕卜，每个开关器件SW连接至像素电极PE中对应的像素电极，并且滤光器以一对一的方式对应于像素电极PE进行排列。滤光器包括红色像素R、绿色像素G和蓝色像素B。
分别对应于红色像素R、绿色像素G和蓝色像素B的像素电极PE分别接收通过转换红数据R-DATA、绿数据G-DATA和蓝数据B-DATA而获得的数据信号DSl DSn。因此，分别对应于红色像素R、绿色像素G和蓝色像素B的三个像素可以基于数据信号DSl DSn显示期望的图像。
图3中，在一个实施例中示出了这种结构其中红色像素R、绿色像素G和蓝色像素B顺序地沿数据线DLl DLn的纵向方向排列，但是本结构并不限于此。因此，红色像素R、绿色像素G和蓝色〈象素B可以以多种结构和形状排列。
根据时序控制器和显示装置，时序控制器基于外部使能信号生成内部使能信号并使用内部使能信号处理数据和信号。并且，时序控制器确定外部使能信号的每个脉沖的宽度并使用计数值生成将净皮施加到用于显示面纟反的f史据驱动器上的控制信号。
特别地，时序控制器生成施加到数据驱动器的垂直起始信号或者施加到凄t据驱动器的反相信号，因此防止或有效消除了施加到显示面板的图像凄t据的延迟。
尽管本发明参照其示例性实施例被具体示出和描述，但是本领域的普通技术人员应当理解，在不背离本发明权利要求所定义的精神或范围的情况下可以进4亍各种形式和细节的^f奮改。
1权利要求
1.一种时序控制器，包括计数器，接收具有多个脉冲的使能信号，其中所述多个脉冲中的每一个均包括有效周期和消隐周期，并且确定所述使能信号的多个脉冲中的每一个的宽度；存储器，顺序地存储所述多个脉冲中的每一个的计数值；比较器，读出先前存储在所述存储器中的所述多个脉冲的前一脉冲的计数值，并从所述前一脉冲的计数值中减去预定的参考值以输出比较值；以及脉冲发生器，基于所述比较值在所述前一脉冲的所述消隐周期内生成控制信号，所述控制信号用于当前信号。
2. 根据权利要求1所述的时序控制器，其中，所述计数器接收参 考时钟并对在所述使能信号的所述多个脉沖的每一个的所述 有效周期和所述消隐周期中生成的所述参考时钟的脉冲数进 行计数。
3. 根据权利要求1所述的时序控制器，其中，所述计数器接收参 考时钟并对在所述使能信号的所述多个脉冲的每一个的所述 消隐周期中生成的所述参考时钟的脉沖数进行计数。
4. 根据权利要求3所述的时序控制器，其中，所述参考值小于所 述消隐周期的计数值。
5. 根据权利要求1所述的时序控制器，还包括电可擦除可编程 只读存储器，其中存储所述参考值。
6. —种显示装置，包括时序控制器，响应于具有多个脉沖的外部使能信号生成多个控制信号和图像数据，其中所述多个脉冲中的每一个均包括有效周期和消隐周期；以及面才反才莫块，包4舌显示面4反，响应于所述图傳4t据而显示图像；以及驱动器，响应于所述控制信号而控制所述显示面板，其中，所述时序控制器包括内部使能信号发生器，使用预定的第 一参考时钟将所述外部使能信号转换为内部使能信号；数据处理器，基于所述内部使能信号转换所述图像数据；第一信号处理器，使用所述外部使能信号和预定的第二参考时钟生成第一控制信号，并将所述第一控制信号施加到所述驱动器，所述第一控制信号快于所述外部使能信号的所述有凌丈周期而生成；以及第二信号处理器，基于所述内部使能信号生成第二控制信号，并将所述第二控制信号施加到所述驱动器。
7. 才艮据权利要求6所述的显示装置，其中所述第一信号处理器包括计数器，接收所述外部使能信号以确定所述多个脉冲中的每一个的宽度；存储器，顺序地存储所述多个脉冲中的每一个的计凄t值；比较器，读出先前存储在所述存储器中的所述多个脉冲的前一脉冲的所述计数值，并且从所述前一脉沖的计数值中减去预定的参考值以输出比较值；以及脉沖发生器，基于所述比较值在所述前一脉沖的消隐周 期内生成所述第 一控制信号，所述第 一控制信号用于当前信 号。
8. 根据权利要求7所述的显示装置，其中，所述计数器接收所述 第二参考时钟并对在所述外部使能信号的所述多个脉冲中的每一个的所述有效周期和所述消隐周期中生成的所述第二参考时钟的脉冲数进行计数。
9. 根据权利要求7所述的显示装置，其中，所述计数器接收第二 参考时钟并对在所述外部使能信号的所述多个脉冲中的每一 个的所述消隐周期中生成的所述第二参考时钟的脉冲数进行计数。
10. 根据权利要求7所述的显示装置，还包括电可擦除可编程只 读存储器，其中存储所述参考值。
11. 根据权利要求6所述的显示装置，其中，所述内部使能信号发 生器将所述外部使能信号频分为i倍，以生成具有分别与所述 外部使能信号的所述多个脉冲相对应的i个脉冲的所述内部使 能信号，其中i为等于或大于2的常数。
12. 根据权利要求11所述的显示装置，其中，所述内部使能信号 的所述多个脉沖中的每一个均包括与所述外部使能信号的1/3 周期相对应的内部有效周期，以及与所述外部使能信号的1/3 周期相对应的内部消隐周期。
13. 根据权利要求6所述的显示装置，其中所述驱动器包括数据驱动器，将数据信号施加到所述显示面板；以及 栅极驱动器，顺序地将栅极信号施加到所述显示面板。
14. 根据权利要求13所述的显示装置，其中，所述第一控制信号包括垂直起始信号，其启动所述棚-极驱动器的操作。
15. 根据权利要求14所述的显示装置，其中，所述参考值小于所述消隐周期的所述计数值。
16. 根据权利要求13所述的显示装置，其中，所述第一控制信号包括反相信号，其将从所述数据驱动器输出的所述数据信号的才及4生反相。
全文摘要
在时序控制器和显示装置中，该时序控制器基于外部使能信号生成内部使能信号，并使用内部使能信号处理图像数据。该时序控制器确定外部使能信号的多个脉冲中的每一个的宽度，并从计数值中减去一个预定的参考值，以快于外部使能信号的有效周期生成控制信号。控制信号被施加到驱动器上，该驱动器驱动在其上显示图像的显示面板。在一个示例性实施例中，控制信号用作垂直起始信号，其启动将栅极信号施加到显示面板的栅极驱动器的操作，因此防止或有效消除了施加到显示面板的图像数据的延迟。
文档编号G09G3/36GK101656056SQ20091000957
公开日2010年2月24日 申请日期2009年2月23日 优先权日2008年8月20日
发明者朴普允, 韩永洙 申请人:三星电子株式会社