显示驱动电路和测试方法

专利名称：显示驱动电路和测试方法
技术领域：
本发明涉及一种显示驱动电路和测试方法，并且更加具体地，涉及包括测试电路
的显示驱动电路及测试方法。
背景技术：
近年来，诸如LCD电视的液晶显示装置的价格已经大幅的降低，并且价格降低影 响用于在显示装置中的显示驱动控制LSI的价格。同时，由于显示驱动控制LSI的小型化 增加了漏电流等等，并且用于使用测试仪和运送检查的评估的项目的数目被增加，导致测 试时间的增加。结果，测试成本占据了每个显示驱动控制LSI的大部分成本，并且因此，对 减少测试时间的需求正在增长。 关于这点，已经提出包括测试电路的各种显示驱动控制LSI(参见日本 未经审查的专利申请公开No. 2000-147057 (Maeda) 、 No. 2000-19480 (Tachibana)、 No. 2004-126435 (Monda)、以及No. 2004-325978 (Miyata))。现在参考图6，将会描述由 Maeda公布的现有技术的测试电路的构造。图6是示出由Maeda公布的测试电路的构造的 图。用作测试电路的ASIC 20包括选择器电路21、RAM 22、内部逻辑电路23、D/A转换器电 路24、以及模拟开关25。模拟开关25用于在模拟测试信号和内部信号之间进行切换的切 换电路。 在测试操作期间，通过ASIC 20的外部输出引脚和外部输入引脚将ASIC 20连接 至外部测试仪(未示出)。ASIC 20接收来自于外部测试仪的用于测试RAM 22的测试模式 和数字测试信号，并且通过D/A转换器电路24输出模拟测试信号。 在ASIC 20的正常操作期间，选择器电路21将内部逻辑电路23的内部信号传送 (transfer)到RAM 22的数据输入引脚Din至DIO。同时，在测试操作期间，选择器电路21 传送从ASIC 20的外部输入引脚接收到的数字测试信号。选择器电路21正常地选择内部 信号。在接收了选择信号之后，选择器电路21选择数字信号。例如，通过ASIC 20的外部 输入引脚将选择信号直接地提供给外部测试仪。 D/A转换器电路24将从RAM 22的数据输出引脚D0n至D00中的每一个输出并被 输入至用于接收数字信号的输入引脚Bn至BO中的每一个的数字测试信号转换成模拟测试 信号，并且输出来自用于输出模拟信号的输出引脚AOUT的模拟测试信号。RAM 22中的测试 信号是由表示"1"或者"0"的二进位信号组成。通过D/A转换器电路24转换成模拟信号 的测试信号是由多电平信号组成的测试信号。 例如，在ASIC 20的正常操作期间，模拟开关25将从内部逻辑电路23输出的内部 信号传送到ASIC 20的一个外部输出引脚。同时，在测试操作期间，模拟开关25传送从D/ A转换器电路24输出的模拟测试信号。模拟开关25被构造为正常地选择内部信号并且根 据被输入至选择器电路21的选择信号选择模拟测试信号。 在ASIC 20的正常操作期间，RAM 20将来自于数据输出引脚D0n至D00的内部信 号输出至内部逻辑电路23。 RAM 22包括用于接收地址信号的输入引脚Am至A0、用于接收
3写入使能信号的输入引脚WE、以及用于接收芯片使能信号的输入引脚CE。在ASIC 20的 正常操作期间，RAM 22将来自于数据输出引脚D0n至D00的内部信号输出至内部逻辑电路 23。 接下来，将会描述如上所述构造的ASIC 20的测试操作。ASIC 20的外部输出引脚 和外部输入引脚均被连接至外部测试仪。在用于RAM22的测试操作期间，从外部测试仪输 出由单个RAM 22的输入测试模式组成的数字测试信号。通过与测试信号的位数相对应的 多个ASIC 20的外部输入引脚将测试信号输入至ASIC 20。通过选择器电路21将被输入至 ASIC 20的数字测试信号传送到RAM 22。在这样的情况下，选择器电路21被构造为根据选 择信号来选择替代内部信号的测试选择信号。 被传送到RAM 22的数字测试信号被暂时地写入由RAM 22的地址信号(未示出) 指定的地址中，并且然后被读取并且被传送到D/A转换器电路24。数字测试信号通过D/A 转换器电路24被转换成模拟测试信号。然后，模拟测试信号被传送到模拟开关25。例如， 模拟开关25被构造为根据选择信号来选择替代内部信号的测试信号，并且将所选择的测 试信号提供给ASIC 20的一个外部输出引脚。外部测试仪将从ASIC 20输出的模拟测试信 号与期望值进行比较，从而确定RAM22是否存在缺陷。 在用于RAM 22的测试操作期间，从RAM 22输出由二进位信号组成的数字测试信 号。D/A转换器电路24将输出测试信号转换成由多电平信号组成的模拟测试信号。然后， 模拟开关25在被转换成模拟信号的测试信号和内部信号之间进行切换，并且从ASIC 20的 外部输出引脚输出被切换的信号。因此，例如，仅仅需要一个外部输出引脚来将RAM 22的 测试信号输出至外部测试仪。因此，测试电路能够被连接至具有少量的外部输出引脚的外 部测试仪。

发明内容
在图6中所示的现有技术中，需要额外地提供D/A转换器电路，该D/A转换器电路 为一个外部输出引脚将由二进位信号组成的数字测试信号转换成由多电平信号组成的模 拟测试信号，并且该D/A转换器电路提供模拟开关，用于在内部信号和模拟测试信号之间 进行切换。这导致芯片面积的显著增加。在将测试电路连接至外部测试仪以开始测试的情 况下，在大多数情况下，被整合在测试电路中的D/A转换器电路的特性(例如，分辨率和线 性)被进行评估。 此外，必须多次重复一系列的处理，在处理中，通过将信号切换成内部信号来将数 据发送到D/A转换器电路，并且在D/A转换器电路输出输出值时开始测试。这引起测试时 间增加的问题。 本发明的第一示例性实施例是一种显示驱动电路，其包括多个驱动器电路；控 制电路，所述控制电路控制多个驱动器电路；以及第一选择器，所述第一选择器选择外部接 收到的视频输入信号和来自于控制电路的内部操作信号中的一个，并且将所选择的信号提 供给多个驱动器电路中的每一个。通过这样的包括选择器的简单电路构造，能够从驱动器 电路中提取控制电路的内部操作信号，从而能够容易地执行测试。此外，能够抑制成本和芯 片面积的增加。 本发明的第二示例性方面是一种用于显示驱动电路的测试方法，所述显示驱动电路包括多个驱动器电路和控制多个驱动器电路的控制电路，所述方法包括在正常操作期 间，通过选择器将外部接收到的视频输入信号提供给多个驱动器电路中的每一个；并且在 测试模式期间，将视频输入信号切换成控制电路的内部操作信号，并且通过选择器将内部 操作信号提供给多个驱动器电路中的每一个。根据本发明的第二方面，能够从驱动器电路 中提取控制电路的内部操作信号，从而能够容易地执行测试。 根据本发明的示例性方面，能够提供一种显示驱动电路和能够容易地执行测试和 抑制成本和芯片面积的增加的测试方法。


结合附图，从某些示例性实施例的以下描述中，以上和其它示例性方面、优点和特 征将更加明显，其中 图1是示出根据本发明的第一示例性实施例的包括测试电路的液晶显示驱动控 制LSI的构造的图； 图2是示出根据第一示例性实施例的在液晶显示驱动控制LSI中使用的驱动器电 路的构造的图； 图3是示出根据第一示例性实施例的包括测试电路的液晶显示驱动控制LSI的操 作的时序图； 图4是示出根据第一示例性实施例的包括测试电路的液晶显示驱动控制LSI的操 作的时序图； 图5是根据本发明的第二示例性实施例的包括测试电路的液晶显示驱动控制LSI 的构造的图；以及 图6是示出根据现有技术的测试电路的构造的图。
具体实施例方式[第一示例性实施例] 参考图1和图2，描述了根据本发明的第一示例性实施例的用于液晶显示驱动控 制LSI的测试电路。图1是示出根据本示例性实施例的包括测试电路的液晶显示驱动控制 LSI的构造的图。图2是示出根据本示例性实施例的在液晶显示驱动控制LSI中使用的驱 动器电路的示例的图。根据本示例性实施例的液晶显示驱动控制LSI具有用于根据视频输 入信号来输出灰阶电压的正常操作时段，和测试模式时段。 如图1中所示，根据本示例性实施例的液晶显示驱动控制LSI包括视频输入信号 端子1、测试信号端子2、时钟信号端子3、水平同步信号端子4、开始信号端子5、驱动器电 路6-1至6-z、灰阶电压生成电路7、驱动器输出端子8-1至8-z、第一选择器13、移位寄存 器14、显示控制逻辑电路15、内部数据总线17、内部转储(dump)信号线18、以及灰阶电压 线19。 视频输入信号端子1被连接至第一选择器13。第一选择器13接收来自于视频输 入信号端子1的视频输入信号。测试信号端子2被连接至第一选择器13和显示控制逻辑 电路15中的每一个。第一选择器13和显示控制逻辑电路15中的每一个接收来自于测试 信号端子2的测试信号。术语"测试信号"是指用于将液晶显示驱动控制LSI设置为测试模式的信号。在本示例性实施例中，假定其中测试信号被设置为高电平的时段被定义为测
试模式时段，并且其中测试信号被设置为低电平的时段被定义为正常操作时段。 时钟信号端子3被连接至移位寄存器14和显示控制逻辑电路15中的每一个。移
位寄存器14和显示控制逻辑电路15中的每一个接收来自于时钟信号端子3的时钟信号。
水平同步信号端子14被连接至显示控制逻辑电路15和驱动器电路6-l至6-z中的每一个。
显示控制逻辑电路15和驱动器电路6-1至6-z均接收来自于水平同步信号端子4的水平
同步信号。 开始信号端子5被连接至显示控制逻辑电路15。显示控制逻辑电路15接收来自
于开始信号端子5的开始信号。显示控制逻辑电路15将开始脉冲信号输出至移位寄存器
14。术语"开始脉冲信号"是指用于开始移位寄存器14的移位操作的信号。 根据本示例性实施例的移位寄存器14使用从显示控制逻辑电路15接收到的开始
脉冲信号来作为数据，并且根据时钟信号来执行用于顺序地输出采样信号SP1至SPz的脉
冲的操作。来自于移位寄存器14的采样信号SP1至SPz分别被输入至驱动器电路6-l至
6-z。 灰阶电压生成电路7输出灰阶电压Vl至V2n的2n个电压值。驱动器电路6-l至 6-z分别被连接至灰阶电压生成电路7的2"个灰阶电压线19，并且均被提供有灰阶电压。 此外，驱动器电路6-1至6-z均被连接至内部数据总线17。驱动器电路6-1至6-z的输出 分别被连接至驱动输出端子8-l至8-z。注意，在下面将会详细地描述驱动器电路6-l至 6-z中的每一个的构造。 第一选择器13在用于在测试模式中使用的内部转储信号和用于在正常操作中使 用的视频输入信号之间进行切换，并且输出该信号中的一个。术语"内部转储信号"是指显 示控制逻辑电路15的内部逻辑电路的内部操作信号。第一选择器13的一个输入端子被连 接至视频输入信号端子1以接收n位视频输入信号。第一选择器13的另一个输入端子被 连接至内部转储信号线18以接收n位内部转储信号。第一选择器13的输出端子被连接至 内部数据总线17。 换言之，第一选择器13根据LSI是处于测试模式时段还是处于正常操作时段来将 n位视频输入信号和n位内部转储信号中的一个输出至驱动器电路6-1至6-z中的每一个。 即，在正常操作期间，通过内部数据总线17传送视频输入信号，并且在测试模式期间，将通 过内部数据总线17传送的信号切换成内部转储信号。 如图2中所示，驱动器电路6-1至6-z中的每一个包括驱动器电路9、灰阶选择开 关10、具有n位宽度的第一 n位锁存器11、以及具有n位宽度的第二 n位锁存器12。
第一 n位锁存器11接收来自于内部数据总线17的n位数据。具体地，第一 n位 锁存器11在正常操作时段接收n位视频输入信号，并且在测试模式时段接收n位内部转储 信号。此外，驱动器电路6-l至6-z的第一n位锁存器11分别接收来自于移位寄存器14 的采样信号SPI至SPz来作为用于锁存数据的时钟。 在第一n位锁存器ll的输出侧上设置第二n位锁存器12。第二n位锁存器12接 收来自于第一 n位锁存器11的输出。第二 n位锁存器12进一步接收来自于水平同步信号 端子4的水平同步信号来作为时钟。当水平同步信号上升时，被保持在驱动器电路6-l至 6-z的第一n位锁存器11中的数据被共同地输出至第二n位锁存器12。
在第二 n位锁存器12的输出侧上设置灰阶选择开关10。驱动器电路6_1至6_z的灰阶选择开关10接收来自于第二 n位锁存器12的输出，并且分别接收来自于灰阶电压生成电路7的2n个灰阶电压。灰阶选择开关10的输出被输入至驱动器电路9。驱动器电路6-1至6-z的驱动器电路9的输出分别被输入至驱动输出端子8-1至8-z。
现在参考图3和图4，描述根据本示例性实施例的液晶显示驱动控制LSI的操作。图3是示出根据本示例性实施例的液晶显示驱动控制LSI的测试电路的操作的时序图。图4是示出根据本示例性实施例的液晶显示驱动控制LSI的测试电路的操作的流程图。
首先，液晶显示驱动控制LSI被设置为测试模式(图4的SI)。如图3中所示，在时间to时测试信号被设置为高电平。在本示例性实施例中，其中测试信号被设置为高电平的时段对应于测试模式时段。在测试模式时段期间，来自于视频输入信号端子1的n位视频输入信号被固定在低电平。同时，其中测试信号被设置为低电平的时段对应于正常操作时段。在正常操作时段期间，从驱动器电路6-l至6-z的各个中输出根据接收到的视频输入信号的灰阶电压。 在时间tl，来自于开始信号端子5的开始信号变成高电平。在时间tl之后的时间t2，开始脉冲信号变成高电平。然后，在当时钟信号下降时的时间t4，开始脉冲信号变成低电平。开始脉冲信号被从显示控制逻辑电路15输出至移位寄存器14，从而开始移位操作。
根据本示例性实施例的移位寄存器14使用从显示控制逻辑电路15接收到的开始脉冲信号来作为数据，并且根据时钟信号来执行用于顺序地输出采样信号SP1至SPz的脉冲的操作。 来自于显示控制逻辑电路15的内部转储信号与时钟信号的下降边缘同步，并且
变成表示"099"、"100"、"101".......的数据。在正常操作期间，通过内部数据总线17传
送视频输入信号，并且在测试模式期间，在测试信号的时间t0处将通过内部数据总线17传送的信号切换成内部转储信号。因此，在其中测试信号被设置为高电平的时段期间，将内部转储信号从第一选择器13输出至内部数据总线17。 然后，捕获内部转储信号(图4的S2)。捕获内部转储信号意味着来自于图l中所示的内部数据总线17的数据被保持在驱动器电路6-1至6-z中。图3中所示的驱动器电路6-l至6-z的第二n位锁存器输出的波形对应于被捕获的数据的波形。具体地，采样信号SP1在时间t3时上升，并且在时间t5时下降。在当采样信号SP1下降时的时间t5，n位内部转储信号被保持在驱动器电路6-1的第一 n位锁存器11中。 然后，确定是否已经捕获了所有的内部转储信号(图4的S3)。在还没有捕获所有的内部转储信号(图4的S3中的否)的情况下，再次执行捕获内部转储信号的步骤(图4的S2)。在根据采样信号SP1捕获内部转储信号之后，开始根据采样信号SP2捕获内部转储信号。具体地，采样信号SP2在时间t5上升，并且在时间t7下降。在当采样信号SP2下降的时间t7， n位转储信号被保持在驱动器电路6-2的第一 n位锁存器11中。
为所有的采样信号SP1至SPz重复地执行上述操作，因此n位内部转储信号被保持在驱动器电路6-l至6-z的第一n位锁存器11的每一个中。在已经捕获所有的内部转储信号(图4的S3中的是)的情况下，然后内部转储信号被输出至驱动输出端子8-l至8-z，以测量输出电压值(图4的S4)。具体地，当水平同步信号在时间tx上升时，被保持在驱动器电路6-1至6-z的第一 n位锁存器11的数据被共同地输出至第二 n位锁存器12中。
从灰阶电压生成电路7输出图3中所示的从灰阶电压VI至V2n的2n个电压值。灰阶电压VI表示高电平，并且灰阶电压V2n表示低电平。注意，术语"灰阶电压"是指表示在液晶显示驱动控制LSI中的液晶显示装置的亮度的电压值。来自于灰阶电压生成电路7的2n个灰阶电压被输入至灰阶选择开关10。灰阶选择开关10根据来自于第二n位锁存器12的输出来选择灰阶电压Vo。然后，通过驱动输出端子8-1至8-z从驱动器电路9输出被选择的灰阶电压Vo。 然后，将被测量的输出电压值与预设置的基准值的上限和下限进行比较，从而确定测量结果(图4的S5)。然后，当被测量的输出电压值落在基准值的上限和下限之间的范围之外(图4的S5中的否)时，故障标记被设置(S6)。另一方面，当被测量的输出电压值处于基准值的上限和下限之间的范围内时，测试被完成。 如上所述，从分别被连接至驱动输出端子8-l至8-z的驱动器电路6-l至6-z，将液晶显示驱动控制LSI的显示控制逻辑电路的内部转储信号提取到外面。因此，利用包括第一选择器13的简单的电路构造能够实现测试电路，其中，所述第一选择器13用于在正常操作期间，在用于在测试操作中使用的内部转储信号和从驱动器电路6-1至6-z中的每一个输出的视频输入信号之间进行切换。 此外，内部转储信号被顺序地锁存到多个驱动器电路6-1至6-z，所述多个驱动器电路6-l至6-z根据显示数据的灰阶(例如，256个灰阶(8位)或者1024个灰阶(IO位))的数目而被整合为灰阶选择电路，并且在完成所有的锁存操作之后，以给定的时序输出数据，从而同时执行测试。因此，根据本发明的示例性实施例，仅需要做出单个确定。
在现有技术中，虽然从RAM中读取积累在RAM中的内部信号作为数字测试信号，但是需要重复执行必要次数次的测试。因此，需要进行与测试的次数相对应的次数次用于确定缺陷/无缺陷的处理。这引起确定的次数的增加和测试时间的增加的问题。同时，根据本发明的示例性实施例，仅仅需要进行单个确定，这导致测试时间的减少。
[第二示例性实施例] 现在参考图5，描述根据本发明的第二示例性实施例的用于液晶显示驱动控制LSI的测试电路。图5是示出根据本示例性实施例的包括测试电路的液晶显示驱动控制LSI的构造的图。在本示例性实施例中，用于提取显示控制逻辑电路15的内部转储信号的第二选择器16被添加至第一示例性实施例的构造中。注意，通过相同的附图标记表示与图1中的组件相同的图5的组件，并且省略了其描述。 第二选择器16的输入被连接至显示控制逻辑电路15，并且第二选择器16的输出被连接至第一选择器13的输入侧。在本示例性实施例中，例如，假定当显示控制逻辑电路15的内部转储信号具有用于n位宽度的内部数据总线17的m位宽度时，满足关系2n = m。显示控制逻辑电路15将第一 n位内部转储信号1和第二 n位内部转储信号2输出至第二选择器16。 显示控制逻辑电路15将选择信号输出至第二选择器16。当选择信号处于高电平时，第一n位内部转储信号l被输出至内部转储信号线18。当选择信号处于低电平时，第二n位内部转储信号2被输出至内部转储信号线18。 因此，第二选择器17的添加使能够增加要被提取的内部转储信号的数目。因此，使用在显示控制逻辑电路15中设置的多个内部逻辑电路中的内部转储信号能够执行测
8试，从而提高各个内部逻辑电路的可观察性。 如上所述，根据本发明的示例性实施例，仅仅通过将第一选择器13添加至显示驱
动控制LSI，能够实现测试电路。此外，能够同时测试多个驱动器电路，这导致测试时间的减
少。此外，第二选择器16的添加能够提高各个内部逻辑电路的可观察性。 本领域的技术人员能够根据需要组合第一和第二示例性实施例。 虽然已经以若干示例性实施例的形式来描述了本发明，但是本领域的技术人员将
理解，本发明可以在所附的权利要求的精神和范围内进行各种修改的实践，并且本发明并
不限于上述的示例。 此外，权利要求的范围不受到上述的示例性实施例的限制。 此外，应当注意的是，申请人意在涵盖所有权利要求要素的等同形式，即使在后期的审查过程中进行修改亦是如此。
权利要求
一种显示驱动电路，包括多个驱动器电路；控制电路，所述控制电路控制所述多个驱动器电路；以及第一选择器，所述第一选择器选择外部接收到的视频输入信号和来自于所述控制电路的内部操作信号中的一个，并且将所述选择的信号提供给所述多个驱动器电路中的每一个。
2. 根据权利要求1所述的显示驱动电路，其中，在正常操作期间所述选择器将所述视 频输入信号提供给所述多个驱动器电路中的每一个，并且在测试模式期间将来自于所述控 制电路的所述内部操作信号提供给所述多个驱动器电路中的每一个。
3. 根据权利要求l所述的显示驱动电路，其中 所述多个驱动器电路中的每一个包括锁存器电路，并且在测试模式期间，所述多个驱动器电路的所述锁存器电路顺序地保持所述内部操作信 号并且同时输出所述内部操作信号。
4. 根据权利要求2所述的显示驱动电路，其中 所述多个驱动器电路中的每一个包括锁存器电路，并且在所述测试模式期间，所述多个驱动器电路的所述锁存器电路顺序地保持所述内部操 作信号并且同时输出所述内部操作信号。
5. 根据权利要求l所述的显示驱动电路，进 部分所述内部操作信号输出至所述第一选择器。
6. 根据权利要求2所述的显示驱动电路，进 部分所述内部操作信号输出至所述第一选择器。
7. 根据权利要求3所述的显示驱动电路，进 部分所述内部操作信号输出至所述第一选择器。
8. 根据权利要求4所述的显示驱动电路，进 部分所述内部操作信号输出至所述第一选择器。
9. 一种用于显示驱动电路的测试方法，所述显示驱动电路包括多个驱动器电路和控制 所述多个驱动电路的控制电路，所述方法包括在正常操作期间，通过选择器将外部接收到的视频输入信号提供给所述多个驱动器电 路中的每一个；以及在测试模式期间，将所述视频输入信号切换为所述控制电路的内部操作信号，并且通 过所述选择器将所述内部操作信号提供给所述多个驱动器电路中的每一个。
10. 根据权利要求9所述的测试方法，其中，在所述测试模式期间，所述内部操作信号 被顺序地保持在所述多个驱动器电路中的每一个中设置的锁存器电路中，并且同时被输 出。
11. 根据权利要求9所述的测试方法，其中，部分所述内部操作信号被输出至所述选择器。
12. 根据权利要求IO所述的测试方法，其中，部分所述内部操作信号被输出至所述选 择器。 步包括第二选择器，所述第二选择器将 步包括第二选择器，所述第二选择器将 步包括第二选择器，所述第二选择器将 步包括第二选择器，所述第二选择器将
全文摘要
本发明提供了一种显示驱动电路和测试方法。根据本发明的示例性实施例的显示驱动电路包括多个驱动器电路；显示控制逻辑电路，所述显示控制逻辑电路控制多个驱动器电路；以及第一选择器，所述第一选择器选择外部接收到的视频输入信号和来自于显示控制逻辑电路的内部操作信号中的一个，并且将所选择的信号提供给多个驱动器电路中的每一个。
文档编号G09G3/20GK101727809SQ20091020423
公开日2010年6月9日 申请日期2009年10月14日 优先权日2008年10月14日
发明者内山义规 申请人:恩益禧电子股份有限公司