专利名称：残影消除电路、显示器及电子装置的制作方法
技术领域：
本发明关于一种残影消除电路，尤其涉及一种显示器关机模式的残影消除电路、
显示器及电子装置。
背景技术：
传统的液晶显示器的显示面板包括栅极驱动电路、数据驱动电路以及像素阵列。像素阵列由多个像素结构排列而成，且一般来说，像素结构主要由薄膜电晶体、扫描线、数据线、储存电容以及液晶单元组成，每一薄膜电晶体包括栅极、漏极和源极，且每一薄膜电晶体的栅极连接至扫描线，漏极连接至数据线，源极连接至储存电容的一端。栅极驱动电路的输出端耦接至像素阵列，用以驱动这些像素结构，以开启或关闭与扫描线连接的多个薄膜电晶体。源极驱动电路与该多条数据线相连接，在多个薄膜电晶体开启时，为其提供灰阶显示电压，以使每一像素结构中均存储有影像信号。由于液晶显示器在显示图像时，会在两相对电极(如公共电极及像素电极)之间的储存电容中累积电荷。当液晶显示器的显示面板关断电源时，这些累积电荷将会使相应的像素处于不同的灰阶，从而在显示屏上残留一些图像。 为了解决上述问题，现有技术中是在液晶显示器电源关闭后使用驱动集成电路(IC)上的XON功能来开启所有像素结构的薄膜电晶体，以使像素结构进行快速放电。这里的X0N功能是指，栅极驱动集成电路的X0N引脚收到显示面板的关机信号后，栅极驱动集成电路将所有输出端的输出电压都拉升至高电位电压VGH(在一般正常显示时，在某一时隙通常只有一个输出端输出高电位电压VGH，其余输出端输出低电压VGL，VGL —般在-10V至0V之间，VGH —般在10V以上)，开启液晶显示面板中所有的薄膜电晶体的栅极，以强制性将像素结构中的电荷快速地中和、释放掉，来达到消除残影的目的。其中电压VGH、VGL是液晶显示器或液晶显示面板中的电源模块供给薄膜电晶体的驱动电压。 请参见图1，图l所示为现有技术中的液晶显示器的电路图。液晶显示器电源供应单元的驱动电压V3输出端通过第一电阻45耦接至栅极驱动电路的逻辑电压Vcc输入端，且X0N引脚的输入电压Vxon输入端通过电压比较芯片46以及电容47与驱动电压V3输出端电性耦接。驱动电压V3在显示器正常工作时输出电压值为Vdd。 请参见图2，图2所示为现有技术中的液晶显示器的驱动时序图。于时序t2之前，液晶显示器开启正常工作，时序t2时液晶显示器的总电源关闭，驱动电压V3开始下降，栅极驱动电路的逻辑电压Vcc也随之降低，高电位电压VGH也开始下降。此时，在电压比较芯片46作用下，X0N引脚的输入电压Vxon迅速下降。驱动I C的X0N功能的实现需满足Vxon为低电压，逻辑电压Vcc为高电压的条件。具体的，如图l所示，即当Vxon满足某一低电压阈值例如为低于0. 3Vdd(即时序t3之后)，并且在逻辑电压Vcc满足某一高电压阈值例如为高于0. 7Vdd时(即时序t4之前)，驱动IC的X0N功能起作用，开启液晶显示面板中所有的薄膜电晶体的栅极，以强制性将像素结构中的电荷快速地中和、释放掉。
然而，现有技术中，当液晶显示器关机时，栅极驱动电路的逻辑电压Vcc往往下降
3也很快(如图1中，时序t4时即降至0. 7Vdd)，因而X0N功能开启的时间At(如图1中的 时序t3至时序t4)很短，薄膜电晶体栅极打开时间太短，电荷没来得及充分中和，就仍然会 有残影停留在液晶显示面板上。
发明内容
因此，本发明的目的之一在于提供一种残影消除电路、显示器及电子装置，可在显 示器关机后由第一驱动电压提供栅极驱动电路的逻辑电压，形成有效放电路径，消除残存 在像素结构中的电荷，有效消除显示器在关机时残留图像的问题。 为达上述目的，本发明提供一种残影消除电路，该残影消除电路包括第一开关晶 体管以及二极管。第一开关晶体管具有第一端、第二端以及第三端，该第一端通过分压器电 性耦接至电源供应单元的第二驱动电压输出端，该第二端电性耦接至参考电压，该第三端 通过第一电阻与栅极驱动电路的逻辑电压输入端电性耦接，且该第三端还通过第二电阻电 性耦接至该电源供应单元的第一驱动电压输出端，其中该栅极驱动电路包括XON功能。该 二极管的正极电性耦接至该电源供应单元的该第二驱动电压输出端，该二极管的负极电性 耦接至该栅极驱动电路的该逻辑电压输入端。 进一步地，该残影消除电路还包括稳压电路，该稳压电路的一端电性耦接至该参
考电压，另一端电性耦接至该栅极驱动电路的该逻辑电压输入端。 进一步地，该稳压电路为稳压二极管。 进一步地，该第一开关晶体管为双极型晶体管，该第一端、第二端以及第三端分别 为该双极型晶体管的基极、集电极和发射极。 进一步地，该第一开关晶体管为金属氧化物半导体场效应晶体管，该第一端、第二
端以及第三端分别为该金属氧化物半导体场效应晶体管的栅极、源极和漏极。 进一步地，该分压器包括第三电阻以及第四电阻，该第三电阻的两端分别电性耦
接至该电源供应单元的第二驱动电压输出端以及该第一端，该第四电阻的两端分别电性耦
接至该参考电压以及该第一端。 进一步地，该参考电压为接地电压。 本发明还提供一种显示器，该显示器包括像素阵列以及如上所述的残影消除电 路。像素阵列包括多个像素结构，且每一该些像素结构包括至少一主动元件。其中该栅极 驱动电路的输出端电性耦接至该像素阵列。
进一步地，该显示器为液晶显示器。 本发明还提供一种电子装置，该电子装置包括如上所述的显示器以及使用者接 口 ，使用者接口与该显示器电性耦接以控制该显示器。 与现有技术相比，本发明的显示器在关机前利用第二驱动电压通过二极管给栅极 驱动电路提供逻辑电压，关机后则切换到利用第一驱动电压为栅极驱动电路提供逻辑电 压。即利用第一驱动电压来延长栅极驱动电路的逻辑电压在关机时起作用的时间，来达到 延长X0N功能起作用的时间，进而延长放电时间，达到完全释放薄膜电晶体中电荷的目的， 有效消除显示器在关机时残留图像的问题。 关于本发明的优点与精神可以藉由以下的发明详述及所附图式得到进一步的了解。
图1所示为现有技术中的液晶显示器的电路图； 图2所示为现有技术中的液晶显示器的驱动时序图； 图3所示为根据本发明的液晶显示器的示意图； 图4所示为根据本发明的残影消除电路的第一实施方式的示意图； 图5所示为根据本发明的液晶显示器的驱动时序图； 图6所示为根据本发明的残影消除电路的第二实施方式的示意图。
具体实施例方式
本发明提供一种电子装置，电子装置包括显示器l以及使用者接口，使用者接口与显示器l电性耦接以控制显示器l，其中显示器l例如为液晶显示器。请参见图3，图3所示为根据本发明的液晶显示器的示意图。液晶显示器1包括像素阵列、栅极驱动电路2、源极驱动电路3、电源供应单元4以及残影消除电路IO。电源供应单元4通过残影消除电路10提供栅极驱动电路2的逻辑电压Vcc，以驱动栅极驱动电路2运作，栅极驱动电路2用于扫描液晶显示器1的显示面板，源极驱动电路3用于在液晶显示面板被扫描时为液晶显示面板提供灰阶电压。 其中，像素阵列由多个像素结构5排列而成，且一般来说，像素结构5主要由主动元件8、扫描线7、数据线6、储存电容9以及液晶单元19，而主动元件8例如是耦接至扫描线7与数据线6的薄膜电晶体。每一薄膜电晶体8包括栅极、漏极和源极，且每一薄膜电晶体8的栅极连接至扫描线7，漏极连接至数据线6，源极连接至储存电容9的一端，储存电容9的另一端耦接至公共电压Vcom，而液晶单元19的一端电性耦接至储存电容9的第一端，另一端电性耦接至公共电压Vcom。栅极驱动电路2的输出端耦接至像素阵列，用以驱动这些像素结构5，具体的例如栅极驱动电路2与该多条扫描线7相连接，以开启或关闭与扫描线7连接的多个薄膜电晶体8。源极驱动电路3与该多条数据线6相连接，在多个薄膜电晶体8开启时，为其提供灰阶显示电压，以使每一像素结构5中均存储有影像信号。
另一方面，由于液晶显示器l在显示图像时，会在两相对电极(如公共电极及像素电极)之间的储存电容9中累积电荷。当液晶显示器1的显示面板关断电源时，这些累积电荷将会使相应的像素处于不同的灰阶，从而在显示屏上残留一些图像。本发明中栅极驱动电路2具有XON功能，这里的XON功能是指，栅极驱动集成电路2的XON引脚收到显示面板的关机信号后，栅极驱动电路10将所有输出端的输出电压都拉升至高电位电压VGH(在一般正常显示时，在某一时隙通常只有一个输出端输出高电位电压VGL，其余输出端输出低电压VGL， VGL —般在-10V至0V之间，VGH —般在10V以上)，开启显示面板中所有的薄膜电晶体8的栅极，以强制性将像素结构5中的电荷快速地释放掉。电压VGH、 VGL是液晶显示器1或液晶显示面板中的电源供应单元4供给薄膜电晶体8的驱动电压。显而易见的是，放电速度越快，显示面板上的残影就会消除得越快越彻底。因此，在消除残影的实现过程中，XON功能是非常重要的。然而当液晶显示器1进入关机模式时，如果在关机时逻辑电压Vcc下降得太快，使得XON功能作用时间太短，薄膜电晶体8的栅极打开时间太短，电荷没来得及中和，数据信号仍维持或部分维持在像素结构5内，因而产生残影问题。
请参见图4，图4所示为根据本发明的残影消除电路的第一实施方式的示意图。本 发明的残影消除电路10的输入端电性耦接电源供应单元4，残影消除电路10的输出端电性 耦接至栅极驱动电路2的输入端，提供栅极驱动电路2的逻辑电压Vcc。且残影消除电路10 包括第一开关晶体管15以及二极管16。第一开关晶体管15具有第一端、第二端以及第三 端，第一端通过分压器18电性耦接至电源供应单元4的第二驱动电压V2输出端；第二端耦 接至参考电压VO，其中参考电压VO例如为接地电压，亦即第二端接地；第三端通过第一电 阻11与栅极驱动电路2的逻辑电压Vcc输入端电性耦接，且第三端还通过第二电阻12电 性耦接至电源供应单元4的第一驱动电压VGH输出端。二极管16的正极电性耦接至电源 供应单元4的第二驱动电压V2输出端，二极管16的负极电性耦接至栅极驱动电路2的逻 辑电压Vcc输入端。其中，本实施方式中，第一开关晶体管15例如为NPN型双极型(BJT) 晶体管，第一端、第二端以及第三端分别为双极型晶体管15的基极、集电极和发射极。亦即 基极通过分压器18耦接至电源供应单元4的第二驱动电压V2输出端；集电极耦接至参考 电压V0，其中参考电压VO例如为接地电压，亦即集电极接地；发射极通过第一电阻ll与栅 极驱动电路2的逻辑电压Vcc输入端电性耦接，且发射极同时还通过第二电阻12电性耦接 至电源供应单元4的第一驱动电压VGH输出端。 且本实施方式中，分压器18包括第三电阻13以及第四电阻14，第三电阻13的两 端分别电性耦接电源供应单元4的第二驱动电压V2输出端以及BJT晶体管15的基极，第 四电阻14的两端分别电性耦接至参考电压VO以及BJT晶体管15的基极，同样的参考电压 V0例如为接地电压，亦即第四电阻14的一端接地。其中，第一电阻11与第二电阻12的阻 值大约位于100-500K欧姆的范围内，第三电阻13与第四电阻14的阻值大约位于小于100K 欧姆的范围内，且第三电阻13与第四电阻14的比值约为2 : l，例如具体的，第一电阻ll 与第二电阻12均为100K欧姆，第三电阻13为2K欧姆，第四电阻14为1K欧姆。但并不以 此为限，依实际情况而定。 另外，残影消除电路10还包括稳压电路17，稳压电路17的一端电性耦接至参考电 压V0如接地电压，稳压电路17的另一端电性耦接至栅极驱动电路2的逻辑电压Vcc输入 端。稳压电路17例如用以将输入栅极驱动电路2的逻辑电压Vcc维持在预定范围内。其 中本实施方式中，稳压电路17例如为稳压二极管。 当液晶显示器1正常工作时，电源供应单元4的第二驱动电压V2的值为高电位的 Vdd，此时二极管16导通，BJT晶体管15导通，分压器18耦接至参考电压VO，例如分压器18 接地，第一驱动电压VGH输出端也依次通过第二电阻12及BJT晶体管15的发射极与集电 极接地，此时第二驱动电压V2通过二极管16给栅极驱动电路2提供逻辑电压Vcc。之后栅 极驱动电路2的各组移位寄存器依次输出栅极脉冲信号，以逐一开启每条扫描线7上连接 的薄膜电晶体8，此时，源极驱动电路3输出对应的数据信号以对这些数据线6上连接的薄 膜电晶体8的存储电容9和液晶单元19充电至所需的像素电位，以显示不同的灰阶。
当液晶显示器1关机时，即电源供应单元4关闭，此时第二驱动电压V2快速下降 至低于二极管16的临界导通电压，此时二极管16截止形成断路，BJT晶体管15也截止，其 发射极与集电极之间形成断路。而相较于第二驱动电压V2的快速下降，第一驱动电压VGH 仍会在液晶显示器l内部存在一段时间。此时，切换到利用第一驱动电压VGH经过第二电 阻12以及第一电阻11提供逻辑电压Vcc给栅极驱动电路2，进而延长栅极驱动电路2的逻辑电压Vcc在关机时所起作用的时间，来达到延长XON功能起作用的时间的目的，进而延长释放电荷的时间。 具体的请参见图5，图5所示为根据本发明的液晶显示器的驱动时序图。于时序t6之前，液晶显示器开启并正常工作，时序t6时液晶显示器1的总电源关闭，驱动电压V2开始下降，栅极驱动电路的逻辑电压Vcc也随之降低，高电位电压VGH也开始下降。此时，X0N的输入电压Vxon开始迅速下降。随着驱动电压V2的下降，BJT晶体管15截止，第一驱动电压VGH提供逻辑电压Vcc给栅极驱动电路2，所以逻辑电压Vcc经过短暂下降后会再次升高。由于高电位电压VGH本身电位高，下降到某一阈值例如0. 7Vdd时所需时间较长，因而使得逻辑电压Vcc仍能保持在0. 7Vdd以上一段时间。当Vxon降至等于或低于某一阈值例如0. 3Vdd时，即时序t7时，驱动IC上的XON功能开始作用，来开启所有像素结构5的薄膜电晶体8，以使像素结构5进行快速放电。直到时序t8时，逻辑电压Vcc亦下降到0. 7Vdd以下，XON功能不再起作用，放电结束。相比于现有技术中的放电时间At，本发明的液晶显示器的放电时间At'(At'为时序t7至时序t8)明显增加，有利于像素结构5中残留电荷的完全释放。 请参见图6，图6所示为根据本发明的残影消除电路的第二实施方式的示意图。本实施方式中的残影消除电路30与第一实施方式中的残影消除电路10的相似，不同之处在于，本实施方式中第一开关晶体管25为N沟道金属氧化物半导体场效应晶体管，第一端、第二端以及第三端分别为N沟道金属氧化物半导体场效应晶体管25的栅极、源极和漏极。由于残影消除电路30在液晶显示器中的作用方式与第一实施方式中的残影消除电路10 —致，因而在此不在详述。 与现有技术相比，本发明的显示器在关机前利用第二驱动电压V2通过二极管给栅极驱动集成电路提供逻辑电压，关机后则切换到利用第一驱动电压VGH为栅极驱动集成电路提供逻辑电压，并同时利用稳压电路保持电压的稳定。即利用第一驱动电压VGH电压来延长栅极驱动集成电路的逻辑电压在关机时起作用的时间，来达到延长XON功能起作用的时间，进而延长放电时间，达到完全释放薄膜电晶体中电荷的目的，有效消除显示器在关机时残留图像的问题。 本领域的普通技术人员应当理解，虽然本发明的具体实施例以薄膜电晶体液晶显示器作为示例加以说明，但并不只局限于此，例如，显示装置还可以适用于平板电视、车载平板显示器、台式机显示屏、平板型计算机等。 藉由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的保护范围加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求的保护范围内。因此，本发明所申请的权利要求的保护范围应该根据上述的说明作最宽广的解释，以致使其涵盖所有可能的改变以及具相等性的安排。
权利要求
一种残影消除电路，其特征在于该残影消除电路包括第一开关晶体管，具有第一端、第二端以及第三端，该第一端通过分压器电性耦接至电源供应单元的第二驱动电压输出端，该第二端电性耦接至参考电压，该第三端通过第一电阻与栅极驱动电路的逻辑电压输入端电性耦接，且该第三端还通过第二电阻电性耦接至该电源供应单元的第一驱动电压输出端，其中该栅极驱动电路包括XON功能；以及二极管，该二极管的正极电性耦接至该电源供应单元的第二驱动电压输出端，该二极管的负极电性耦接至该栅极驱动电路的逻辑电压输入端。
2. 如权利要求1所述的残影消除电路，其特征在于该残影消除电路还包括稳压电路， 该稳压电路的一端电性耦接至该参考电压，另一端电性耦接至该栅极驱动电路的逻辑电压 输入端。
3. 如权利要求2所述的残影消除电路，其特征在于该稳压电路为稳压二极管。
4. 如权利要求1所述的残影消除电路，其特征在于该第一开关晶体管为双极型晶体 管，该第一端、第二端以及第三端分别为该双极型晶体管的基极、集电极和发射极。
5. 如权利要求1所述的残影消除电路，其特征在于该第一开关晶体管为金属氧化物半 导体场效应晶体管，该第一端、第二端以及第三端分别为该金属氧化物半导体场效应晶体 管的栅极、源极和漏极。
6. 如权利要求1所述的残影消除电路，其特征在于该分压器包括第三电阻以及第四电 阻，该第三电阻的两端分别电性耦接至该电源供应单元的第二驱动电压输出端以及该第一 端，该第四电阻的两端分别电性耦接至该参考电压以及该第一端。
7. 如权利要求1所述的残影消除电路，其特征在于该参考电压为接地电压。
8. —种显示器，其特征在于该显示器包括像素阵列，包括多个像素结构，且每一该些像素结构包括至少一主动元件；以及 如权利要求1-7任意一项所述的残影消除电路，其中该栅极驱动电路的输出端电性耦 接至该像素阵列。
9. 如权利要求8所述的显示器，其特征在于该显示器为液晶显示器。
10. —种电子装置，其特征在于该电子装置包括 如权利要求8所述的显示器；以及使用者接口 ，与该显示器电性耦接以控制该显示器。
全文摘要
本发明揭露一种残影消除电路、显示器及电子装置。残影消除电路包括第一开关晶体管以及二极管，第一开关晶体管的第一端通过分压器电性耦接至电源供应单元的第二驱动电压输出端，第二端电性耦接至参考电压，第三端电性耦接至栅极驱动电路的逻辑电压输入端以及电源供应单元的第一驱动电压输出端，其中栅极驱动电路包括XON功能。二极管的正极电性耦接至第二驱动电压输出端，二极管的负极电性耦接至逻辑电压输入端。本发明的残影消除电路能在关机时切换到用第一驱动电压为栅极驱动电路提供逻辑电压，延长XON功能作用的时间，完全释放薄膜电晶体中的电荷，有效消除显示器关机时残留图像的问题。
文档编号G09G3/36GK101777320SQ20101012017
公开日2010年7月14日 申请日期2010年1月27日 优先权日2010年1月27日
发明者方良 申请人:友达光电(苏州)有限公司;友达光电股份有限公司