专利名称：更新时序控制器的显示控制装置、显示设备及方法
技术领域：
本发明关于一种具有时序控制器的显示控制装置，尤其涉及一种可更新时序控制 器程式码的显示控制装置、显示设备及方法。
背景技术：
请参见图1，图1所示为现有技术中的显示器的示意图，显示器1包括执行控制程 序的中央处理器2、时序控制器(Timing Controller, TC0N)以及面板4。时序控制器包括 时序发生器5以及非易失存储器(TCON Flash)6，并安装于印刷电路板(Printed Circuit Board Assembly, PCBA)上，时序控制器是应用在面板4上的一个控制集成电路(IC)，负责 产生控制时序来控制面板4的驱动IC (包括源极驱动IC 7和栅极驱动IC 8)，配合驱动IC 动作，即可在显示器1上呈现影像。中央处理器2耦接于时序发生器5，TCON Flash6也耦 接于时序发生器5，用以存储时序发生器5的程式码。现有技术中，如果需要更新TCON Flash 6里的程式码，就需要更换整板；或者就 必须将TCON Flash 6从印刷电路板上拆下来，更换TCON Flash或者重新烧录TCON Flash 中的程式码，再将其焊上印刷电路板，过程非常繁杂。
发明内容
因此，本发明的目的之一在于提供一种更新时序控制器的显示控制装置、显示设 备及方法，无需拆装非易失存储器，即可经由中央处理器将更新程式码写入非易失存储器 中，更新时序控制器。为达上述目的，本发明提供一种更新时序控制器的显示控制装置，该显示控制装 置包括中央处理器以及时序控制器。中央处理器用于控制该显示控制装置，且该中央处理 器上设置有通信接口。时序控制器包括时序发生器以及第一非易失存储器，该时序发生器 与该中央处理器耦接；第一非易失存储器与该时序发生器耦接，用以存储该时序发生器的 程式码，且该第一非易失存储器通过该通信接口耦接至该中央处理器。其中，该中央处理 器未输出第一控制信号至该第一非易失存储器时，该时序发生器控制该第一非易失存储器 正常工作；该中央处理器输出该第一控制信号至该第一非易失存储器时，该时序发生器关 闭，该中央控制器通过该通信接口将更新程式码写入该第一非易失存储器，更新该时序控 制器。进一步地，该通信接口为串列周边界面。进一步地，该显示控制装置还包括第二设备，该中央处理器通过该通信接口耦接 该第二设备。该第二设备例如为USB盘、蓝牙装置或SD卡。进一步地，该显示控制装置还包括多工器，该多工器的输入端耦接于该通信接口， 该多工器的第一输出端耦接于该第一非易失存储器，第二输出端耦接于该第二设备，该多 工器根据该中央处理器的第二控制信号择一地选择控制该第一非易失存储器或第二设备。进一步地，该第二控制信号设定为0时，该中央处理器控制该第二设备，该第一非易失存储器正常工作；该第二控制信号设定为1时，该中央控制器通过该通信接口将该更 新程式码写入该第一非易失存储器，更新该时序控制器。进一步地，该显示控制装置还包括程式码提供单元，耦接于该中央处理器，该程式 码提供单元存储有该更新程式码。进一步地，该程式码提供单元为随身盘或快闪记忆卡。进一步地，该第一非易失存储器是快闪存储器或电子式可抹除可程序唯读存储
O进一步地，该时序控制器还包括第二非易失存储器，该第二非易失存储器为查找 表存储器。
本发明还提供一种显示设备，该显示设备包括如上所述的显示控制装置以及面 板，该时序发生器耦接于该面板，并提供时序信号给该面板。本发明还提供一种更新时序控制器的方法，该方法包括如下步骤S1.提供如上 所述的显示控制装置；S2.开启该显示控制装置的电源；S3.确定是否执行该时序控制器的 更新；S4.如果是，则关闭该时序发生器；S5.该中央处理器将更新程式码写入该第一非易 失存储器，更新该时序控制器；以及S6.重置该显示控制装置。与现有技术相比，本发明的更新时序控制器的显示控制装置、显示设备及方法，无 需拆装非易失存储器，即可经由中央处理器将更新程式码写入非易失存储器中，更新时序 控制器。关于本发明的优点与精神可以藉由以下的发明详述及所附图式得到进一步的了解。
图1所示为现有技术中的显示器的方块图；图2所示为根据本发明的显示设备的方块图；图3所示为根据本发明的显示控制装置的第一实施方式的方块图；图4所示为根据本发明的显示控制装置的第二实施方式的方块图；图5所示为根据本发明的更新时序控制器的方法的流程图。
具体实施例方式请参见图2及图3，图2所示为根据本发明的显示设备的方块图，图3所示为根据 本发明的显示控制装置的第一实施方式的方块图。本发明提供一种显示设备10，显示设备 10包括显示控制装置11以及面板12，显示控制装置11耦接于面板12。本发明中的显示控 制装置11可实现时序控制器的更新。本发明中，显示设备10例如为监视器、电视、电子纸 或数码相框等。显示控制装置11包括中央处理器(CPU) 13以及时序控制器。中央处理器13用于 控制显示控制装置11，且中央处理器13上设置有通信接口。中央处理器可以为微控制器 或者ARM处理器，中央处理器13通过执行显示控制装置11的时序控制器来控制显示控制 装置11的运作。其中，本实施方式中，通信接口例如为串列周边界面(SPI I/F)，当然也并 不以此为限，可根据具体情况作变化。时序控制器包括时序发生器15以及第一非易失存储器(TCON Flash) 16，时序发生器15与中央处理器13耦接，且中央处理器13能对时序发生 器15发生电源使能功能，即中央处理器13能控制时序发生器15的电源关闭与开启。第一 非易失存储器16与时序发生器15相耦接，用以存储时序发生器15的程式码；且第一非易 失存储器16通过串列周边界面(SPI I/F)耦接至中央处理器13。而时序发生器15通过面 板接口(Panel I/F)与面板12耦接，产生控制时序来控制面板12的驱动IC(包括源极驱 动IC 17和栅极驱动IC 18)，配合驱动IC动作，即可在显示设备10上呈现影像。其中，当 中央处理器13未输出第一控制信号至第一非易失存储器16时，时序发生器15控制第一非 易失存储器16正常工作；中央处理器13输出第一控制信号至第一非易失存储器16时，时 序发生器15关闭，中央控制器13通过串列周边界面SPI I/F将更新程式码写入第一非易 失存储器16，更新时序控制器。而第一控制信号即为中央处理器13发出的更新时序控制器 的信号。此外，显示控制装置11例如还包括程式码提供单元(图中未示出)，程式码提供单 元耦接于中央处理器13，程式码提供单元存储有显示控制装置11的时序发生器15的更新 程式码。其中，程式码提供单元例如为USB随身盘或快闪记忆卡。因此，使用者若要更新显 示控制装置11的时序控制器，只要将存有更新程式码的USB随身盘或快闪记忆卡插入显示 器的USB连接器或快闪记忆卡接口以耦接至显示控制装置11。或者显示控制装置11可经 由其他传输接口耦接至程式码提供单元，如无线传输接口(如蓝牙)及有线网路接口(如 同轴电缆接口)等。另外，第一非易失存储器16例如是快闪存储器(Flash Memory)或电子式可抹 除可程序唯读存储器(Electrically Erasable Programmale Read-onIyMemory,简称 EEPR0M)，用来非易失性存储显示控制装置11的时序发生器15的程式码，第一非易失存储 器16例如通过SPI I/F耦接至时序发生器15。本实施方式中以第一非易失存储器16为 Flash存储器为例。此外，时序控制器还包括第二非易失存储器20，第二非易失存储器为查找表存储 器(LUT Flash)。LUT Flash是一个存储元件，能够根据任何给定的输入状态组合，“查找” 输出，以确保每个输入都有确切的输出。请参见图4，图4所示为根据本发明的显示控制装置的第二实施方式的方块图。本 实施方式中显示控制装置21与第一实施方式中的显示控制装置11相似，不同之处在于显 示控制装置21还包括第二设备22，中央处理器13通过串列周边界面耦接第二设备22。第 二设备22例如为USB盘、蓝牙装置或SD卡，当然也并不以此为限。对应的，显示控制装置 21包括多工器(MUL) 23，多工器23的输入端耦接于中央处理器13的串列周边界面SPI I/ F，多工器23的第一输出端耦接于第一非易失存储器16，第二输出端耦接于第二设备22，多 工器23根据中央处理器13的第二控制信号(SPI_SEL)择一地选择控制第一非易失存储器 16或第二设备22。例如，第二控制信号设定为0时，则中央处理器13控制第二设备22，第 一非易失存储器16正常工作；第二控制信号设定为1时，则中央控制器13通过串列周边界 面SPI I/F将更新程式码写入第一非易失存储器16，更新时序控制器。请参见图5，图5所示为根据本发明的更新时序控制器的方法的流程图。该方法包 括下列步骤首先，开始，并如步骤Si，提供如上所述的显示控制装置。显示控制装置可应用于监视器、电视、电子纸或数码相框等。显示控制装置的时序发生器的程式码储存于第一非易 失存储器中，而第一非易失存储器可为快闪存储器或电可擦除可编程只读存储器。接着，如步骤S2，开启显示控制装置的电源。再接着，如步骤S3，确定是否执行时序控制器的更新，例如可于显示设备上设置对 应按键，使用者可通过按压按键来决定是否进行时序控制器的更新。然后，如步骤S4,如果是即执行更新，则关闭时序发生器，防止中央处理器与时序 发生器同时控制第一非易失存储器而发生系统错乱。然后，如步骤S5，该中央处理器将更新程式码写入该第一非易失存储器，更新该时 序控制器。最后，如步骤S6，重置该显示控制装置。之后该过程即结束。此外，如果显示控制装置还包括有第二设备，第二设备与中央处理器通过串列周 边界面(SPI I/F)耦接，亦即中央处理器的SPI I/F除了控制第一非易失存储器之外还需 要控制其它设备，因而需要增加多工器来控制。多工器的输入端耦接于中央处理器的串列 周边界面SPI I/F，多工器的第一输出端耦接于第一非易失存储器，第二输出端耦接于第二 设备，多工器根据中央处理器的第二控制信号(SPI_SEL)择一地选择控制第一非易失存储 器16或第二设备。则，步骤S2即为开启显示控制装置的电源，并将SPI_SEL设定为0，中央处理器 13控制第二设备，第一非易失存储器正常工作。且若步骤S4为否，则执行步骤S7即中央处理器控制第二设备。则，步骤S 5即为将SPI_SEL设定为1，中央控制器通过串列周边界面SPI I/F将 更新程式码写入第一非易失存储器，更新时序控制器。与现有技术相比，本发明的更新时序控制器的显示控制装置、显示设备及方法，无 需拆装非易失存储器，即可经由中央处理器将更新程式码写入非易失存储器中，更新时序 控制器，而不需要繁杂的结构及步骤。藉由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神， 而并非以上述所揭露的较佳具体实施例来对本发明的保护范围加以限制。相反地，其目的 是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求的保护范围内。因 此，本发明所申请的权利要求的保护范围应该根据上述的说明作最宽广的解释，以致使其 涵盖所有可能的改变以及具相等性的安排。
权利要求
一种更新时序控制器的显示控制装置，其特征在于该显示控制装置包括中央处理器，用于控制该显示控制装置，且该中央处理器上设置有通信接口；以及时序控制器，该时序控制器包括时序发生器，与该中央处理器耦接；以及第一非易失存储器，与该时序发生器耦接，用以存储该时序发生器的程式码，且该第一非易失存储器通过该通信接口耦接至该中央处理器；其中，该中央处理器未输出第一控制信号至该第一非易失存储器时，该时序发生器控制该第一非易失存储器正常工作；该中央处理器输出该第一控制信号至该第一非易失存储器时，该时序发生器关闭，该中央控制器通过该通信接口将更新程式码写入该第一非易失存储器，更新该时序控制器。
2.如权利要求1所述的显示控制装置，其特征在于该通信接口为串列周边界面。
3.如权利要求1所述的显示控制装置，其特征在于该显示控制装置还包括第二设备， 该中央处理器通过该通信接口耦接该第二设备。
4.如权利要求3所述的显示控制装置，其特征在于该显示控制装置还包括多工器，该 多工器的输入端耦接于该通信接口，该多工器的第一输出端耦接于该第一非易失存储器， 第二输出端耦接于该第二设备，该多工器根据该中央处理器的第二控制信号择一地选择控 制该第一非易失存储器或该第二设备。
5.如权利要求4所述的显示控制装置，其特征在于该第二控制信号设定为0时，该中央 处理器控制该第二设备，该第一非易失存储器正常工作；该第二控制信号设定为1时，该中 央控制器通过该通信接口将该更新程式码写入该第一非易失存储器，更新该时序控制器。
6.如权利要求1所述的显示控制装置，其特征在于该显示控制装置还包括程式码提供 单元，耦接于该中央处理器，该程式码提供单元存储有该更新程式码。
7.如权利要求1所述的显示控制装置，其特征在于该第一非易失存储器是快闪存储器 或电子式可抹除可程序唯读存储器。
8.如权利要求1所述的显示控制装置，其特征在于该时序控制器还包括第二非易失存 储器，该第二非易失存储器为查找表存储器。
9.一种显示设备，其特征在于该显示设备包括如权利要求1-8任意一项所述的显示控制装置；以及面板，该时序发生器耦接于该面板，并提供时序信号给该面板。
10.一种更新时序控制器的方法，其特征在于该方法包括如下步骤S1.提供如权利要求1-8任意一项所述的显示控制装置；S2.开启该显示控制装置的电源；S3.确定是否执行该时序控制器的更新；S4.如果是，则关闭该时序发生器S5.该中央处理器将该更新程式码写入该第一非易失存储器，更新该时序控制器；以及S6.重置该显示控制装置。全文摘要
本发明揭露一种更新时序控制器的显示控制装置、电子设备及方法，显示控制装置包括CPU及时序控制器。CPU上设置有通信接口；时序控制器包括时序发生器及非易失存储器，时序发生器与CPU耦接；非易失存储器与时序发生器耦接，用以存储时序发生器的程式码，且非易失存储器通过通信接口耦接至CPU。CPU未输出第一控制信号至非易失存储器时，时序发生器控制非易失存储器正常工作；CPU输出第一控制信号至非易失存储器时，时序发生器关闭，CPU将更新程式码写入非易失存储器。本发明的显示控制装置无需拆装非易失存储器，即可经由CPU将更新程式码写入非易失存储器中，更新时序控制器。
文档编号G09G3/20GK101944317SQ201010175058
公开日2011年1月12日 申请日期2010年4月30日 优先权日2010年4月30日
发明者王志阳, 蔡升旻 申请人:苏州佳世达电通有限公司;佳世达科技股份有限公司