移位寄存器的制作方法

专利名称：移位寄存器的制作方法
技术领域：
本发明涉及移位寄存器，特别涉及形成于液晶显示面板、有机EL显示面板的有源矩阵基板的移位寄存器。
背景技术：
近年来，在每个像素中具有薄膜晶体管(Thin Film Transistor ；以下记为“TFT”) 的液晶显示装置、有机EL显示装置得到普及。TFT利用形成于玻璃基板等基板上的半导体层来制作。形成有TFT的基板称为有源矩阵基板。作为TFT，以往广泛使用将非晶硅薄膜作为活性层的TFT(以下记为“非晶硅 TFT”)、将多晶硅膜作为活性层的TFT(以下记为“多晶硅TFT”)。多晶硅膜中的载流子迁移率高于非晶硅膜，因此，多晶硅TFT具有高于非晶硅TFT 的导通电流，能够高速工作。因此，开发出了如下显示面板，不仅像素用TFT由多晶硅TFT 构成，驱动器等周边电路用TFT的一部分或全部也由多晶硅TFT构成。这样，有时将形成于构成显示面板的绝缘性基板(典型的是玻璃基板)的驱动器称为单片驱动器。驱动器中有栅极驱动器和源极驱动器，也有时仅将任意一方的驱动器设为单片驱动器。这里，所谓显示面板是指在液晶显示装置和有机EL显示装置内具有显示区域的部分，不包括液晶显示装置的背光源、边框等。在本说明书中，将包含单片栅极驱动器的显示面板称为“栅极驱动器单片面板”。 栅极驱动器单片面板具有排列有多个像素的显示区域(也称为像素部)和设于像素部的周缘、形成栅极驱动器等驱动电路的边框区域(也称为周边区域)。另一方面，为了对在制造阶段产生的断线故障进行修复，有时在显示面板形成修复线。例如在专利文献1中提出设置用于修复信号线的修复线的方案。此外，专利文献2 中提出通过在形成于边框区域的数据驱动器中设置虚拟缓冲部来对数据配线故障进行修复的方案。现有技术文献专利文献专利文献1 特开2008-165237号公报专利文献2 特开2008-26900号公报

发明内容
发明要解决的问题在栅极驱动器单片面板中，通常，边框区域(特别是移位寄存器)的图案密度高于像素部的图案密度。其理由如下。在像素部，为了提高显示的对比度，优选提高开口率，配线和元件对单位面积所占的比例变小。而在边框区域，为了抑制边框区域的面积(窄边框化)，需要将包含移位寄存器的驱动电路布置在尽量狭窄的空间。因此，优选最紧密地填充配线、元件(最紧密填充构
4造)，单位面积内的配线、元件所占的比例变大。这样，当移位寄存器的图案密度高时，在栅极驱动器单片面板的制造阶段，在移位寄存器产生断线、漏电等故障的比例变高。当移位寄存器的哪怕一部分产生故障时，有时信号也不被送到故障产生部位的下级，会造成面板整体的故障。因此，一个部位的故障将成为面板整体的故障，所以成品率降低。本发明鉴于上述问题完成，其主要目的是通过对在单片栅极驱动器中的移位寄存器产生的断线故障进行修复来提高成品率。用于解决问题的方案本发明的移位寄存器为由绝缘性基板支撑的移位寄存器，具有分别依次输出输出信号的多个级，所述多个级分别具有包含多个薄膜晶体管的电路，所述多个薄膜晶体管包含与所述电路的工作相关的第1薄膜晶体管和具有至少一个悬浮的端子的第2薄膜晶体管，所述第2薄膜晶体管的其它端子连接于所述第1薄膜晶体管的对应端子，所述至少一个悬浮的端子形成为可以与规定的配线连接。在某优选实施方式中，从所述基板的上方观察到的所述第1薄膜晶体管和第2薄膜晶体管的沟道区域的形状大致相同。在某优选实施方式中，所述第1薄膜晶体管和第2薄膜晶体管具有源极电极和漏极电极的任一方与栅极电极相连接的构造，所述第2薄膜晶体管中的源极电极和漏极电极的另一方悬浮。在某优选实施方式中，所述第2薄膜晶体管中的所述至少一个悬浮的端子的延长部和所述第1薄膜晶体管中与所述悬浮的端子相对应的端子的延长部以相互不连接的状
态重叠。从所述基板的上方观察到的所述重叠的部分的形状也可大于10 μ mX 10 μ m。设所述第1薄膜晶体管的3个端子为1A、1B、1C，设所述第2薄膜晶体管的3个端子为2A、2B、2C，当使所述端子2A与所述端子IA对应、所述端子2B与所述端子IB对应、所述端子2C与所述端子IC对应时，所述端子2A、1A、2C、1C由第1导电膜形成，所述端子2B 和端子IB由与所述第1导电膜不同的第2导电膜形成，至少所述端子2C可连接于所述端子IC0所述端子2B也可连接于所述端子IB。优选在所述第1薄膜晶体管和所述第2薄膜晶体管之间不存在其它的薄膜晶体管。在某优选实施方式中，所述第1薄膜晶体管和第2薄膜晶体管具有相同个数的沟道，所述沟道的数量为5个以下。所述沟道的数量也可为1个。所述第1薄膜晶体管中与所述悬浮的端子相对应的端子具有延长部，所述第1薄膜晶体管的所述延长部的长度优选为100 μ m以上。本发明的其它的移位寄存器为由绝缘性的基板支撑的移位寄存器，具有分别依次输出输出信号的多个级，所述多个级的至少一个具有包含多个薄膜晶体管的电路，所述多个薄膜晶体管包含与所述电路的工作相关的薄膜晶体管Ml和具有至少一个悬浮的端子的薄膜晶体管M2，所述薄膜晶体管M2的其它端子与所述薄膜晶体管Ml的对应端子连接，所述薄膜晶体管Ml中与所述悬浮的端子相对应的端子的延长部与规定的配线重叠，在该重叠的部分施以熔化处理，由此，所述薄膜晶体管Ml的延长部与所述规定的配线相互连接。本发明的有源矩阵基板具有上述记载的任一种移位寄存器。本发明的显示面板具有上述记载的任一种移位寄存器。本发明的移位寄存器的制造方法为上述移位寄存器的制造方法，包含如下工序 检查所述电路的所述第1薄膜晶体管中是否产生了故障；当在所述进行检查的工序中确认产生了故障时，进行如下修复处理将所述第1薄膜晶体管从所述电路分离，并且将所述第 2薄膜晶体管中的所述悬浮的端子连接于所述规定的配线，所述修复处理包含对所述重叠的部分施以熔化处理而使所述第2薄膜晶体管的所述悬浮的端子连接于所述规定的配线的工序。发明效果根据本发明，在栅极驱动器单片面板的制造阶段，即使在移位寄存器发生断线、漏电等故障，也能够对故障部位进行修复并使移位寄存器正常工作。因此，能够提高栅极驱动器单片面板的成品率。


图1 (a)是本发明的实施方式的液晶显示面板100的示意性平面图，(b)是表示一个像素的示意性构造的平面图。图2 (a)是说明栅极驱动器110中所包含的移位寄存器IlOA的构成的框图，(b)是对(a)所示构成进行简化的平面图。图3是表示输入移位寄存器IlOA的时钟信号的波形的图。图4是本实施方式的其它液晶显示面板的示意性平面图。图5是表示未设置修复用TFT的情况下的比较例的移位寄存器IlOA的一个级的电路10的图。图6是表示移位寄存器IlOA的各级的输入输出信号的波形和节点Ni、N2的电压波形的图。图7(a)是表示本发明的第1实施方式的移位寄存器的一个级的电路20的构成的图，(b)是电路20中包含修复用TFT的虚线部分的示意性放大平面图。图8(a) (c)是举例表示用于电路20的TFT的各种构成的平面图。图9是表示在图8 (c)中所示的TFT产生故障的情况下，不使用修复用TFT来进行修复的方法的图。图10(a)是表示本发明的第2实施方式的移位寄存器的一个级的电路50的构成的图，(b)是电路50中包含修复用TFT的虚线部分的示意性放大平面图。图11是表示图10(a)的电路50的一部分的布局图。
具体实施例方式本发明的特征在于在移位寄存器中相对于与电路工作相关的TFT(有时称为“第 1TFT”)设置修复用TFT (有时称为“第2TFT”)。第2TFT与第ITFT相邻设置，优选第ITFT和第2TFT之间不存在其它TFT。优选第ITFT及第2TFT的构成(半导体层的形状、沟道的个数等)相同。本发明的移位寄存器优选适用于栅极驱动器单片面板。该情况下，第2TFT也设于单片栅极驱动器的移位寄存器电路区域内。以下，进一步具体说明本发明的实施方式。(第1实施方式)以下，参照附图，对本发明的移位寄存器的第1实施方式加以说明。以下，举例表示出一体地(单片)形成于液晶显示面板上的移位寄存器，但本发明并不限于此。图1(a)是本发明的实施方式的液晶显示面板100的示意性平面图，图1 (b)是表示一个像素的示意性构造的图。此外，图1(a)中示出液晶显示面板100的有源矩阵基板 101的构造，省略了液晶层、相对基板。通过在液晶显示面板100设置背光源或电源等，能够获得液晶显示装置。在有源矩阵基板101上一体地形成栅极驱动器110和源极驱动器120。在液晶显示面板100的显示区域形成有多个像素，以参考符号132表示与像素对应的有源矩阵基板 101的区域。此外，栅极驱动器120不需要一体地形成于有源矩阵基板101。可以通过公知的方法安装另外制作的源极驱动器IC等。如图1 (b)所示，有源矩阵基板101具有与液晶显示面板100的一个像素对应的像素电极101P。像素电极IOlP通过像素用TFT101T与源极总线IOlS连接。TFT101T的栅极电极与栅极总线IOlG连接。栅极驱动器110的输出与栅极总线IOlG连接，按线顺序扫描。源极驱动器120的输出与源极总线101S连接，向源极总线IOlS提供显示信号电压(灰度级电压)。接着，图2(a)是说明包含于栅极驱动器110的移位寄存器IlOA的构成的框图。移位寄存器IlOA由构成有源矩阵基板101的玻璃基板等绝缘性基板支撑。构成移位寄存器 IlOA的TFT优选以与形成于有源矩阵基板101的显示区域的像素用TFT101T相同的工序形成。图2(a)中仅示意性地示出移位寄存器IlOA所具有的多个级(第1级 第N级) 中第1级的STAGE(I)(级(1))到第6级的STAGE(6)(级(6))的6级。各级实质上具有相同的构造，形成级联连接。来自移位寄存器IlOA的各级的输出被提供给液晶显示面板100 的像素区域中的各栅极总线101G。这样的移位寄存器IlOA例如记载于本申请人的专利申请2008-314501号中。为了参考专利申请2008-314501号的公开内容，将其援引到本说明书中。移位寄存器IlOA的各级具有用于接收置位信号S的输入端子；用于接收复位信号R的输入端子；用于输出输出信号Q的输出端子；接收相位相互不同的四个时钟信号 CKA、CKB、CKC和CKD的输入端子。在STAGE (1)输入作为置位信号S的栅极起始脉冲GSP-0。 各级的输出端子与对应的栅极总线IOlG连接。此外，STAGE⑵ STAGE(N-I)的输出端子分别与下一级中用于接受置位信号的输入端子连接。此外，在图2(a)中，配线VSS、CK1、 CK1B、CK2、CK2B、CLR 表示干配线。图2(b)是将图2(a)所示的构成进一步简化后的平面图。如图所示，从面板的端部向中央形成有设有干配线的干配线区域、移位寄存器电路区域以及像素区域(显示区域)。将干配线区域与移位寄存器电路区域合起来的区域称为“栅极驱动器区域”。此外，栅极驱动器区域有时也夹着像素区域配置于面板的两侧。从显示控制电路(未作图示)向移位寄存器IlOA提供四个栅极时钟信号CK1、 CK1B、CK2及CK2B、栅极起始脉冲信号GSP-O和栅极结束脉冲信号GEP-E。如图3 (a) (d)所示，栅极时钟信号CKl与栅极时钟信号CKlB的相位错开180 度(与一个水平扫描期间相当的期间)，栅极时钟信号CK2与栅极时钟信号CK2B的相位错开180度。此外，栅极时钟信号CKl的相位相对于栅极时钟信号CK2超前90度，栅极时钟信号CKlB的相位相对于栅极时钟信号CK2B超前90度。这些栅极时钟信号都是每隔一个水平扫描期间形成一次高电平(High电平)的状态。 当向移位寄存器110的第1级的STAGE⑴提供作为置位信号S的栅极起始脉冲信号GSP-O时，基于上述栅极时钟信号CK1、CK1B、CK2、CK2B，包含于栅极起始脉冲信号GSP-O 的脉冲(该脉冲包含于由各级输出的输出信号Q中)从第1级的STAGE(I)依次传送到最终级的STAGE(N)。然后，根据该脉冲的转送，由各级的STAGE(I) (N)输出的输出信号Q 依次形成高电平。在本实施方式中，由奇数级的STAGE(I)、(3)...输出的输出信号Q在时钟信号CKl或CKlB变为高电平的时刻移位。此外，由偶数级的STAGE⑵、(4)...输出的输出信号Q在栅极时钟信号CK2或CK2B变为高电平的时刻移位。如上，在每一个水平扫描期间依次变为高电平的扫描信号(输出信号)Q被提供给像素区域内的栅极总线。此外，在图1中，在像素区域的单侧设有栅极驱动器，但也可以如图4所示，在像素区域的两侧设置栅极驱动器110、111。根据图4的构成，可以通过两侧即两个移位寄存器输出对一根栅极总线充电。因此，在对面板负荷大的大型面板进行驱动的情况下，优选在两侧配置栅极驱动器110、111。接着，对用于移位寄存器IlOA的一个级(第N级)的电路的构成加以说明。首先，参照图5，将不具有修复用TFT的电路10的构成(移位寄存器IlOA的一个级的量)作为比较例加以说明。如图5所示，该电路10具有薄膜晶体管獻、]\^、]\0、]\^、]\11、]\ 、]\^、]^、]\^、]\ 以及电容器CAP1。这些薄膜晶体管(TFT)的导电型优选均为ρ型或均为η型。此外，优选使用非晶硅TFT或微晶硅TFT。在本说明书中，将连接于薄膜晶体管MI的栅极电极的配线称为“节点m”。在电路10中，薄膜晶体管ML的源极端子、薄膜晶体管ME的源极端子、薄膜晶体管MJ的栅极端子和薄膜晶体管MB的源极端子连接于节点m。另一方面，将由于变为高电平而使节点m放电的配线称为“节点N2”。在电路10 中，薄膜晶体管ME的栅极端子、薄膜晶体管MF的漏极端子、薄膜晶体管MK的源极端子和薄膜晶体管MJ的源极端子连接于节点N2。薄膜晶体管MB为输入TFT。当输入信号S (前级的移位寄存器的输出)为高电平时，提高节点W的电位。薄膜晶体管MI为输出TFT。当节点m为高电平的时候，将CKA输出到输出信号 Qn。在本说明书中，有时也将输出输出信号Qn的晶体管MI称为第1晶体管。薄膜晶体管 MI为所谓的上拉晶体管。
薄膜晶体管MF在CKC变为高电平的时候使节点N2为高电平。此外，薄膜晶体管 MJ在节点m为高电平的时候使节点N2为Low(低电平)。在输出时，当节点N2变为高电平，薄膜晶体管ME导通时，有时节点m变为低电平，输出TFT (薄膜晶体管MI)截止。通过该薄膜晶体管MJ，能够防止输出时节点N2变为高电平。薄膜晶体管MK在CKD为高电平的时候将节点N2降为低电平。如果没有薄膜晶体管MK，节点N2除了输出时以外总是为高电平的状态，偏压继续施加于薄膜晶体管ME。结果， 薄膜晶体管ME的阈值上升，可能无法作为开关发挥作用。薄膜晶体管ME在节点N2为高电平的时候使节点m为低电平。此外，薄膜晶体管 ML在复位信号R(下一级的移位寄存器的输出)为高电平的时候使节点m为低电平。薄膜晶体管丽在复位信号R(下一级的移位寄存器的输出)为高电平的时候使输出信号Qn为低电平。薄膜晶体管MD与CKA的反转时钟CKB同步地使输出信号Qn为低电平。电容器CAPi是用于使节点m为高电平的补偿电容。如果没有该电容器，节点m 下降。接着，参照图5及图6，对电路10的工作的概要加以说明。图6(a) (i)是表示移位寄存器IlOA的各级的输入输出信号的波形及节点N1、N2的电压波形的图。当输入信号S变为高电平时(时刻tl)节点m被充电。这时，节点N2因薄膜晶体管MJ的工作而变为低电平。因此，薄膜晶体管ME截止。接着，当CKA变为高电平时(时刻t2)，节点m通过薄膜晶体管MI的寄生电容升压，CKA被输出到Qn。此时，节点N2保持低电平的状态，薄膜晶体管ME为截止。之后，当CKA变为低电平，并且下一级的信号R上升时(时刻t3)，节点附和输出 Qn被降为低电平。在形成图5所示的比较例的电路10时，如果在与上述移位寄存器的工作相关的任一个TFT产生故障，则将影响移位寄存器的工作，并可能引起面板的显示故障。在本实施方式中，为了解决上述问题，在移位寄存器的各级中的至少一个TFT(电路用TFT)设置修复用TFT。由此，即使在该电路内TFT产生故障，也可以通过将产生故障的电路内TFT从电路切断并取而代之地将修复用TFT连接于电路，使移位寄存器正常工作。 因此，能够提高生产的成品率。图7(a)中示出设置了修复用TFT的本发明的实施方式的移位寄存器的一个级的电路20的构成的例子。此外，图7(b)是包含图7(a)所示的电路20中的修复用TFT的虚线部分的示意性放大平面图。在电路20中，修复用薄膜晶体管ΜΚ_Υ0ΒΙ设于薄膜晶体管MK。在薄膜晶体管MK_ YOBI中，栅极电极连接于CKD，漏极电极连接于VSS配线。源极电极通过接触孔36连接于由与栅极配线相同的膜形成的配线38。配线38悬浮。此外，配线38隔着层间绝缘膜(未作图示)与连接于节点N2的配线(源配线)40交叉配置。将这些配线38、40的交叉部分 34称为“交叉部”。此外，如从图7 (b)所知，本实施方式中的薄膜晶体管MK和薄膜晶体管ΜΚ_Υ0ΒΙ的梳形源极电极和梳形漏极电极隔开间隔地配置在半导体层的沟道区域上，在这些电极之间形成沟道。在图示的例子中形成5个沟道(沟道长为L)。在此，沟道长L是指源极电极的分枝与相对的漏极电极的分枝之间的距离，通常为3 6μπι。此外，这些薄膜晶体管的有效沟道宽度W(以下仅称为“沟道宽度W”)为与各沟道的沟道方向垂直的长度w求和的长度。 即，由于形成5个长度为w的沟道，因此，沟道宽度W为长度w的5倍(W = wX 5)。此外，沟道的个数并不被特别限定。通过适当选择沟道的个数，能够将沟道宽度W设成所希望的长度。在栅极驱动器单片面板(以下仅省略为“面板”)的制造阶段，在电路20的薄膜晶体管MK产生故障的情况下，将薄膜晶体管MK从节点N2切断，且将修复用的薄膜晶体管MK_ YOBI连接于N2。以下进行更具体的说明。首先，通过公知的工序形成面板的背面基板和相对基板。在此，在背面基板中成为显示区域的区域形成像素开关用TFT和像素电极，在成为边框区域的区域形成栅极驱动器等驱动电路。之后，在将这些基板贴合之前，检查有无故障。当通过检查发现故障时，在进行贴合之前实施修复处理。在修复处理中，切断将薄膜晶体管MK连接于源极电极和节点N2的配线32。例如通过激光进行切断。此外，通过向交叉部34照射激光使其熔化，将修复用薄膜晶体管ΜΚ_Υ0ΒΙ的源极电极与节点N2连接。进行配线32的切断工序和交叉部34的熔化工序的顺序没有限制。由此，使用薄膜晶体管MK_ YOBI代替具有故障的薄膜晶体管MK，可以使电路20正常工作。之后，将进行了上述修复处理的背面基板和相对基板贴合，完成面板。此外，如果在薄膜晶体管MK未产生故障，则不进行修复处理，因此，完成后的移位寄存器具有图7(a)及(b)所示的构成。另一方面，当在制造工序中、在移位寄存器的至少一个级的薄膜晶体管MK产生故障时，进行上述修复处理。其结果是，完成后的移位寄存器具备具有薄膜晶体管MK和薄膜晶体管ΜΚ_Υ0ΒΙ的级，其中，薄膜晶体管MK在配线32被切断，并具有悬浮的端子；薄膜晶体管ΜΚ_Υ0ΒΙ通过交叉部34连接于节点N2，并作为电路内 TFT工作。在本实施方式中，在图示的平面图中，交叉部34的大小例如优选10 μ mX 10 μ m以上，更优选为20 μ mX 20 μ m以上。由此，通过熔化处理能够更可靠地连接配线40和配线 38。在图7所示的例子中，在薄膜晶体管MK设有修复用TFT，但也可以对构成移位寄存器的其它TFT设置修复用TFT。特别优选对沟道宽度W小的TFT、为了减小沟道宽度而抑制了沟道个数的TFT设置修复用TFT。以下，参照附图，对其理由加以说明。图8(a) (c)是举例示出用于本实施方式的电路20的TFT的构成的平面图。图8(a)表示仅形成一个沟道的TFT的构成。因为仅有1个沟道，所以与该沟道的沟道方向垂直的长度w成为沟道宽度W(W = w)。在这样的构成中，沟道宽度W大多很小 (例如50 μ m以下)。当在该TFT的沟道的一部分产生灰尘、漏电、断线等故障A时，将不作为TFT发挥作用。结果，移位寄存器不工作，可能引起面板整体故障。图8 (b)中示出沟道个数少(例如2个 5个，图示的例子中为3个)的TFT。当将沟道的个数设为m个O < m <幻、与各沟道的沟道方向垂直的长度设为w时，沟道宽度 W为wXm。因为沟道的个数m少，所以沟道宽度W大多很小。在这样的构成中，当在多个沟道中的1个沟道上产生灰尘、漏电、断线等故障A时，TFT的驱动能力显著降低。因此，可能给移位寄存器的工作带来很大的影响，引起面板整体的故障。
图8(c)表示沟道个数多(例如6个以上，图示的例子中为9个)的TFT的构成。 该情况下也是同样地将沟道的个数设为m(6 Sm)、与各沟道的沟道方向垂直的长度设为w， 此时，沟道宽度W为wXm。因为沟道的个数m多，所以沟道宽度W大多很大(例如500 μ m 以上)。在这样的构成中，即使在1个沟道发生灰尘、漏电、断线等故障A，也能够通过其它沟道来弥补，因此，TFT的驱动能力的下降率少。此外，如图9所示，即使不设置修复用TFT， 通过切断形成产生故障A的沟道的源极电极和漏极电极的分枝，也能进行修复。这样，当将TFT的沟道个数设为m个时，如在一处产生故障，则该TFT的驱动能力有时会下降到与沟道为(m-3)个的TFT同等的能力(例如，进行了如图9所示的修复的情况)。沟道的个数m越少，故障A对TFT的驱动能力的影响越大。因此，优选对沟道的个数 m少的电路内TFT (多数情况下为沟道宽度W小的TFT)设置修复用TFT。这样的电路内TFT 的沟道的数量m优选为5个以下，更优选为1个。由此，能够更有效地提高面板的成品率。经由修复处理的连接部位和切断部位也不限于图7所示的配线32和交叉部34。 在本实施方式中，修复用TFT的3个端子中的至少1个端子悬浮即可(以下也称为“悬浮的端子”)。该悬浮的端子的延长部延伸至能够连接于规定的配线的位置。这里所称的规定的配线是在电路内TFT中连接有与上述悬浮的端子对应的端子的配线。另一方面，被切断的配线为将电路内TFT中与上述悬浮的端子对应的端子和规定的配线连接起来的配线即可。 此外，如果存在两个悬浮的端子，则分别各形成两个连接部位及切断部位。以下的说明中，在对构成移位寄存器的电路内TFT(作为“第1TFT”)设置修复用 TFT(作为“第2TFT”)的情况下，将第ITFT的三个端子分别设为1A、1B、1C，将第2TFT的三个端子分别设为2A、2B、2C。第2TFT的2A、2B、2C分别与第ITFT的IAUBUC对应。端子1B、2B优选通过制作相同的导电膜(作为“第1导电膜”)图案来形成，端子 1A、1C、2A、2C优选通过制作与导电膜1不同的导电膜(作为“第2导电膜”)图案来形成。 第1导电膜和第2导电膜为不同层。此外，第1导电膜和第2导电膜的材料可以是相同的， 也可以是不同的。例如，端子1B，2B由Ti/Al合金形成；端子1A，1C，2A，2C由Ti/Al合金形成。本实施方式中，在修复处理前的状态下，第2TFT的三个端子中的至少一个端子形成悬浮，其它端子与第ITFT的对应端子连接即可。即，可以是第2TFT的三个端子中的两个端子分别与第ITFT的对应端子连接，仅一个端子悬浮(情况I)；也可以是第2TFT的三个端子中仅一个端子与第ITFT的对应端子连接，两个端子悬浮(情况II)。此外，与情况II 相比优选情况I。由此，通过修复处理连接起来的部位仅有一处，能够抑制修复不良。在情况I的情况下，优选端子2B和端子IB预先(自实施修复处理之前)连接，端子2C和端子IC预先连接，且端子2A悬浮。在情况II的情况下，优选端子2C和端子IC预先连接，其它端子2A、2B悬浮。无论任何情况，优选依照以下的优先顺序(端子XI —X2 —x;3)对使第2TFT的三个端子中的哪个端子悬浮进行选择。首先，在第2TFT具有应该连接于移位寄存器的内部节点(Ni、N2)的端子Xl的情况下，在修复处理前的状态下使该端子Xl悬浮，并形成为通过修复处理可以与内部节点 (NU N2)连接。这是因为如果端子Xl不悬浮而是连接于内部节点，在不进行修复处理时 (未产生故障时)，附加于内部节点的电容变大，移位寄存器容易振动。
接下来，在第2TFT具有应该连接于移位寄存器的输出节点Qn的端子X2的情况下，在修复处理前的状态下形成为使该端子X2悬浮，能通过修复处理与移位寄存器的输出节点Qn连接。这是因为如果端子X2不悬浮而是连接于输出节点Qn，在不进行修复处理时，附加于输出节点Qn的电容变大，输出波形可能变形。接着，如果第2TFT具有在悬浮的情况下不需要为了形成用于连接的交叉部而形成接触部的端子X3，则使端子X3悬浮，形成交叉部。这是因为当接触部增加时，电路的电阻增加，移位寄存器的工作可能慢。本实施方式中，例如在使由第2导电膜形成的端子2A悬浮的情况下，也可以形成端子2A的延长部，其通过接触部将端子2A连接于由第1导电膜形成的配线，具有由第2导电膜形成的部分和由第1导电膜形成的部分。这种情况下，也可以在相互不连接的状态下以重叠的方式拉伸端子2A的延长部中由第1导电膜形成的部分和由第2导电膜形成的端子IA的延长部，形成交叉部。或者，也可以在相互不连接的状态下以重叠的方式形成由第 1导电膜形成的端子IA的延长部和由第2导电膜形成的端子2A的延长部。另一方面，优选以易于切断的方式延长与端子2A对应的第ITFT的端子1A。延长部的长度并未特别限定，例如为100 μ m以上。此外，在图7所示的例子中，端子IA的延长部的长度是指连接源极电极和节点N2的配线32的长度。第ITFT及第2TFT的位置关系并未特别限定，第2TFT可以设在使第ITFT沿面板的χ或y方向上平行移动后的位置上。面板的χ方向及1方向是指相互正交的两个方向， 典型的是与像素排列的行方向或列方向对应。或者，第2TFT可以设在使第ITFT旋转90度且使其沿面板的χ方向或y方向平行移动后的位置上。此外，优选第ITFT和第2TFT之间不存在其它TFT。此外，电路20的构成并不限于图7所示的构成。例如，可以在CKC和节点N2之间设置电容来代替薄膜晶体管MF。此外，如本申请人的专利申请2008-297297号中所记载的， 可以将薄膜晶体管ME、ML或ME、ML、MB多沟道化。由此，能够获得防止从节点m漏电的效果。用于参考，将专利申请2008-297^7号所公开的内容援引于本说明书。此外，在此，作为例子对使用四相时钟驱动的移位寄存器加以说明。无论移位寄存器的构成及驱动方法都可使用本实施方式。(第2实施方式)下面，参照附图对本发明的移位寄存器的第2实施方式加以说明。本实施方式在对构成移位寄存器的TFT中的二极管连接的TFT设置修复用TFT这一点上与前述实施方式不同。所谓二极管连接的TFT是具有将TFT的栅极电极和源极电极或漏极电极相连接的构成的TFT，也称作“三端子型二极管”。图10(a)中示出设置了修复用TFT的、本发明实施方式的移位寄存器的一个级的电路50的构成的一例。此外，图10(b)是包含图10(a)所示电路50中的修复用TFT的虚线部分的示意性放大平面图。在电路50中，在薄膜晶体管MF中设有修复用的薄膜晶体管MF_Y0BI。此外，薄膜晶体管MB也可以设置二极管连接的、同样的修复用TFT。薄膜晶体管MF比作为输入TFT的薄膜晶体管MB小，所以，可以更显著地获得由设置修复用TFT带来的效果。因此，在这里， 作为例子对在薄膜晶体管MF设置修复用TFT的电路加以说明。
将薄膜晶体管MF的三个端子设为1A、1B、1C时，在薄膜晶体管MF中，端子IB (栅极端子)和端子IC通过接触孔58相连接。在图示的例子中，端子IA连接于节点N2。此夕卜，端子IC和端子IA由同样的导电膜(第2导电膜)形成，端子IB由与第2导电膜不同的导电膜(第1导电膜)形成。第1导电膜和第2导电膜为不同层。此外，第1导电膜和第2导电膜的材料也可不同。另一方面，将薄膜晶体管MF_Y0BI的三个端子设为2A、2B、2C时，端子2B(栅极端子)和端子2C相连接。此外，端子2B与薄膜晶体管的端子IB连接，端子2C与薄膜晶体管的端子IC连接。端子2A成为悬浮状态。端子2A(由第2导电膜形成)通过接触部连接于由第1导电膜形成的配线。由此， 形成具有由第2导电膜形成的部分和由第1导电膜形成的部分的端子2A的延长部。端子 2A的延长部中包含第1导电膜的部分被配置成隔着层间绝缘膜(未作图示)与端子IA的延长部(由第2导电膜形成)重叠。将这些延长部重叠的部分M称为“交叉部”。此外，如从图10(b)可知，在本实施方式中的薄膜晶体管MF及薄膜晶体管MF_Y0BI 仅形成1个沟道，沟道宽度W小。此外，沟道的个数并未特别限定，但如前述实施方式中说明的，当对沟道个数少(5个以下)的电路内TFT设置修复用TFT时，能获得更大的效果。在栅极驱动器单片面板(以下仅省略为“面板”)的制造阶段，在电路50的薄膜晶体管MF产生故障的情况下，将薄膜晶体管MF从节点N2切断，且将修复用薄膜晶体管MF_ YOBI的悬浮的端子2A连接于节点N2。以下进行更具体地说明。首先，通过公知的工序形成面板的背面基板及相对基板。在此，在背面基板中成为显示区域的区域形成像素开关用TFT和像素电极，在成为边框区域的区域形成栅极驱动器等驱动电路。之后，在将这些基板贴合之前，检查有无故障。当通过检查发现故障时，在进行贴合之前实施修复处理。在修复处理中，切断将薄膜晶体管MF连接于源极电极和节点N2的配线52。例如通过激光进行切断。此外，通过向交叉部M照射激光使其熔化，将修复用薄膜晶体管MF_Y0BI的源极电极与节点N2连接。进行配线52的切断工序和交叉部M的熔化工序的顺序没有限制。由此，使用薄膜晶体管MF_ YOBI代替具有故障的薄膜晶体管MF，可以使电路50正常工作。之后，将进行了上述修复处理的背面基板和相对基板贴合，完成面板。图11是表示电路50的一部分的布局图。如前面参照图10所述，如果薄膜晶体管 MF故障，则切断配线52将薄膜晶体管MF从移位寄存器的电路50切开。取而代之地，通过激光等使交叉部M熔化，由此，将薄膜晶体管MF_Y0BI连接于电路50。工业上的可利用性本发明的半导体元件可以广泛适用于具有移位寄存器的电路或装置。特别优选适用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置及无机电致发光显示装置等显示装置、平板型X线图像传感器装置等摄像装置、图像输入装置或指纹读取装置等电子装置等具有薄膜晶体管的装置。附图标记说明IlOA移位寄存器10移位寄存器的一个级中所包含的比较例的电路20,50移位寄存器的一个级中所包含的电路
13
32、52修复处理时被切断的部位34 J4修复处理时被连接的部位36、56、58 接触孔40 配线N1、N2 节点MA、MB、MD、ME、MF、MI、MJ、MK、ML、MN 电路内 TFTΜΚ_Υ0ΒΙ薄膜晶体管MK的修复用TFT
权利要求
1.一种移位寄存器，是由绝缘性基板支撑的移位寄存器， 具有分别依次输出输出信号的多个级，所述多个级分别具有包含多个薄膜晶体管的电路， 所述多个薄膜晶体管包含 第1薄膜晶体管，其与所述电路的工作相关；和第2薄膜晶体管，具有至少一个悬浮的端子，所述第2薄膜晶体管的其它端子连接于所述第1薄膜晶体管的对应端子，所述至少一个悬浮的端子形成为能与规定的配线连接。
2.根据权利要求1所述的移位寄存器，从所述基板的上方观察到的所述第1薄膜晶体管和第2薄膜晶体管的沟道区域的形状大致相同。
3.根据权利要求1或2所述的移位寄存器，所述第1薄膜晶体管和第2薄膜晶体管具有源极电极和漏极电极中的任一方与栅极电极相连接的构造，所述第2薄膜晶体管中的源极电极和漏极电极中的另一方悬浮。
4.根据权利要求1至3中的任一项所述的移位寄存器，所述第2薄膜晶体管中的所述至少一个悬浮的端子的延长部和所述第1薄膜晶体管中与所述悬浮的端子相对应的端子的延长部以相互不连接的状态重叠。
5.根据权利要求4所述的移位寄存器，从所述基板的上方观察到的所述重叠的部分的形状大于 ο μ mX 10 μ m。
6.根据权利要求1至5中的任一项所述的移位寄存器，设所述第1薄膜晶体管的三个端子为1A、1B、1C，设所述第2薄膜晶体管的三个端子为 2A、2B、2C，当使所述端子2A与所述端子IA对应、所述端子2B与所述端子IB对应、所述端子2C与所述端子IC对应时，所述端子2A、1A、1C、2C由第1导电膜形成，所述端子2B和所述端子IB由与所述第1导电膜不同的第2导电膜形成，至少所述端子2C连接于所述端子 IC0
7.根据权利要求6所述的移位寄存器， 所述端子2B连接于所述端子1B。
8.根据权利要求1至7中的任一项所述的移位寄存器，在所述第1薄膜晶体管和所述第2薄膜晶体管之间不存在其它的薄膜晶体管。
9.根据权利要求1至8中的任一项所述的移位寄存器，所述第1薄膜晶体管和第2薄膜晶体管具有相同个数的沟道，所述沟道的数量为5个以下。
10.根据权利要求9所述的移位寄存器， 所述沟道的数量为1个。
11.根据权利要求1至10中的任一项所述的移位寄存器，所述第1薄膜晶体管中与所述悬浮的端子对应的端子具有延长部，所述第1薄膜晶体管的所述延长部的长度为100 μ m以上。
12.—种移位寄存器，是由绝缘性的基板支撑的移位寄存器， 具有分别依次输出输出信号的多个级，所述多个级中的至少一个具有包含多个薄膜晶体管的电路，所述多个薄膜晶体管包含薄膜晶体管M1，其与所述电路的工作相关；和薄膜晶体管M2，其具有至少一个悬浮的端子，所述薄膜晶体管M2的其它端子与所述薄膜晶体管Ml的对应端子连接，所述薄膜晶体管Ml中与所述悬浮的端子相对应的端子的延长部与规定的配线重叠， 在所述重叠的部分施以熔化处理，由此，所述薄膜晶体管Ml的延长部与所述规定的配线相互连接。
13.一种有源矩阵基板，具备权利要求1至12中的任一项所述的移位寄存器。
14.一种显示面板，具备权利要求1至12中的任一项所述的移位寄存器。
15.一种移位寄存器的制造方法，所述移位寄存器是权利要求4所述的移位寄存器，所述制造方法包含如下工序检查所述电路的所述第1薄膜晶体管中是否产生了故障；以及当在所述进行检查的工序中确认产生了故障时，进行如下修复处理将所述第1薄膜晶体管从所述电路分离，并且将所述第2薄膜晶体管中的所述悬浮的端子连接于所述电路的规定的配线，所述修复处理包含对所述重叠的部分施以熔化处理而使所述第2薄膜晶体管的所述悬浮的端子连接于所述规定的配线的工序。
全文摘要
一种移位寄存器，是由绝缘性基板支撑的移位寄存器，具有分别依次输出输出信号的多个级，多个级分别具有包含多个薄膜晶体管的电路20，多个薄膜晶体管包含与电路的工作相关的第1薄膜晶体管MK；和具有至少一个悬浮的端子的第2薄膜晶体管MK_YOBI，第2薄膜晶体管MK_YOBI的其它端子连接于第1薄膜晶体管MK的对应端子，至少一个悬浮的端子形成为能与规定的配线N2连接。由此，能够提高构成单片栅极驱动器的移位寄存器的成品率。
文档编号G09G3/36GK102473461SQ20108003166
公开日2012年5月23日 申请日期2010年2月1日 优先权日2009年7月15日
发明者坂本真由子, 岩濑泰章 申请人:夏普株式会社