移位寄存器的制造方法
【技术领域】
[0001]本发明涉及移位寄存器，特别是涉及适合在显示装置的驱动电路等中使用的移位寄存器。
【背景技术】
[0002]有源矩阵型的显示装置以行单位选择呈二维状配置的像素电路，将与显示数据相应的电压写入到所选择的像素电路中，由此显示图像。为了以行单位选择像素电路，作为扫描线驱动电路，使用基于时钟信号依次将输出信号移位的移位寄存器。另外，在进行点顺序驱动的显示装置中，在数据线驱动电路的内部设置有同样的移位寄存器。
[0003]在液晶显示装置等中，使用用于形成像素电路内的TFT(Thin Film Transistor:薄膜晶体管)的制造工艺，将像素电路的驱动电路与像素电路形成为一体。在这种情况下，为了削减制造成本，优选用与TFT相同的导电型的晶体管形成包含移位寄存器的驱动电路。
[0004]对于移位寄存器，根据现有技术提案有多种电路。图61是表示专利文献I中记载的移位寄存器的结构的框图。图61所示的移位寄存器，通过将图62所示的单位电路91多级连接而构成，按照图63所示的时序图动作。在该移位寄存器中，采用自举(bootstrap)方式。以下将晶体管的阈值电压设为Vth，将高电平电位设为VDD。
[0005]对单位电路91供给前级的单位电路91的输出信号OUT (或开始脉冲ST)作为输入信号IN。当输入信号IN为高电平时，晶体管Q2导通，节点NI的电位上升至(VDD — Vth)。接着，当时钟信号CK从低电平变为高电平时，因晶体管Ql的栅极一沟道间的电容和电容Cl，节点NI的电位被上顶而上升至(VDD - Vth+ α )(其中，α与时钟信号CK的振幅大致相当)。通常VDD - Vth+ a > VDD+Vth成立，所以当时钟信号CK通过晶体管Ql时，时钟信号CK的高电平电位只降低晶体管Ql的阈值电压的量。因此，能够将没有阈值回落的高电平电位VDD作为输出信号OUT输出。另外，在输出信号OUT的高电平期间，晶体管Ql的栅极一源极间的电压为(VDD — Vth+α) — VDD= α — Vth。通过对晶体管Ql的栅极端子供给比时钟信号CK的高电平电位充分高的电位，能够减小输出信号OUT的变弱。
[0006]现有技术文献
[0007]专利文献
[0008]专利文献1:国际公开第2009/34750号
【发明内容】
[0009]发明要解决的技术问题
[0010]但是，在上述现有的移位寄存器中，当晶体管的阈值电压高时会产生以下问题。晶体管的阈值电压，存在因制造偏差而原本就高的情况和因温度变化、晶体管的劣化而变高的情况。在阈值电压Vth高的情况下，晶体管Q2的导通电流减少，所以在输入信号IN的高电平期间内存在节点NI的电位没到达(VDD - Vth)的情况。例如在输入信号IN变为低电平的时刻，节点NI的电位为(VDD - Vth - β )(其中β > O)的情况下，在输出信号OUT的高电平期间，晶体管Ql的栅极一源极间的电压为(VDD - Vth - β + α ) - VDD = α -Vth — β。晶体管Ql的栅极电位越接近时钟信号CK的高电平电位，输出信号OUT的变弱越大。另外，当晶体管的劣化进行，β进一步变大时，存在VDD — Vth — β + α < VDD+Vth成立的情况。在这种情况下，输出信号OUT的电位低于VDD，所以存在移位寄存器误动作的情况。
[0011]因此，本发明的目的在于提供一种对晶体管的阈值电压的变动有大的动作裕度(动作范围，operat1n margin)的移位寄存器。
[0012]用于解决问题的方法
[0013]本发明的第一方面为具有将多个单位电路多级连接的结构的移位寄存器，其特征在于:
[0014]上述单位电路包括:
[0015]输出晶体管，该输出晶体管的第一导通端子与用于输入时钟信号的时钟端子连接，该输出晶体管的第二导通端子与用于输出上述时钟信号的输出端子连接；
[0016]输出对上述输出晶体管的控制端子供给的导通电位的导通电位输出部；
[0017]置位晶体管，该置位晶体管的第一导通端子被供给上述导通电位输出部的输出，该置位晶体管的第二导通端子与上述输出晶体管的控制端子连接；和
[0018]置位控制部，其对上述置位晶体管的控制端子切换地施加导通电位与截止电位，
[0019]上述置位控制部在上述输出晶体管的控制端子被供给导通电位的期间的一部分，将上述置位晶体管的控制端子控制为浮置状态。
[0020]本发明的第二方面为具有将多个单位电路多级连接的结构的移位寄存器，其特征在于:
[0021]上述单位电路包括:
[0022]输出晶体管，该输出晶体管的第一导通端子与用于输入时钟信号的时钟端子连接，该输出晶体管的第二导通端子与用于输出上述时钟信号的输出端子连接；
[0023]耐压用晶体管，该耐压用晶体管的第一导通端子与第一节点连接，该耐压用晶体管的第二导通端子与上述输出晶体管的控制端子连接，该耐压用晶体管的控制端子被固定地施加导通电位；
[0024]输出对上述第一节点供给的导通电位的导通电位输出部；
[0025]置位晶体管，该置位晶体管的第一导通端子被供给上述导通电位输出部的输出，该置位晶体管的第二导通端子与上述第一节点连接；和
[0026]置位控制部，其对上述置位晶体管的控制端子切换地施加导通电位与截止电位，
[0027]上述置位控制部在上述第一节点被供给导通电位的期间的一部分，将上述置位晶体管的控制端子控制为浮置状态。
[0028]本发明的第三方面，在本发明的第一或第二方面中，特征在于:
[0029]上述导通电位输出部输出针对上述单位电路的输入信号，
[0030]上述置位控制部包括第一导通端子被供给第二时钟信号，第二导通端子与上述置位晶体管的控制端子连接，控制端子被固定地施加导通电位的晶体管。
[0031]本发明的第四方面，在本发明的第一或第二方面中，特征在于:
[0032]上述导通电位输出部输出针对上述单位电路的输入信号，
[0033]上述置位控制部包括第一导通端子被供给上述输入信号，第二导通端子与上述置位晶体管的控制端子连接，控制端子被固定地施加导通电位的晶体管。
[0034]本发明的第五方面，在本发明的第一或第二方面中，特征在于:
[0035]上述导通电位输出部固定地输出导通电位，
[0036]上述置位控制部包括第一导通端子被供给针对上述单位电路的输入信号，第二导通端子与上述置位晶体管的控制端子连接，控制端子被固定地施加导通电位的晶体管。
[0037]本发明的第六方面，在本发明的第一或第二方面中，特征在于:
[0038]上述导通电位输出部输出针对上述单位电路的第一输入信号，
[0039]上述置位控制部包括第一导通端子和控制端子被供给针对上述单位电路的第二输入信号，第二导通端子与上述置位晶体管的控制端子连接的晶体管。
[0040]本发明的第七方面，在本发明的第一或第二方面中，特征在于:
[0041]上述导通电位输出部输出针对上述单位电路的第一输入信号，
[0042]上述置位控制部包括第一导通端子被供给第二时钟信号，第二导通端子与上述置位晶体管的控制端子连接，控制端子被供给针对上述单位电路的第二输入信号的晶体管。
[0043]本发明的第八方面，在本发明的第一或第二方面中，特征在于:
[0044]上述导通电位输出部输出针对上述单位电路的第一输入信号，
[0045]上述置位控制部包括第一导通端子被供给针对上述单位电路的第二输入信号，第二导通端子与上述置位晶体管的控制端子连接，控制端子被供给第二时钟信号的晶体管。
[0046]本发明的第九方面，在本发明的第一或第二方面中，特征在于:
[0047]上述导通电位输出部输出针对上述单位电路的第一输入信号，
[0048]上述置位控制部包括第一导通端子被供给针对上述单位电路的第二输入信号，第二导通端子与上述置位晶体管的控制端子连接，控制端子被固定地施加导通电位的晶体管。
[0049]本发明的第十方面，在本发明的第一或第二方面中，特征在于:
[0050]上述导通电位输出部输出针对上述单位电路的输入信号，
[0051]上述置位控制部包括第一导通端子和控制端子被供给第二时钟信号，第二导通端子与上述置位晶体管的控制端子连接的晶体管。
[0052]本发明的第十一方面为一种显示装置，其特征在于，包括:
[0053]相互平行地配置的多个扫描线；
[0054]以与上述扫描线正交的方式相互平行地配置的多个数据线；
[0055]与上述扫描线和上述数据线的交点对应地配置的多个像素电路；和
[0056]作为驱动上述扫描线的扫描线驱动电路的第一或第二发明上述的移位寄存器。
[0057]本发明的第十二方面为一种具有将多个单位电路多级连接的结构的移位寄存器的控制方法，其特征在于:
[0058]在上述单位电路包括第一导通端子与用于输入时钟信号的时钟端子连接且第二导通端子与用于输出上述时钟信号的输出端子连接的输出晶体管，和第二导通端子与上述输出晶体管的控制端子连接的置位晶体管的情况下，上述移位寄存器的控制方法包括:
[0059]对上述置位晶体管的第一导通端子输出对上述输出晶体管的控制端子供给的导通电位的步骤；和
[0060]对上述置位晶体管的控制端子切换地施加导通电位与截止电位的步骤，
[0061]控制上述置位晶体管的控制端子的电位的步骤中，在上述输出晶体管的控制端子被供给导通电位的期间的一部分，将上述置位晶体管的控制端子控制为浮置状态。
[0062]本发明的第十三方面为一种具有将多个单位电路多级连接的结构的移位寄存器的控制方法，其特征在于:
[0063]在上述单位电路包括第一导通端子与用于输入时钟信号的时钟端子连接且第二导通端子与用于输出上述时钟信号的输出端子连接的输出晶体管，第一导通端子与第一节点连接且第二导通端子与上述输出晶体管的控制端子连接并且控制端子被固定地施加导通电位的耐压用晶体管，和第二导通端子与上述第一节点连接的置位晶体管的情况下，上述移位寄存器的控制方法包括:
[0064]对上述置位晶体管的第一导通端子输出对上述第一节点供给的导通电位的步骤；和
[0065]对上述置位晶体管的控制端子切换地施加导通电位与截止电位的步骤，
[0066]控制上述置位晶体管的控制端子的电位的步骤中，在上述第一节点被供给导通电位的期间的一部分，将上述置位晶体管的控制端子控制为浮置状态。
[0067]发明的效果
[0068]根据本发明的第一或第十二方面，在置位晶体管的控制端子成为浮置状态之后，置位晶体管的控制端子的电位成为充分的导通电位(在导通电位为高电平电位的情况下为比通常的导通电位高的电位。在导通电位为低电平电位的情况下为比通常的导通电位低的电位)，所以输出晶体管的控制端子的电位成为没有阈值降低的导通电位。因此，当输出具有导通电位的时钟信号时，使输出晶体管的控制端子的电位变为充分的导通电位，能够使输出信号的变弱减小。另外，在晶体管的阈值电压本来就高的情况、或因温度变化、晶体管的劣化而变高的情况下，能够抑制波形变弱的影响，增大对于晶体管的阈值电压的变动的动作裕度。
[0069]根据本发明的第二或第十三方面，在置位晶体管的控制端子成为浮置状态之后，置位晶体管的控制端子的电位成为充分的导通电位，所以第一节点的电位成为没有阈值降低的导通电位。因此，当输出具有导通电位的时钟信号时，使输出晶体管的控制端子的电位变为充分的导通电位，能够发挥与上述第一方面同样的效果。另外，通过耐压用晶体管的作用，当输出具有导通电位的时钟信号时，第一节点的电位不会从自导通电位输出部输出的导通电位变化。因此，能够防止对与第一节点连接的晶体管的端子间施加比晶体管的驱动电压高的电压。
[0070]根据本发明的第三方面，当输入信号和第二时钟信号的电位变为导通电位时，置位晶体管的控制端子的电位到达规定电平之后，置位晶体管的控制端子成为浮置状态。之后，当输出晶体管的控制端子的电位(或第一节点的电位)向导通电位继续变化时，置位晶体管的控制端子的电位成为充分的导通电位，输出晶体管的控制端子的电位(或第一节点的电位)成为没有阈值降低的导通电位。因此，能够发挥与上述第一方面(或第二方面)同样的效果。
[0071]根据本发明的第四或第五方面，当输入信号和的电位变为导通电位时，置位晶体管的控制端子的电位到达规定电平之后，置位晶体管的控制端子成为浮置状态。之后，当输出晶体管的控制端子的电位(或第一节点的电位)向导通电位继续变化时，置位晶体管的控制端子的电位成为充分的导通电位，输出晶体管的控制端子的电位(或第一节点的电位)成为没有阈值降低的导通电位。因此，能够发挥与上述第一方面(或第二方面)同样的效果。
[0072]根据本发明的第六或第九方面，当第二输入信号和的电位变为导通电位时，置位晶体管的控制端子的电位到达规定电平之后，置位晶体管的控制端子成为浮置状态。之后，当第一输入信号的电位变为导通电位，输出晶体管的控制端子的电位(或第一节点的电位)变为导通电位时，置位晶体管的控制端子的电位成为充分的导通电位，输出晶体管的控制端子的电位(或第一节点的电位)成为没有阈值降低的导通电位。因此，能够发挥与上述第一方面(或第二方面)同样的效果。另外，基于第二输入信号使置位晶体管的控制端子的电位变为导通电位之后，基于第一输入信号使输出晶体管的控制端子(或第一节点的电位)的电位变为导通电位，由此能够增大动作裕度。
[0073]根据本发明的第七或第八方面，当第二输入信号和第二时钟信号的电位变为导通电位时，置位晶体管的控制端子的电位到达规定电平之后，置位晶体管的控制端子成为浮置状态。之后，当第一输入信号的电位变为导通电位，输出晶体管的控制端子的电位(或第一节点的电位)变为导通电位时，置位晶体管的控制端子的电位成为充分的导通电位，输出晶体管的控制端子(或第一节点的电位)的电位成为没有阈值降低的导通电位。因此，能够发挥与上述第一方面(或第二方面)同样的效果。另外，基于第二输入信号和第二时钟信号使置位晶体管的控制端子的电位变为导通电位之后，基于第一输入信号使输出晶体管的控制端子的电位(或第一节点的电位)变为导通电位，由此能够增大动作裕度。
[0074]根据本发明的第十方面，当第二时钟信号的电位变为导通电位时，置位晶体管的控制端子的电位到达规定电平之后，置位晶体管的控制端子成为浮置状态。之后，当输入信号的电位变为导通电位，输出晶体管的控制端子的电位(或第一节点的电位)变为导通电位时，置位晶体管的控制端子的电位成为充分的导通电位，输出晶体管的控制端子(或第一节点的电位)的电位成为没有阈值降低的导通电位。因此，能够发挥与上述第一方面(或第二方面)同样的效果。另外，基于第二时钟信号使置位晶体管的控制端子的电位变为导通电位之后，基于输入信号使输出晶体管的控制端子的电位(或第一节点的电位)变为导通电位，由此能够增大动作裕度。
[0075]根据本发明的第十一方面，通过将上述第一或第二方面的移位寄存器用作扫描线驱动电路，能够减小扫描线驱动电路的输出信号的变弱，能够增大对于晶体管的阈值电压的变动的动作裕度。
【附图说明】
[0076]图1是表示本发明的实施方式的移位寄存器的单位电路的基本结构的图。
[0077]图2是表示第一实施方式的移位寄存器的结构的框图。
[0078]图3是表示第一实施方式的移位寄存器的单位电路的电路图。
[0079]图4是表示第一实施方式的移位寄存器的时序图。
[0080]图5是表不第一实施方式的移位寄存器的信号波形图。
[0081]图6是表示第二实施方式的移位寄存器的单位电路的电路图。
[0082]图7是表示第三实施方式的移位寄存器的单位电路的电路图。
[0083]图8是表示第三实施方式的移位寄存器的信号波形图。
[0084]图9是表示第四实施方式的移位寄存器的单位电路的电路图。
[0085]图10是表示第五实施方式的移位寄存器的结构的框图。
[0086]图11是表示第五实施方式的移位寄存器的单位电路的电路图。
[0087]图12是表示第六实施方式的移位寄存器的单位电路的电路图。
[0088]图13是表示第六实施方式的移位寄存器的信号波形图。
[0089]图14是表示第七实施方式的移位寄存器的结构的框图。
[0090]图15是表示第七实施方式的移位寄存器的单位电路的电路图。
[0091]图16是表示第七实施方式的移位寄存器的反向扫描时的时序图。
[0092]图17是表示第七实施方式的移位寄存器的扫描切换电路的第一例的电路图。
[0093]图18是表示第七实施方式的移位寄存器的扫描切换电路的第二例的电路图。
[0094]图19是表示第七实施方式的移位寄存器的扫描切换电路的第三例的电路图。
[0095]图20是表示第八实施方式的移位寄存器的单位电路的电路图。
[0096]图21是表示第八实施方式的移位寄存器的信号波形图。
[0097]图22是表示第九实施方式的移位寄存器的单位电路的电路图。
[0098]图23是表示第十实施方式的移位寄存器的单位电路的电路图。
[0099]图24是表示第十实施方式的移位寄存器的信号波形图。
[0100]图25是表示第十一实施方式的移位寄存器的结构的框图。
[0101]图26是表示第十一实施方式的移位寄存器的单位电路的电路图。
[0102]图27是表示第^^一实施方式的移位寄存器的时序图。
[0103]图28是表示第十一实施方式的移位寄存器的信号波形图。
[0104]图29是表示第十二实施方式的移位寄存器的单位电路的电路图。
[0105]图30是表示第十三实施方式的移位寄存器的单位电路的电路图。
[0106]图31是表示第十四实施方式的移位寄存器的单位电路的电路图。
[0107]图32是表示第十五实施方式的移位寄存器的结构的框图。
[0108]图33是表示第十五实施