专利名称：液晶面板的制作方法
技术领域：
本发明涉及一种液晶面板，特别是关于一种整合栅驱动电路的以及特定子像素排 列的液晶面板。
背景技术：
请参照图1A，其所绘示为公知整合栅驱动电路的液晶面板示意图。一般来说，整合 栅驱动电路(gate on array,G0A)的液晶面板上包括一非显示区域与一显示区域100。非 显示区域上更包括一栅驱动电路(gate driver) 120以及一配线区域110。而显示区域100 则为一双栅极(dual gate)架构的薄膜晶体管阵列。显示区域100包括多条栅极线(gate line, Gl G12)、多条数据线(data line, Dl D3)以及多个子像素(sub-pixel)。其中，多个子像素包括红子像素、绿子像素、蓝子 像素，每个子像素更包括一个开关晶体管以及一储存单元，开关晶体管的控制端连接至栅 极线，开关晶体管的二端分别连接至数据线以及储存单元。由于显示区域100为双栅极架构的薄膜晶体管阵列，因此每一列的子像素由二栅 极线来控制，且一条数据线可提供颜色数据至同一列的二子像素。以第一列由左至右为例， 第一个子像素为红子像素，连接于第一栅极线Gl以及第一数据线Dl ；第二个子像素为绿子 像素，连接于第二栅极线G2以及第一数据线Dl ；第三个子像素为蓝子像素，连接于第一栅 极线Gl以及第二数据线D2 ；第四个子像素为红子像素，连接于第二栅极线G2以及第二数 据线D2 ；第五个子像素为绿子像素，连接于第一栅极线Gl以及第三数据线D3 ；第六个子像 素为蓝子像素，连接于第二栅极线G2以及第三数据线D3。再者，栅驱动电路120由多个移位寄存器(shift register) 201 212串接所组 成。并且根据一时钟脉冲组(CLK1 CLK6)依序产生脉冲信号(gl gl2)。配线区域110上包括多条布局线路(layout trace)，可将栅驱动器120所产生 的脉冲信号(gl gl2)传递至相对应的栅极线(Gl G12)，以及将源驱动器(source driver,未绘示)所产生的颜色数据传递至数据线(Dl D3)上。由图IA可知，第一脉 冲信号(gl)经布局线路传递至第一栅极线(Gl)而成为第一栅驱动信号(gate driving signal)；第二脉冲信号(g》经布局线路传递至第一栅极线(6 而成为第二栅驱动信号， 并依此类推。请参照图1B，其所绘示为公知整合栅驱动电路的液晶面板的相关信号示意图。其 中，数据线(Dl 上的振幅仅代表颜色数据的极性而已，并非颜色数据的实际数值。再 者，任意的时间相邻的数据线(Dl D3)极性相反。由图IB可知，脉冲信号或者栅驱动信号每次开启IT的时间，并且会依序产生多个 脉冲信号或者栅驱动信号(gl/Gl g9/G9)。而数据线(Dl D3)上，每2T的时间即会改 变颜色数据的极性。因此，当所有的脉冲信号皆传递至所有的栅极线时，连接至第一数据线Dl上所有 子像素即如图IC所示的次序(1st 12th)接收颜色数据。也就是说，从第一列依序由左至右的子像素接收颜色数据，之后再由第二列依序由左至右的子像素接收颜色数据，并依 此类推。同理，其他数据线上的像素也以相同的次序接收颜色数据不再赘述。而所有子像 素所具有的极性即如图IA显示区域100所示，例如第一列中第一个子像素为红色子像素， 其接收颜色数据的极性为正极性，并以代号R(+)来表示。然而，由于公知的整合栅驱动电路的液晶面板利用一条数据线提供同一列左右子 像素的颜色数据。因此，左右的子像素会因为脉冲信号的充电不足而造成左右子像素的亮 度不均，造成整个画面上很明显的亮暗垂直条纹。因此，提出一个全新架构的整合栅驱动电 路的液晶面板即为本发明最主要的目的。
发明内容
本发明的目的在于提出一种液晶面板，其利用配线区域的跳接布局线路并且控制 源驱动电路输出的极性周期，完成一个全新架构的整合栅驱动电路的液晶面板。本发明提出一种液晶面板，包括一非显示区域，具有一栅驱动电路以及一配线 区域，其中该栅驱动电路依序输出六个脉冲信号，且该配线区域将一第(6Π+1)脉冲信号 转换成为一第(6n+l)栅驱动信号，一第(611+ 脉冲信号转换成为一第(6n+4)栅驱动信 号，一第(6n+;3)脉冲信号转换成为一第(611+ 栅驱动信号，一第(6n+4)脉冲信号转换成 为一第(611+ 栅驱动信号，一第(611+ 脉冲信号转换成为一第(6n+;3)栅驱动信号，一 第(6n+6)脉冲信号转换成为一第(6n+6)栅驱动信号；以及，一显示区域，包括一数据线、 六个子像素与六条栅极线依序接收上述六个栅驱动信号，其中，该六个子像素连接至该数 据线，且一第(6n+l)子像素根据该第(6n+l)栅驱动信号接收该数据线上的一第(6n+l) 数据，一第(611+ 子像素根据该第(6n+4)栅驱动信号接收该数据线上的一第(6n+2)数 据，一第(6n+;3)子像素根据该第(611+ 栅驱动信号接收该数据线上的一第(6n+;3)数据， 一第(6n+4)子像素根据该第(611+ 栅驱动信号接收该数据线上的一第(6n+4)数据，一 第(611+ 子像素根据该第(6n+;3)栅驱动信号接收该数据线上的一第(611+ 数据，一第 (6n+6)子像素根据该第(6n+6)栅驱动信号接收该数据线上的一第(6n+6)数据，其中η为 大于等于零的整数。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合所附附图，作详细说明如下。
图IA所绘示为公知整合栅驱动电路的液晶面板示意图；图IB所绘示为公知整合栅驱动电路的液晶面板的相关信号示意图；图IC所绘示为公知整合栅驱动电路的液晶面板中子像素接收颜色数据的次序；图2Α所绘示为本发明整合栅驱动电路的液晶面板示意图；图2Β所绘示为本发明整合栅驱动电路的液晶面板之相关信号示意图；图2C所绘示为本发明整合栅驱动电路的液晶面板中子像素接收颜色数据的次 序。其中，附图标记100显示区域110配线区域
120栅驱动电路 300显示区域310配线区域320栅驱动电路330源驱动电路
具体实施例方式请参照图2A，其所绘示为本发明整合栅驱动电路的液晶面板示意图。整合栅驱动 电路的液晶面板上包括一非显示区域与一显示区域300。非显示区域上更包括一栅驱动电 路320以及一配线区域310。而显示区域300则为一双栅极(dual gate)架构的薄膜晶体 管阵列。换句话说，图2A中的虚线部分为整合栅驱动电路的液晶面板，而整合栅驱动电路 的液晶面板更连接外部的一源驱动电路(source driver) 330。显示区域300包括多条栅极线(Gl G18)、多条数据线(Dl D3)以及多个子像 素。其中，多个子像素包括红子像素、绿子像素、蓝子像素，每个子像素更包括一个开关晶体 管以及一储存单元，开关晶体管的控制端连接至栅极线，开关晶体管的二端分别连接至数 据线以及储存单元。显示区域300为双栅极架构的薄膜晶体管阵列，因此每一列的子像素由二栅极线 来控制，且一条数据线可提供颜色数据至同一列的二子像素。以第一列由左至由为例，第 一个子像素为红子像素，连接于第一栅极线Gl以及第一数据线Dl ；第二个子像素为绿子像 素，连接于第二栅极线G2以及第一数据线Dl ；第三个子像素为蓝子像素，连接于第一栅极 线Gl以及第二数据线D2 ；第四个子像素为红子像素，连接于第二栅极线G2以及第二数据 线D2 ；第五个子像素为绿子像素，连接于第一栅极线Gl以及第三数据线D3 ；第六个子像素 为蓝子像素，连接于第二栅极线G2以及第三数据线D3。再者，相同行的子像素皆为同一颜 色的子像素。再者，栅驱动电路320与图IA中的栅驱动电路相同，因此其内部电路将不再赘述。 而栅驱动电路320可依序产生脉冲信号(gl gl8)。根据本发明的实施例，配线区域310上包括多条布局线路，且布局线路以六条为 一组跨接至六条栅极线。如图2A所示，第一脉冲信号(gl)经布局线路传递至第一栅极线 (Gl)成为第一栅脉冲信号；第二脉冲信号(g》经布局线路传递至第四栅极线(G4)成为第 四栅脉冲信号；第三脉冲信号(g:3)经布局线路传递至第五栅极线(GO成为第五栅脉冲信 号；第四脉冲信号(g4)经布局线路传递至第二栅极线(6 成为第二栅脉冲信号；第五脉 冲信号(gO经布局线路传递至第三栅极线(G!3)成为第三栅脉冲信号；第六脉冲信号(g6) 经布局线路传递至第六栅极线(G6)成为第六栅脉冲信号。而上述的布局线路以六条为一组，因此可用以下的通式来表示。亦即，第(6n+l) 脉冲信号经布局线路传递至第(6n+l)栅极线成为第(6n+l)栅驱动信号；第(611+ 脉冲信 号经布局线路传递至第(6n+4)栅极线成为第(6n+4)栅驱动信号；第(6n+;3)脉冲信号经 布局线路传递至第(611+ 栅极线成为第(611+ 栅驱动信号；第(6n+4)脉冲信号经布局 线路传递至第(611+ 栅极线成为第(611+ 栅驱动信号；第(611+ 脉冲信号经布局线路传 递至第(6n+;3)栅极线成为第(6n+;3)栅驱动信号；第(6n+6)脉冲信号经布局线路传递至第 (6n+6)栅极线成为第(6n+6)栅驱动信号。其中η为大于等于零的整数。请参照图2Β，其所绘示为本发明整合栅驱动电路的液晶面板的相关信号示意图。其中，数据线(Dl D3)上的振幅仅代表颜色数据的极性而已，并非颜色数据的实际数值。 再者，任意的时间相邻的数据线(Dl D3)极性相反。由图2B可知，脉冲信号或者栅驱动信号每次开启IT的时间，并且会依序产生多个 脉冲信号(gl gl8)，经布局线路使得多个脉冲信号(gl gl8)传送至特定的栅极线上并 成为栅驱动信号。再者，为了搭配本发明的液晶面板，源驱动电路330的数据线(Dl D3) 在刚开始时以3T的时间来输出三笔相同极性的颜色数据，而改变极性之后即以6T的时间 来产生六笔颜色数据，并且每6T的时间后再改变次颜色数据的极性。因此，当所有的脉冲信号皆传递至所有的栅极线时，连接至第一数据线Dl上所有 子像素即如图2C所示的次序(1st 18th)接收颜色数据。依照先后顺序，第一个子像素 (1st)根据第一栅驱动信号来接收第一笔正极性的红数据R(+)；第二个子像素(2nd)根据 第四栅驱动信号来接收第二笔正极性的绿数据G(+)；第三个子像素(3rd)根据第五栅驱动 信号来接收第三笔正极性的红数据R(+)；第四个子像素(4th)根据第二栅驱动信号来接收 第四笔负极性的绿数据G(-)；第五个子像素(5th)根据第三栅驱动信号来接收第五笔负极 性的绿数据红R(_)；第六个子像素(6th)根据第六栅驱动信号来接收第六笔负极性的绿数 据G(-)。并且依此类推。同理，上述子像素接收颜色数据的次序可用以下的通式来表示，亦即，第(6n+l) 子像素根据第(6n+l)栅驱动信号接收该数据线上的第(6n+l)数据；第(611+ 子像素根据 第(6n+4)栅驱动信号接收数据线上的第(611+ 数据；第(6n+;3)子像素根据该第(6n+5) 栅驱动信号接收数据线上的第(6n+:3)数据；第(6n+4)子像素根据第(611+ 栅驱动信号接 收数据线上的第(6n+4)数据；第(6n+5)子像素根据第(6n+3)栅驱动信号接收数据线上的 第(611+ 数据；第(6n+6)子像素根据第(6n+6)栅驱动信号接收数据线上的第(6n+6)数 据，其中η为大于等于零的整数。因此，本发明利用配线区域的跳接布局线路并且控制源驱动电路输出的极性周 期，完成本发明一个全新架构的整合栅驱动电路的液晶面板。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟 悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变 形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种液晶面板，其特征在于，包括一非显示区域，具有一栅驱动电路以及一配线区域，其中该栅驱动电路依序输出六个 脉冲信号，且该配线区域将一第(6n+l)脉冲信号转换成为一第(6n+l)栅驱动信号，一第 (6n+2)脉冲信号转换成为一第(6n+4)栅驱动信号，一第(6n+;3)脉冲信号转换成为一第 (6n+5)栅驱动信号，一第(6n+4)脉冲信号转换成为一第(611+ 栅驱动信号，一第(6n+5) 脉冲信号转换成为一第(6n+:3)栅驱动信号，一第(6n+6)脉冲信号转换成为一第阳11+6)栅 驱动信号；以及一显示区域，包括一数据线、六个子像素与六条栅极线依序接收上述六个栅驱动信号， 其中，该六个子像素连接至该数据线，且一第(6n+l)子像素根据该第(6n+l)栅驱动信号接 收该数据线上的一第(6n+l)数据，一第(611+ 子像素根据该第(6n+4)栅驱动信号接收该 数据线上的一第(611+ 数据，一第(6n+;3)子像素根据该第(611+ 栅驱动信号接收该数据 线上的一第(6n+;3)数据，一第(6n+4)子像素根据该第(611+ 栅驱动信号接收该数据线上 的一第(6n+4)数据，一第(611+ 子像素根据该第(6n+;3)栅驱动信号接收该数据线上的一 第(611+ 数据，一第(6n+6)子像素根据该第(6n+6)栅驱动信号接收该数据线上的一第 (6n+6)数据，其中η为大于等于零的整数。
2.根据权利要求1所述的液晶面板，其特征在于，该第(6η+1)数据、该第(611+ 数据、 该第(6n+;3)数据具有一正极性，该第(6n+4)数据、该第数据、该第(6n+6)数据具 有一负极性。
3.根据权利要求1所述的液晶面板，其特征在于，该第(6n+l)数据、该第(611+ 数据、 该第(6n+;3)数据具有一负极性，该第(6n+4)数据、该第数据、该第(6n+6)数据具 有一正极性。
4.根据权利要求1所述的液晶面板，其特征在于，该栅驱动电路包括六个串接的移位 单元，依序产生该六个脉冲信号。
5.根据权利要求1所述的液晶面板，其特征在于，该(6n+l)子像素与该(6n+4)子像 素排列在相同列，该(6n+5)子像素与该(6n+2)子像素排列在相同列，该(6n+3)子像素与 该(6n+6)子像素排列在相同列，该(6n+l)子像素、该(611+ 子像素、该(6n+;3)子像素排 列在相同行，该(6n+4)子像素、该(6n+2)子像素、该(6n+6)子像素排列在相同行。
6.根据权利要求1所述的液晶面板，其特征在于，该配线区域包括多条布局线路，用以 将该第(6n+l)脉冲信号传递至一第(6n+l)栅极线并成为该第(6n+l)栅驱动信号；该第 (6n+2)脉冲信号传递至一第(6n+4)栅极线并成为该第(6n+4)栅驱动信号；该第(6n+3)脉 冲信号传递至一第(611+ 栅极线并成为该第(611+ 栅驱动信号；该第(6n+4)脉冲信号传 递至一第(611+ 栅极线并成为该第(611+ 栅驱动信号；该第(611+ 脉冲信号传递至一第 (6n+3)栅极线并成为该第(6n+3)栅驱动信号；该第(6n+6)脉冲信号传递至一第(6n+6)栅 极线并成为该第(6n+6)栅驱动信号。
7.根据权利要求1所述的液晶面板，其特征在于，该(6n+l)子像素包括一开关晶体管 以及一储存单元，其中该开关晶体管的一控制端根据该(6n+l)栅驱动信号来动作，且该开 关晶体管的二端分别连接至该数据线以及该储存单元。
8.一种液晶面板，其特征在于，包括一非显示区域，具有一栅驱动电路以及一配线区域，其中该栅驱动电路依序输出六个脉冲信号，且该配线区域将一第(6n+l)脉冲信号转换成为一第(6n+l)栅驱动信号，一第 (6n+2)脉冲信号转换成为一第(6n+4)栅驱动信号，一第(6n+;3)脉冲信号转换成为一第 (6n+5)栅驱动信号，一第(6n+4)脉冲信号转换成为一第(611+ 栅驱动信号，一第(6n+5) 脉冲信号转换成为一第(6n+:3)栅驱动信号，一第(6n+6)脉冲信号转换成为一第(6n+6)栅 驱动信号；以及一显示区域，具有多条栅极线，且这些栅极线的动作顺序为一第(6n+l)栅极线的该第 (6n+l)栅驱动信号，一第(6n+4)栅极线的该第(6n+4)栅驱动信号，一第(6n+5)栅极线的 该第(611+ 栅驱动信号，一第(611+ 栅极线的该第(611+ 栅驱动信号，一第(6n+;3)栅极 线的该第(6n+3)栅驱动信号，一第(6n+6)栅极线的该第(6n+6)栅驱动信号，其中η为大于等于零的整数。
9.根据权利要求8所述的液晶面板，其特征在于，该显示区域更包括一数据线、六个子 像素，该六个子像素连接至该数据线，且一第(6η+1)子像素根据该第(6η+1)栅驱动信号接 收该数据线上的一第(6η+1)数据，一第(611+ 子像素根据该第(6n+4)栅驱动信号接收该 数据线上的一第(611+ 数据，一第(6n+;3)子像素根据该第(611+ 栅驱动信号接收该数据 线上的一第(6n+;3)数据，一第(6n+4)子像素根据该第(611+ 栅驱动信号接收该数据线上 的一第(6n+4)数据，一第(611+ 子像素根据该第(6n+;3)栅驱动信号接收该数据线上的一 第(611+ 数据，一第(6n+6)子像素根据该第(6n+6)栅驱动信号接收该数据线上的一第 (6n+6)数据。
10.根据权利要求9所述的液晶面板，其特征在于，该第(6n+l)数据、该第(6n+2)数 据、该第(6n+;3)数据具有一正极性，该第(6n+4)数据、该第数据、该第(6n+6)数据具有一负极性。
11.根据权利要求9所述的液晶面板，其特征在于，该第(6n+l)数据、该第(6n+2)数 据、该第(6n+;3)数据具有一负极性，该第(6n+4)数据、该第数据、该第(6n+6)数据具有一正极性。
12.根据权利要求9所述的液晶面板，其特征在于，该(6n+l)子像素与该(6n+4)子像 素排列在相同列，该(6n+5)子像素与该(6n+2)子像素排列在相同列，该(6n+3)子像素与 该(6n+6)子像素排列在相同列，该(6n+l)子像素、该(611+ 子像素、该(6n+;3)子像素排 列在相同行，该(6n+4)子像素、该(6n+2)子像素、该(6n+6)子像素排列在相同行。
13.根据权利要求9所述的液晶面板，其特征在于，该(6n+l)子像素包括一开关晶体管 以及一储存单元，其中该开关晶体管的一控制端根据该(6n+l)栅驱动信号来动作，且该开 关晶体管的二端分别连接至该数据线以及该储存单元。
14.根据权利要求8所述的液晶面板，其特征在于，该配线区域包括多条布局线路，用 以将该第(6n+l)脉冲信号传递至该第(6n+l)栅极线并成为该第(6n+l)栅驱动信号；该第 (6n+2)脉冲信号传递至该第(6n+4)栅极线并成为该第(6n+4)栅驱动信号；该第(6n+3)脉 冲信号传递至该第(6n+5)栅极线并成为该第(6n+5)栅驱动信号；该第(6n+4)脉冲信号传 递至该第(611+ 栅极线并成为该第(611+ 栅驱动信号；该第(611+ 脉冲信号传递至该第 (6n+3)栅极线并成为该第(6n+3)栅驱动信号；该第(6n+6)脉冲信号传递至该第(6n+6)栅 极线并成为该第(6n+6)栅驱动信号。
15.根据权利要求8所述的液晶面板，其特征在于，该栅驱动电路包括六个串接的移位单元，依序产生该六个脉冲信号。
全文摘要
本发明公开一种液晶面板，包括一显示区域与一非显示区域。非显示区域具有一栅驱动电路以及一配线区域，其中该栅驱动电路依序输出六个脉冲信号，且该配线区域将第1脉冲信号转换成为显示区域上的一第1栅驱动信号，一第2脉冲信号转换成为显示区域上的一第4栅驱动信号，一第3脉冲信号转换成为显示区域上的一第5栅驱动信号，一第4脉冲信号转换成为显示区域上的一第2栅驱动信号，一第5脉冲信号转换成为显示区域上的一第3栅驱动信号，一第6脉冲信号转换成为显示区域上的一第6栅驱动信号。
文档编号G09G3/36GK102136261SQ201110103650
公开日2011年7月27日 申请日期2011年4月21日 优先权日2010年11月11日
发明者廖一遂, 李豪捷, 许益祯 申请人:友达光电股份有限公司