专利名称：移位寄存器的制作方法
技术领域：
本发明涉及一种移位寄存器，在该移位寄存器中，在没有扫描脉冲被发送的周期内，上拉开关装置肯定是截止的，用以保护驱动器的稳定性，并防止图像质量变差。
背景技术：
最近，引入了 GIP (面板内选通)型显示装置，在GIP型显示装置中，选通驱动电路在其面板内构建，用以减少该显示装置的体积和重量并节省制造成本。
在GIP型显示装置中，通过使用非晶硅薄膜晶体管(下文中称为TFT)在面板的非显示区域中构建选通驱动电路。选通驱动电路具有移位寄存器，所述移位寄存器用于将扫描脉冲相继供应给多条选通线。移位寄存器具有多个级，所述多个级通过使用来自定时控制器的时钟脉冲来发送扫描脉冲，所述多个级中的每一个都具有上拉TFT，该上拉TFT用于根据设定节点的信号状态，将时钟脉冲作为扫描脉冲进行发送。上拉TFT只在一个帧周期的一部分中导通，而在除了该周期的该部分以外的该周期的大部分中截止。据此，各个级只在所述一个帧周期的该部分中发送扫描脉冲，并且在该周期的其余部分中是低压。同时，如果上拉TFT在没有扫描脉冲被发送的周期中导通，则需要维持低电压的级的输出电压会变得不稳定，这样可能造成较差的图像质量。因此，各个级都具有多个控制TFT，用以在没有扫描脉冲被发送的周期中将设定节点的电势放电至低状态。该多个控制TFT包括第一控制TFT，该第一控制TFT响应于启动脉冲对设定节点进行放电；第二控制TFT，该第二控制TFT响应于从下一状态提供的扫描脉冲对设定节点进行放电；以及第三控制TFT，该第三控制TFT响应于时钟脉冲对设定节点进行放电。同时，在帧之间存在空白周期，在所述空白周期内，没有时钟脉冲被发送。该移位寄存器具有的问题在于许多控制TFT在空白周期中不操作，从而使设定节点浮动。具体地，在发送启动脉冲之后，在空白周期内的周期中，所有的第一至第三控制TFT都不操作，从而使设定节点浮动。一旦设定节点浮动，则由于耦合而在上拉TFT中容易生成泄漏电流，并且该级的输出电压变得不稳定，从而导致较差的图像质量。
发明内容
因此，本发明针对一种移位寄存器。本发明的一个目的是提供一种移位寄存器，在该移位寄存器中，在没有扫描脉冲被发送的周期内，上拉开关装置肯定是截止的，用以保护驱动器的稳定性，并防止图像质量变差。本公开的额外的优点、目的和特征将在如下说明书中部分地阐述，并且基于对如下内容的审查，对于本领域普通技术人员而言部分将变得明显，或者可以从本发明的实践中获知。本发明的目的和其它优点可以由所写的说明书及其权利要求书以及附图中特别指出的结构来实现并完成。
为了实现这些目的和其它优点，并根据本发明的目的，如本文中所体现并宽泛描述的，一种移位寄存器包括多个级，所述多个级具有提供给所述多个级的第一启动脉冲和第二启动脉冲中的任意一个以及第一时钟脉冲至第四时钟脉冲中的任意一个，以相继发送扫描脉冲，其中，所述第一启动脉冲和第二启动脉冲处于选通高压状态达两个水平周期，在比所述第一启动脉冲延迟一个水平周期的情况下发送所述第二启动脉冲，所述第一时钟脉冲至第四时钟脉冲处于选通高压状态达两个水平周期，彼此具有一个水平周期延迟，响应于所述第二启动脉冲，对第(4n+l)级(其中，η是自然数)进行初始化，以及响应于所述第一启动脉冲，对第(4η+2)级、第(4η+3)级和第(4η)级进行初始化。所述第(4η+1)级中的每一个包括上拉开关装置，该上拉开关装置根据设定节点的信号状态，将第一时钟脉冲供应给输出端，下拉开关装置，该下拉开关装置响应于所述第三时钟脉冲，将低压电源供应给所述输出端；第一开关装置，该第一开关装置响应于来自第(4η-1)级的扫描脉冲，将来自所述第(4η-1)级的所述扫描脉冲供应给所述设定节点；第二开关装置，该第二开关装置响应于所述第二启动脉冲，将所述低压电源供应给所述设定节
点；第三开关装置，该第三开关装置响应于来自第(4η+3)级的扫描脉冲，将所述低压电源供应给所述设定节点；以及第四开关装置，该第四开关装置响应于所述第四时钟脉冲，将来自第(4η)级的扫描脉冲供应给所述设定节点。所述第(4η+2)级、所述第(4η+3)级和所述第(4η)级中的每一个包括上拉开关装置，该上拉开关装置根据设定节点的信号状态，将所述第二时钟脉冲至第四时钟脉冲中的任意一个供应给输出端；下拉开关装置，该下拉开关装置响应于与提供给所述上拉开关装置的所述时钟脉冲相比延迟了两个水平周期的时钟脉冲，将低压电源供应给所述输出端；第一开关装置，该第一开关装置响应于从往前第2级提供的扫描脉冲，将来自所述往前第2级的扫描脉冲供应给所述设定节点；第二开关装置，该第二开关装置响应于所述第一启动脉冲，将所述低压电源供应给所述设定节点；第三开关装置，该第三开关装置响应于来自往后第2级的扫描脉冲，将所述低压电源供应给所述设定节点；以及第四开关装置，该第四开关装置响应于与提供给所述上拉开关装置的所述时钟脉冲相比延迟了三个水平周期的时钟脉冲，将来自前I级的扫描脉冲供应给所述设定节点。所述多个时钟脉冲中的每一个具有空白周期，在所述空白周期内，在帧之间没有时钟脉冲被发送，在所述空白周期之后，从所述第一启动脉冲的下降沿开始再次对所述时钟脉冲进行发送，并且所述第一时钟脉冲至第四时钟脉冲是在彼此延迟的情况下被相继发送的。在本发明的另一方面中，一种移位寄存器包括多个级，所述多个级具有提供给所述多个级的第一启动脉冲和第二启动脉冲中的任意一个以及第一时钟脉冲至第四时钟脉冲中的任意一个，以相继发送扫描脉冲，其中，所述第一启动脉冲和第二启动脉冲处于选通高压状态达两个水平周期，在比所述第一启动脉冲延迟一个水平周期的情况下发送所述第二启动脉冲，所述第一时钟脉冲至第四时钟脉冲处于选通高压状态达两个水平周期，彼此具有一个水平周期延迟，并且除了第I级和第2级以外的其余的级响应于所述第二启动脉冲进行初始化。除了所述第I级和第2级以外的所述多个级中的每一个包括上拉开关装置，该上拉开关装置根据设定节点的信号状态将第一时钟脉冲至第四时钟脉冲中的任意一个供应给输出端；下拉开关装置，该下拉开关装置响应于与提供给所述上拉开关装置的时钟相比延迟了两个水平周期的时钟脉冲，将低压电源供应给所述输出端；第一开关装置，该第一开关装置响应于来自往前第2级的扫描脉冲，将来自所述往前第2级的所述扫描脉冲供应给所述设定节点；第二开关装置，该第二开关装置响应于所述第二启动脉冲，将所述低压电源供应给所述设定节点；第三开关装置，该第三开关装置响应于来自往后第2级的扫描脉冲，将所述低压电源供应给所述设定节点；以及第四开关装置，该第四开关装置响应于与提供给所述上拉开关装置的所述时钟脉冲相比延迟了三个水平周期的时钟脉冲，将来自前I级的扫描脉冲供应给所述设定节点。除了所述第I级和第2级以外 的所述多个级中的每一个包括上拉开关装置，该上拉开关装置根据设定节点的信号状态将所述第一时钟脉冲至第四时钟脉冲中的任意一个供应给输出端；下拉开关装置，该下拉开关装置响应于与提供给所述上拉开关装置的时钟相比延迟了两个水平周期的时钟脉冲，将低压电源供应给所述输出端；第一开关装置，该第一开关装置响应于来自往前第2级的扫描脉冲，将来自所述往前第2级的所述扫描脉冲供应给所述设定节点；第三开关装置，该第三开关装置响应于来自往后第2级的扫描脉冲，将所述低压电源供应给所述设定节点；以及第四开关装置，该第四开关装置响应于所述第二启动脉冲或与提供给所述上拉开关装置的所述时钟脉冲相比延迟了三个水平周期的时钟脉冲，将来自前I级的扫描脉冲供应给所述设定节点。应当理解的是，本发明的前面的一般描述以及后面的详细描述是示例性的和解释性的，并旨在提供对所要求保护的发明的进一步解释。
所包括的附图用于提供对本公开的进一步理解，并且被并入本申请中且构成本申请的一部分，附图例示了本公开的实施方式，并且与说明书一起用于说明本公开的原理。在附图中图I例示了移位寄存器的比较示例的方框图。图2例示了图I中的第(k)级的电路图。图3和图4分别例示了图2中的电路图的驱动波形。图5例示了图I中的第(4n+l)级的电路图。图6例示了根据本发明第一优选实施方式的移位寄存器的方框图。图7例示了图6中的第(4n+l)级的电路图。图8例示了根据本发明第二优选实施方式的移位寄存器的方框图。图9例示了根据本发明第三优选实施方式的移位寄存器的一级的电路图。
具体实施例方式现在将详细参考本发明的特定实施方式，在附图中例示了所述特定实施方式的示例。在可能的情况下，将在全部附图中使用相同的附图标记来指代相同或相似的部件。在开始描述本发明之前，将参考此处所附的附图来描述与本发明的移位寄存器相比较的移位寄存器的示例。图I例示了移位寄存器的比较示例的方框图。
参考图1，移位寄存器包括多个级SI Sn。所述多个级SI Sn响应于从定时控制器提供的多个时钟脉冲CLKl CLK4以及多个启动脉冲Vstl和Vst2，相继发送多个扫描脉冲 Voutl Voutn。详细而言，多个级SI Sn包括第I级到第η级SI Sn，以从第I级SI开始到第(η)级Sn相继发送扫描脉冲Voutl Voutn。将通过描述第(k)级的操作来描述各个级SI Sn的操作。第(k)级Sk由第一启动脉冲Vstl初始化，在每帧的初始阶段将第一启动脉冲Vstl施加到第(k)级Sk。初始化之后，第(k)级Sk接收来自第(k-2)级Sk-2的扫描脉冲Voutk-2，并响应于来自第(k-2)级Sk-2的扫描脉冲Voutk-2发送具有选通高压(下文称为高状态)的扫描脉冲Vout。并且，第(k)级Sk接收来自第(k+2)级Sk+2的扫描脉冲Voutk+2，并响应于来自第(k+2)级Sk+2的扫描脉冲Voutk+2发送具有选通低压(下文称为低状态)的扫描脉冲Vout。 然而，第I级SI和第2级S2分别接收第一启动脉冲Vstl和第二启动脉冲Vst2，并响应于第一启动脉冲Vstl和第二启动脉冲Vst2发送高状态扫描脉冲Vout。S卩，第I级SI和第2级S2不具有初始化周期。并且，第(η-i)级Sn-I和第(η)级Sn分别响应于来自第一伪级和第二伪级(未示出)的信号，发送低状态扫描脉冲Vout。图2例示了图I中的第(k)级的电路图，并且图3例示了图2中的电路图的驱动波形。参考图2，第(k)级包括上拉TFT Tu、下拉TFT Td以及第一 TFT至第四TFTTl T4。上拉TFT Tu根据设定节点Q的信号状态而导通/截止，用以在该上拉TFT Tu导通时通过输出端发送扫描脉冲Vout。在这种情况下，上拉TFT Tu接收第一时钟脉冲至第四时钟脉冲CLKl CLK4中的一个，以将所接收的时钟脉冲作为扫描脉冲Vout进行发送。下拉TFT Td根据与去往上拉TFT Tu的时钟脉冲相比延迟了两个水平周期的时钟脉冲而导通/截止，用以在该下拉TFT Td导通时将低压供电线路连接到输出端。在这种情况下，去往上拉TFT Tu的时钟脉冲相对于控制下拉TFT Td的时钟脉冲的相位具有反转了180°的相位。第一 TFT Tl根据来自第(k-2)级Sk-2的扫描脉冲Voutk-2而导通/截止，用以在该第一 TFT Tl导通时将来自第(k-2)级Sk-2的扫描脉冲Voutk-2施加到设定节点Q。然而，提供给第I级SI和第2级S2的第一 TFT Tl响应于第一启动脉冲Vstl和第二启动脉冲Vst2，将第一启动脉冲Vstl和第二启动脉冲Vst2施加到设定节点Q。第二 TFT T2根据第一启动脉冲Vstl而导通/截止，用以在该第二 TFT T2导通时将低压供电线路VSS连接到设定节点Q。然而，提供给第I级SI和第2级S2的第二 TFT T2并不操作。第三TFT T3根据来自第(k+2)级Sk+2的扫描脉冲Voutk+2而导通/截止，用以在该第三TFT T3导通时将低压供电线路VSS连接到设定节点Q。第四TFT T4根据与供应给上拉TFT Tu的时钟脉冲相比延迟了三个水平周期的时钟脉冲而导通/截止。第四TFT T4将第(k-Ι)级Sk-I的输出端连接到设定节点Q。
将描述具有前述配置的级的操作。由于各级的操作是相同的，所以将以第3级S3为例来描述各个级的操作。参考图3，对第3级S3进行驱动，所述第3级S3被划分成初始化周期、发送周期、预充电周期和复位周期，这些周期在每帧中是重复的。首先，在初始化周期中，将高状态的启动脉冲Vstl供应给第二 TFT T2的栅极端。然后，第二 TFT T2导通，以将低压电源VSS供应给设定节点Q3。据此，将设定节点Q初始化为低状态。然后，在预充电周期中，将从第I级SI提供的高状态的第一扫描脉冲Voutl供应给第一 TFT Tl的栅极端。然后，第一 TFT Tl导通，以将第一扫描脉冲Voutl供应给设定节点Q3。据此，对设定节点Q进行预充电。然后，在发送周期中，将高状态的第三时钟脉冲CLK3供应给上拉TFT Tu的漏极 端。然后，由于上拉TFT Tu的栅极端和漏极端之间的寄生电容的耦合，因而被预充电的设定节点Q3的电压自举升压(bootstrapped)。据此,上拉TFT Tu完全变成导通状态,从而通过由此导通的该上拉TFT Tu将高状态的第三时钟脉冲CLK3供应给输出端，作为第三扫描脉冲Vout30然后，在复位周期中，将从第5级S5提供的高状态的第五扫描脉冲Vout5供应给第三TFT T3的栅极端。然后，第三TFT T3导通，以将低压电源VSS供应给设定节点Q3。据此，将设定节点Q3复位成低状态。从而，多个级SI Sn中的每一个都在重复初始化周期、预充电周期、发送周期和复位周期的同时，发送扫描脉冲Vout。同时，存在空白周期，在空白周期内，在帧之间没有时钟脉冲CLKl CLK4被发送。同时，比较示例的移位寄存器具有如下问题设定节点Q在多个级SI Sn中的某些级是浮动的，并且在空白周期中在上拉TFT处出现泄漏电流。详细而言，由于以下原因，由于设定节点Q的浮动而具有在上拉TFT处出现的泄漏电流的各个级是第(4n+l)级S4n+1 (其中，η是自然数)，诸如第5级、第9级、第13级和第17级S5、S9、S13和S17。参考图4，多个时钟脉冲CLKl CLK4中的每一个具有空白周期，在空白周期内，在帧之间没有时钟脉冲CLKl CLK4被发送。多个时钟脉冲CLKl CLK4中的每一个在空白周期之后再次发送，所述多个时钟脉冲CLKl CLK4中的每一个从第一时钟脉冲CLKl开始到第四时钟脉冲CLK4相继延迟。在这种情况下，参考第一启动脉冲Vstl的下降沿再次发送多个时钟脉冲CLKl CLK4。即，按照第一时钟脉冲CLK1、第二时钟脉冲CLK2、第三时钟脉冲CLK3和第四时钟脉冲CLK4的顺序，从第一启动脉冲Vstl的下降沿开始再次发送多个时钟脉冲CLKl CLK4。因此，在发送第一启动脉冲Vstl之后立即第一次再次发送第一时钟脉冲CLKl时，尚未发送第四时钟脉冲CLK4。下文中，“在发送第一启动脉冲Vstl之后立即第一次再次发送第一时钟脉冲CLKl的周期”被定义为“F周期”。S卩，F周期是第一次再次发送第一时钟脉冲CLKl并且尚未发送第四时钟CLK4的周期。同时，参考图5，在第(4η+1)级S4n+1中，上拉TFT Tu的漏极端被施加了第一时钟脉冲CLK1，第四TFT T4的栅极端被施加了第四时钟脉冲CLK4。因此，由于尚未发送第四时钟脉冲CLK4，所以在F周期中，第(4n+l)级S4n+1中的第四TFT是截止的。并且，由于扫描脉冲Vout和第一启动脉冲Vstl在两级之后的级处是低状态，所以在F周期中，第(4n+l)级S4n+1中的第二 TFT T2和第三TFTT3是截止的。最后，由于在F周期中，第(4n+l)级S4n+1中所有的第二 TFT至第四TFT T2 T4都截止，所以第(4n+l)级S4n+1中的设定节点浮动。因而，在F周期中，第(4n+l)级S4n+1中的设定节点是浮动的。然而，由于上拉TFT Tu的漏极端被施加了高状态的第一时钟脉冲CLK1，所以容易出现泄漏电流。这种泄漏电流使第(4n+l)级S4n+1的输出电压波动，从而造成横向行显示缺陷。上拉TFT的泄漏电流的问题是由于在发送第一启动脉冲Vstl之后立即第一次再次发送第一时钟脉冲CLKl的周期中，尚未发送第四时钟脉冲CLK4而造成的。在除了第(4n+l)级S4n+1以外的各级中没有出现上拉TFT的泄漏电流的问题的原因如下。参考图4，在发送第一启动脉冲Vstl之后立即第一次发送第二时钟脉冲CLK2的周期中，第一时钟脉冲CLKl处于高状态；在发送第一启动脉冲Vstl之后立即第一次发送第三 时钟脉冲CLK3的周期中，第二时钟脉冲CLK2处于高状态；以及在发送第一启动脉冲Vstl之后立即第一次发送第四时钟脉冲CLK4的周期中，第三时钟脉冲CLK3处于高状态。因此，第(4n+2)级S4n+2、第(4n+3)级S4n+3和第(4n)级S4n中的每一个都具有在发送第一启动脉冲Vstl之后立即导通的第四TFT T4，从而将设定节点Q初始化为低状态，其中在这些级的每一个中，将第二时钟脉冲至第四时钟脉冲CLK2 CLK4施加到上拉TFT Tu的漏极端。据此,第(4n+2)级S4n+2、第(4n+3)级S4n+3和第(4n)级S4n中的每一个内的上拉TFT Tu在发送第一启动脉冲Vstl之后没有造成泄漏电流的问题。概括地说，由于在发送第一启动脉冲Vstl之后立即第一次再次发送第一时钟脉冲CLKl的周期(F周期)中，尚未发送第四时钟脉冲CLK4，所以比较示例的移位寄存器具有第(4n+l)级S4n+1的输出的不稳定波动的问题。为了解决比较示例的移位寄存器的问题，本发明利用第二启动脉冲Vst2。将参考附图更详细地描述根据本发明优选实施方式的移位寄存器。图6例示了根据本发明第一优选实施方式的移位寄存器的方框图。参考图6，移位寄存器包括多个级SI Sn。多个级SI Sn响应于从定时控制器提供的多个时钟脉冲CLKl CLK4以及多个启动脉冲Vstl和Vst2，相继发送多个扫描脉冲Voutl Voutn。多个时钟脉冲CLKl CLK4包括第一时钟脉冲至第四时钟脉冲CLKl CLK4，并且多个启动脉冲Vstl和Vst2包括第一启动脉冲Vstl和第二启动脉冲Vst2。第一时钟脉冲至第四时钟脉冲CLKl CLK4在相位彼此不同的情况下重复地循环。各个时钟脉冲CLKl CLK4处于高状态达两个水平周期。并且，第一时钟脉冲至第四时钟脉冲CLKl CLK4在彼此具有一个水平周期延迟(相邻的两个时钟脉冲重叠达一个水平周期)的情况下被发送。同时，虽然第一实施方式中的时钟脉冲CLKl CLK4包括具有彼此不同的相位的四种时钟脉冲，但是只要时钟的数量大于二，则时钟的数量不受限制。在每帧的开始处，只发送一次高状态的第一启动脉冲Vstl和第二启动脉冲Vst2，所述第一启动脉冲Vstl和第二启动脉冲Vst2具有彼此不同的相位。第一启动脉冲Vstl和第二启动脉冲Vst2处于高状态达两个水平周期，并且在比第一启动脉冲Vstl延迟一个水平周期的情况下发送第二启动脉冲Vst2。同时，在第一实施方式中，虽然启动脉冲Vstl和Vst2包括相位彼此不同的两种启动脉冲，但是只要启动脉冲的数量大于二，则启动脉冲的数量不受限制。高压电源VDD和低压电源VSS是DC电压，其中，高压电源VDD的电压比低压电源VSS高。例如，高压电源VDD可以具有正极性，而低压电源VSS可以具有负极性。同时，低压电源VSS可以是地电压。并且，低压电源VSS具有与时钟脉冲CLK的低状态相同的电压。多个级SI Sn包括第I级至第(η)级SI Sn，以从第I级SI开始到第(η)级Sn相继发送扫描脉冲Voutl Voutn。将通过描述第(k)级的操作来描述各个级SI Sn的操作。第(k)级Sk由施加到该第(k)级Sk的第一启动脉冲Vstl和第二启动脉冲Vst2中的一个来初始化。详细而言，第(4n+l)级S4n+1由施加到该第(4n+l)级S4n+1的第二启动脉冲Vst2来初始化。并且，除了第(4n+l)级S4n+1以外的其余的级(即，第(4n+2) 级S4n+2、第(4n+3)级S4n+3和第(4n)级S4n)由施加到这些级的第一启动脉冲Vstl来初始化。在初始化后，第(k)级Sk接收来自第(k-2)级Sk-2的扫描脉冲Voutk-2，并响应于来自第(k-2)级Sk-2的扫描脉冲Voutk-2发送高状态的扫描脉冲Vout。并且，第(k)级Sk接收来自第(k+2)级Sk+2的扫描脉冲Voutk+2，并响应于来自第(k+2)级Sk+2的扫描脉冲Voutk+2发送低状态的扫描脉冲Vout。然而，第I级SI和第2级S2分别接收第一启动脉冲Vstl和第二启动脉冲Vst2，并响应于第一启动脉冲Vstl和第二启动脉冲Vst2发送高状态扫描脉冲Vout。并且，第(η-i)级Sn-I和第(η)级Sn分别接收来自第一伪级和第二伪级的信号，并响应于来自第一伪级和第二伪级(未示出)的信号发送低状态扫描脉冲Vout。图7例示了图6中的第(4n+l)级的电路图。除了去往第二 TFT T2的栅极端的输入以外，图7中例示的电路图具有与图2中例示的电路图相同的配置。同时，由于第一实施方式中除了第(4n+l)级S4n+1以外的各级与图2中例示的电路图相同，所以将省略对相同各级的描述。并且，按照与比较示例的移位寄存器相同的方式将图4中的驱动波形应用于第一实施方式。在第一实施方式中，第(4n+l)级S4n+1中的各个第二 TFT T2响应于第二启动脉冲Vst2而导通/截止，以将低压电源VSS供应线路连接到设定节点Q。据此，基于以下原因，第一实施方式的移位寄存器可以防止在F周期中出现第(4n+l)级S4n+1的输出的不稳定波动。在F周期中，各个第(4n+l)级S4n+1中的上拉TFT Tu的漏级端被施加了高状态的第一时钟脉冲CLK1。在这种情况下，由于第二 TFT T2的栅极端被施加了第二启动脉冲Vst2，所以第二 TFT T2导通。据此，在F周期中，将设定节点Q初始化为低状态，并且上拉TFT Tu肯定维持截止状态。S卩，在F周期中，根据本发明第一优选实施方式的移位寄存器通过使用第二启动脉冲Vst2使各个第(4n+l)级S4n+1中的第二 TFT T2导通，从而将设定节点Q维持在低状态。由于在设定节点Q维持在低状态的情况下，上拉TFT Tu肯定是截止的，所以防止了泄漏电流，并且可以防止由于输出电压的波动而造成的缺陷显示。图8例示了根据本发明第二优选实施方式的移位寄存器的方框图。
与第一实施方式不同，当在每帧的初始阶段将第二启动脉冲Vst2施加到第(k)级Sk时，第二实施方式中的该第(k)级Sk被初始化。当然，第I级SI和第2级S2分别使用施加到所述第I级SI和第2级S2上的第一启动脉冲Vstl和第二启动脉冲Vst2来发送高状态的扫描脉冲Vout，但是不用于初始化。第二实施方式中的各个级的电路与图7中例示的电路相同。据此，与第一实施方式一样，第二实施方式的移位寄存器可以防止在F周期中出现第(4n+l)级S4n+1的输出的不稳定波动。同时，与图8中例示的第二实施方式一样，当在每帧的初始阶段将第二启动脉冲Vst2施加到本发明第三实施方式的第(k)级时，本发明第三实施方式的第(k)级被初始化。当然，在第三实施方式中，第I级SI和第2级S2分别使用施加到所述第I级SI和第2级S2上的第一启动脉冲Vstl和第二启动脉冲Vst2来发送高状态的扫描脉冲Vout，但是不用于初始化。
然而，第三实施方式与第二实施方式在级的电路方面有如下不同。图9例示了根据本发明第三优选实施方式的移位寄存器的一级的电路图。参考图9，第三实施方式中的第(k)级包括上拉TFT Tu、下拉TFT Td以及第一TFT Tl、第三TFT T3和第四TFT T4。即，第三实施方式中的级不具有提供给第一实施方式和第二实施方式中的级的第二 TFT T2。相反，第三实施方式中的第四TFT T4的栅极端被供应了第二启动脉冲Vst2以及与去往上拉TFT Tu的时钟脉冲相比延迟了了三个水平周期的时钟脉冲。据此，第四TFT T4根据第二启动脉冲Vst2或与供应给上拉TFT Tu的时钟脉冲相比延迟了三个水平周期的时钟脉冲而导通或截止。并且，在第四TFT T4导通时，该第四TFT T4将第(k_l)级Sk-I的输出端连接到设定节点Q。从而，第三实施方式是一种由第四TFT T4来执行第二TFT T2的功能(在F周期中将设定节点Q初始化为低状态)的实施方式。最后，与第一实施方式和第二实施方式一样，第三实施方式可以防止在F周期中出现第(4n+l)级S4n+1的输出的不稳定波动。此外，由于去除了第二 TFT T2，所以第三实施方式具有节省成本以及节省空间的效果。根据第三优选实施方式的一级的电路图可以应用到第一实施方式。如上所述，本发明的移位寄存器具有以下优点。通过将第二启动脉冲Vst2施加到第(4n+l)级S4n+1，本发明的移位寄存器可以防止在发送第一启动脉冲Vstl之后立即第一次发送第一时钟脉冲CLKl的周期中出现第(4n+l)级S4n+1的输出的不稳定波动。对于本领域技术人员而言明显的是，在不脱离本发明的精神或范围的情况下，可以对本发明做出各种修改和变型。因此，本发明旨在涵盖落入所附权利要求及其等同物的范围内的对本发明的修改和变型。本申请要求于2011年7月12日提交的韩国专利申请No. 10-2011-0068915的优先权，通过引用的方式将该韩国专利申请特此并入，如同在本文中进行全面阐述一样。
权利要求
1.一种移位寄存器，该移位寄存器包括 多个级，所述多个级具有提供给所述多个级的第一启动脉冲和第二启动脉冲中的任意一个以及第一时钟脉冲至第四时钟脉冲中的任意一个，以相继发送扫描脉冲， 其中，所述第一启动脉冲和第二启动脉冲处于选通高压状态达两个水平周期，在比所述第一启动脉冲延迟一个水平周期的情况下发送所述第二启动脉冲， 所述第一时钟脉冲至第四时钟脉冲处于选通高压状态达两个水平周期，彼此具有一个水平周期的延迟， 响应于所述第二启动脉冲，对第(4n+l)级进行初始化，其中，η是自然数，以及 响应于所述第一启动脉冲，对第(4η+2)级、第(4η+3)级和第(4η)级进行初始化。
2.如权利要求I所述的移位寄存器，其中，所述第(4η+1)级中的每一个包括 上拉开关装置，该上拉开关装置根据设定节点的信号状态，将第一时钟脉冲供应给输出端； 下拉开关装置，该下拉开关装置响应于所述第三时钟脉冲，将低压电源供应给所述输出立而; 第一开关装置，该第一开关装置响应于来自第(4η-1)级的扫描脉冲，将来自所述第(4η-1)级的所述扫描脉冲供应给所述设定节点； 第二开关装置，该第二开关装置响应于所述第二启动脉冲，将所述低压电源供应给所述设定节点； 第三开关装置，该第三开关装置响应于来自第(4η+3)级的扫描脉冲，将所述低压电源供应给所述设定节点；以及 第四开关装置，该第四开关装置响应于所述第四时钟脉冲，将来自第(4η)级的扫描脉冲供应给所述设定节点。
3.如权利要求I所述的移位寄存器，其中，所述第(4η+1)级中的每一个包括 上拉开关装置，该上拉开关装置根据设定节点的信号状态，将所述第一时钟脉冲至第四时钟脉冲中的任意一个供应给输出端； 下拉开关装置，该下拉开关装置响应于与提供给所述上拉开关装置的时钟脉冲相比延迟了两个水平周期的时钟脉冲，将低压电源供应给所述输出端； 第一开关装置，该第一开关装置响应于来自往前第2级的扫描脉冲，将来自所述往前第2级的所述扫描脉冲供应给所述设定节点； 第三开关装置，该第三开关装置响应于来自往后第2级的扫描脉冲，将所述低压电源供应给所述设定节点；以及 第四开关装置，该第四开关装置响应于所述第二启动脉冲或与提供给所述上拉开关装置的时钟脉冲相比延迟了三个水平周期的时钟脉冲，将来自前I级的扫描脉冲供应给所述设定节点。
4.如权利要求I所述的移位寄存器，其中，所述第(4η+2)级、所述第(4η+3)级和所述第(4η)级中的每一个包括 上拉开关装置，该上拉开关装置根据设定节点的信号状态，将所述第二时钟脉冲至第四时钟脉冲中的任意一个供应给输出端； 下拉开关装置，该下拉开关装置响应于与提供给所述上拉开关装置的所述时钟脉冲相比延迟了两个水平周期的时钟脉冲，将低压电源供应给所述输出端； 第一开关装置，该第一开关装置响应于自往前第2级提供的扫描脉冲，将来自所述往前第2级的所述扫描脉冲供应给所述设定节点； 第二开关装置，该第二开关装置响应于所述第一启动脉冲，将所述低压电源供应给所述设定节点； 第三开关装置，该第三开关装置响应于来自往后第2级的扫描脉冲，将所述低压电源供应给所述设定节点；以及 第四开关装置，该第四开关装置响应于与提供给所述上拉开关装置的所述时钟脉冲相比延迟了三个水平周期的时钟脉冲，将来自前I级的扫描脉冲供应给所述设定节点。
5.如权利要求I所述的移位寄存器，其中，所述第一时钟脉冲至第四时钟脉冲中的每一个具有空白周期，在所述空白周期内，在帧之间没有时钟脉冲被发送，在所述空白周期之后，在所述第一启动脉冲的下降沿处对所述第一时钟脉冲至第四时钟脉冲进行发送，并且所述第一时钟脉冲至第四时钟脉冲是在彼此延迟的情况下被相继发送的。
6.一种移位寄存器，该移位寄存器包括 多个级，所述多个级具有提供给所述多个级的第一启动脉冲和第二启动脉冲中的任意一个以及第一时钟脉冲至第四时钟脉冲中的任意一个，以相继发送扫描脉冲， 其中，所述第一启动脉冲和第二启动脉冲处于选通高压状态达两个水平周期，在比所述第一启动脉冲延迟一个水平周期的情况下发送所述第二启动脉冲， 所述第一时钟脉冲至第四时钟脉冲处于选通高压状态达两个水平周期，彼此具有一个水平周期的延迟，以及 除了所述第1级和第2级以外的其余的级响应于所述第二启动脉冲进行初始化。
7.如权利要求6所述的移位寄存器，其中，除了所述第1级和第2级以外的所述多个级中的每一个包括 上拉开关装置，该上拉开关装置根据设定节点的信号状态将第一时钟脉冲至第四时钟脉冲中的任意一个供应给输出端； 下拉开关装置，该下拉开关装置响应于与提供给所述上拉开关装置的时钟相比延迟了两个水平周期的时钟脉冲，将低压电源供应给所述输出端； 第一开关装置，该第一开关装置响应于来自往前第2级的扫描脉冲，将来自所述往前第2级的所述扫描脉冲供应给所述设定节点； 第二开关装置，该第二开关装置响应于所述第二启动脉冲，将所述低压电源供应给所述设定节点； 第三开关装置，该第三开关装置响应于来自往后第2级的扫描脉冲，将所述低压电源供应给所述设定节点；以及 第四开关装置，该第四开关装置响应于与提供给所述上拉开关装置的所述时钟脉冲相比延迟了三个水平周期的时钟脉冲，将来自前I级的扫描脉冲供应给所述设定节点。
8.如权利要求6所述的移位寄存器，其中，除了所述第1级和第2级以外的所述多个级中的每一个包括 上拉开关装置，该上拉开关装置根据设定节点的信号状态将所述第一时钟脉冲至第四时钟脉冲中的任意一个供应给输出端；下拉开关装置，该下拉开关装置响应于与提供给所述上拉开关装置的时钟相比延迟了两个水平周期的时钟脉冲，将低压电源供应给所述输出端； 第一开关装置，该第一开关装置响应于来自往前第2级的扫描脉冲，将来自所述往前第2级的所述扫描脉冲供应给所述设定节点； 第三开关装置，该第三开关装置响应于来自往后第2级的扫描脉冲，将所述低压电源供应给所述设定节点；以及 第四开关装置，该第四开关装置响应于所述第二启动脉冲或与提供给所述上拉开关装置的所述时钟脉冲相比延迟了三个水平周期的时钟脉冲，将来自前I级的扫描脉冲供应给所述设定节点。
9.如权利要求6所述的移位寄存器，其中，所述第一时钟脉冲至第四时钟脉冲中的每一个具有空白周期，在所述空白周期内，在帧之间没有时钟脉冲被发送，在所述空白周期之后，在所述第一启动脉冲的下降沿处对所述第一时钟脉冲至第四时钟脉冲进行发送，并且所述第一时钟脉冲至第四时钟脉冲是在彼此延迟的情况下被相继发送的。
全文摘要
本发明涉及一种移位寄存器，其中在没有发送扫描脉冲的周期中内，上拉开关装置肯定是截止的，用以保护驱动器的稳定性，并防止图像质量变差。该移位寄存器包括多个级，该多个级具有提供给该多个级的第一和第二启动脉冲中的任意一个以及第一至第四时钟脉冲中的任意一个，以相继发送扫描脉冲，其中，第一和第二启动脉冲处于选通高压状态达两个水平周期，在比第一启动脉冲延迟一个水平周期的情况下发送第二启动脉冲，第一至第四时钟脉冲处于选通高压状态达两个水平周期，彼此具有一个水平周期延迟，响应于第二启动脉冲，对第(4n+1)级进行初始化，以及响应于第一启动脉冲，对第(4n+2)级、第(4n+3)级和第(4n)级进行初始化，其中n是自然数。
文档编号G09G3/20GK102881243SQ201110363818
公开日2013年1月16日 申请日期2011年11月16日 优先权日2011年7月12日
发明者安贞恩, 郑普泳, 蔡志恩 申请人:乐金显示有限公司