解码扫描驱动装置的制作方法

专利名称：解码扫描驱动装置的制作方法
技术领域：
本发明系有关于一种解码扫描驱动装置，其系尤指一种可节省电路面积的解码扫描驱动装置。
背景技术：
在科技发展日新月异的现今时代中，液晶显示器已广泛地应用在电子显示产品上，例如电视、计算机屏幕、笔记型计算机、行动电话或个人数字助理(PDA)等。液晶显示器包括数据驱动装置(Data Driver)、扫描驱动装置(Scan Driver)及液晶显示面板。液晶显示面板中具有像素数组，而扫描驱动装置用以依序开启像素数组中的多个像素列，以将数据驱动装置输出的像素数据扫描至像素，进而显示出欲显示的影像。承上所述，一般解码扫描驱动装置包含一解码电路与复数准位转换及驱动器。解码电路会依据解码控制信号而输出一解码信号至该些准位转换电路及驱动器，该些准位转换电路及驱动器再依据解码信号而依序产生一扫描信号，以扫描显示面板，即液晶显示面板的驱动方式用闸极端(Gate)控制内部单元打开，再用源极端(Source)送入准确的电压来控制显示面板的液晶转向，因为闸极端输出的电压为高电源电压(VGH)与低参考电位(VGL)，所以必须使用高电压组件，其扫描驱动电路必须经准位转换及驱动器把扫描信号升到高电源电压(VGH)与低参考电位(VGL)，而造成面积较大。然而，由于一般解码扫描驱动 装置是先利用在低电压端做解码电路，再经该些准位转换电路推动该驱动器，如此，每一组驱动器要有准位转换电路进行转换控制信号的准位，所以最少需要10颗高电压的晶体管和两颗电阻才能形成一个扫描驱动装置。如此，习知技术增加了扫描驱动装置的面积，进而增加了其成本。再者，由于解码扫描装置应用于液晶显示面板的种类不同，例如液晶显示面板的尺寸不同或是驱动方式不同，而解码扫描装置所需要产生驱动信号的电压大小也不同，然而，若解码扫描驱动装置依据液晶显示面板的种类，而仅需要产生低电压准位(例如.1.8V转换到5V或1. 8V转换到-5V)的驱动信号时，若解码扫描驱动装置使用准位转换电路则会增加解码扫描驱动装置的电路面积，进而增加成本。

发明内容
本发明的目的之一，在于提供一种解码扫描驱动装置，其节省解码扫描驱动装置的电路面积，进而减少成本。本发明的目的之一，在于提供一种解码扫描驱动装置，其藉由一反相器回授至一控制拴锁单元，以减少偏压电流。本发明的目的之一，在于提供一种具有改变电压位准解码扫描驱动装置，其藉由一反相器的一输出电压，而不需要使用一位准转换电路，而能直接做位准转换和解码的功能，并可节省解码扫描驱动装置的电路面积，进而减少成本。本发明的解码扫描驱动装置包含一位准转换电路、一解码电路、一输出驱动电路与一控制电路。位准转换电路接收复数输入信号，并转换该些输入信号的位准，而产生复数解码控制信号，解码电路耦接位准转换电路，并依据该些解码控制信号而产生复数解码信号；输出驱动电路耦接解码电路，并依据该些解码信号依序产生一驱动信号，并输出驱动信号而驱动一显示面板；以及控制电路耦接输出驱动电路，并依据该些输入信号的其中之一而产生一控制信号，并传送至输出驱动电路而控制输出驱动电路输出驱动信号。再者，本发明的输出解码驱动电路包含一控制拴锁单元与一反相器。控制拴锁单元耦接耦接控制电路与解码电路，并受控于控制信号与该驱动信号；以及反相器具有一第一端与一第二端，反相器的第一端耦接解码电路，而反相器的第二端耦接控制拴锁单元。其中，控制拴锁单元包含一第一晶体管与一第二晶体管。第一晶体管的一第一端耦接一电源端，第一晶体管的一第二端耦接解码电路与反相器的第一端，第一晶体管受控于控制信号，第二晶体管的一第一端耦接电源端，第二晶体管的一第二端耦接第一晶体管的第二端、解码电路与反相器的第一端，第二晶体管受控于控制信号。如此，本发明藉由反相器回授至控制拴锁单元，以减少偏压电流，另外，本发明的另一实施例的解码扫描驱动装置包含一位准转换电路、一解码电路、一输出驱动电路与一控制电路。位准转换电路接收复数输入信号，并转换该些输入信号的位准，而产生复数解码控制信号；解码电路耦接位准转换电路，并依据该些解码控制信号，而产生复数解码信号；输出驱动电路耦接解码电路，并依据该些解码信号依序产生一驱动信号，并输出驱动信号；以及控制电路耦接输出驱动电路与解码电路，并依据该些输入信号的其中之一而产生一控制信号，且传送至输出驱动电路与解码电路而控制输出驱动电路输出驱动信号。又，本发明的再一实施例的解码扫描驱动装置包含一解码电路、一输出驱动电路与一控制电路。解码电路接收复数输入信号，并依据该些输入信号而产生复数解码信号；输出驱动电路耦接解码电路，并依据该些解码信号依序产生高准位的一驱动信号，并输出驱动信号；以及控制电路耦接输出驱动电路，并依据该些输入信号的其中之一而产生一控制信号，并传送至输出驱动电路而控制输出驱动电路输出驱动信号。如此，本发明藉由输出驱动电路的一反相器的一输出电压，而不需要使用一位准转换电路，而可节省扫描驱动装置的电路面积，进而减少成本。另外，本发明的又一实施例的解码扫描驱动装置的包含一解码电路、一输出驱动电路与一控制电路。解码电路接收复数输入信号，并依据该些输入信号而产生复数解码信号；输出驱动电路耦接解码电路，并依据该些解码信号依序产生低准位的一驱动信号，并输出驱动信号；以及控制电路耦接输出驱动电路，并依据该些输入信号的其中之一而产生一控制信号，并传送至输出驱动电路而控制输出驱动电路输出驱动信号。如此，本发明藉由输出驱动电路的反相器的输出电压，而不需要使用位准转换电路，而可节省扫描驱动装置的电路面积，进而减少成本。实施本发明产生的有益效果是本发明的解码扫描驱动装置藉由一位准转换电路接收复数输入信号并转换该些输入信号的位准而产生复数解码控制信号；解码电路耦接位准转换电路，并依据该些解码控制信号而产生复数解码信号；一输出驱动电路耦接解码电路，并依据该些解码信号依序产生一驱动信号，并输出驱动信号；一控制电路耦接输出驱动电路，并依据该些输入信号的其中之一而产生一控制信号，并传送至输出驱动电路而控制输出驱动电路输出驱动信号，以节省解码扫描驱动装置的电路面积，进而减少成本。


图1为本发明的第一实施例的解码扫描驱动装置的电路图；图2为本发明的第一实施例的控制拴锁单元与反相器的详细电路图；图3为本发明的图1所述解码扫描驱动装置的时序图；图4为本发明的第二实施例的解码扫描驱动装置的电路图；图5为本发明的一实施例的偏压产生电路的电路图；图6为本发明的图4的解码扫描驱动装置的时序图；图7为本发明的第三实施例的解码扫描驱动装置的电路图；图8为本发明的另一实施例的偏压产生电路的电路图；图9为本发明的图7的解码扫描驱动装置的时序图；图10为本发明 的第四实施例的解码扫描驱动装置的电路图；图11为本发明的第四实施例的输出驱动单元的电路图；图12为本发明的第五实施例的解码扫描驱动装置的电路图；图13为本发明的图10与图12的解码扫描驱动装置的时序图；图14为本发明的第六实施例的解码扫描驱动装置的电路图；图15为本发明的第七实施例的解码扫描驱动装置的电路图；图16为本发明的图14与图15的解码扫描驱动装置的时序图；图17为本发明的第八实施例的解码扫描驱动装置的电路图；图18为本发明的第九实施例的解码扫描驱动电装置的电路图；图19为本发明的图17与图18的解码扫描驱动装置的时序图；图20为本发明的第十实施例的解码扫描驱动装置的电路图；图21为本发明的第十一实施例的解码扫描驱动装置的电路图；以及图22为本发明的图20与图21的解码扫描驱动装置的时序图。图号对照说明I解码扫描驱动装置10位准转换电路100第一位准转换单元102第二位准转换单元104第三位准转换单元12解码电路120第一开关121第二开关122第三开关123第四开关124第五开关125第七开关127第八开关128第九开关129第十开关130第十一开关131第十二开关132第十三开关133第十四开关14输出驱动电路140输出驱动单元142控制栓锁单元1420第一晶体管1422第二晶体管144反相器16控制电路
160致能电路1600延迟单元1602逻辑单元162位准转换单元18第一逻辑单元19第二逻辑单元20偏压产生电路200第一阻抗组件202第一电流源204第一切换开关206第二切换开关3解码扫描驱动装置30位准转换电路300第一位准转换单元302第二位准转换单元304第三位准转换单元32解码电路320第一开关321第二开关322第三开关323第四开关324第五开关325第六开关326第七开关327第八开关328第九开关329第十开关330第i^一开关331第十二开关332第十三开关

333第十四开关334第十五开关34输出驱动电路36控制电路360致能电路3600延迟单元3602逻辑单元362位准转换单元40偏压产生电路400第二阻抗组件402第二电流源404第三切换开关406第四切换开关5解码扫描驱动装置50位准转换电路500反相器502反相器504反相器52解码电路520第一开关521第二开关522第三开关523第四开关524第五开关525第六开关526第七开关527第八开关528第九开关529第十开关530第i^一开关531第十二开关532第十三开关533第十四开关534第十五开关54输出驱动电路540输出驱动单元542控制拴锁单元5420第三晶体管5422第四晶体管544反相器5440第五晶体管5442第六晶体管56控制电路560致能电路5600延迟单元5602逻辑闸562位准转换单元7解码扫描驱动装置
700反相器702反相器704反相器72解码电路720第一开关721第二开关722第三开关723第四开关724第五开关725第六开关726第七开关727第八开关728第九开关729第十开关730第i^一开关731第十二开关732第十三开关733第十四开关734第十五开关74输出驱动电路76控制电路78第三逻辑单元
··
79第四逻辑单元80偏压产生电路
具体实施例方式为了使本发明的结构特征及所达成的功效有更进一步的了解与认识，特用较佳的实施例及配合详细的说明，说明如下请参阅图1，系为本发明的一实施例的解码扫描驱动装置的电路图。如图所示，本发明的解码扫描驱动装置I包含一位准转换电路10，一解码电路12，一输出驱动电路14与一控制电路16。位准转换电路10接收复数输入信号，并转换该些输入信号的位准，而产生复数解码控制信号。解码电路12耦接位准转换电路10，并依据该些解码控制信号而产生复数解码信号，于本实施例中，本实施例的解码电路12为3对8的解码器，即位准转换电路10和解码电路12接收三位的输入信号D2D1Dtl，所以，本实施例的位准转换电路10包含一第一位准转换单元100、一第二位准转换单元102与一第三位准转换单元104。第一位准转换单元100接收输入信号Dtl,并转换输入信号Dtl的位准而产生一第一同相输入信号DHO与一第一反相输入信号ΧΗ0,其中,第一同相输入信号DHO与输入信号Dtl同相，而第一反相输入信号XHO与输入信号Dtl反相。同理，第二位准转换单元102接收输入信号D1，并转换输入信号D1的位准而产生一第二同相输入信号DHl与一第二反相输入信号XHl,其中,第二同相输入信号DHl与输入信号D1同相,而第二反相输入信号XHl与输入信号D1反相。又，第三位准转换单元104接收输入信号D2，并转换输入信号D2的位准而产生一第三同相输入信号DH2与一第三反相输入信号XH2,其中，第三同相输入信号DH2与输入信号D2同相,而第三反相输入信号XH2与输入信号D2反相。解码电路12接收第一同相输入信号DH0、第一反相输入信号ΧΗ0、第二同相输入信号DH1、第二反相输入信号XH1、第三同相输入信号DH2与第三反相输入信号XH2而对应输出八位的解码信号C7C6C5C4C3C2C1Ctl,也就是，依据输入信号D2D1Dtl而对应输出八位的解码信号C7C6C5C4C3C2C1Ctl,例如当输入信号D2D1Dtl为001时，则解码电路12输出的解码信号C7C6C5C4C3C2C1C0为00000010 ;当输入信号D2D1Dtl为010时，则解码电路12输出的解码信号C7C6C5C4C3C2C1C0 为 00000100，以此类推。输出驱动电路14耦接解码电路12，并依据该些解码信号依序产生一驱动信号，此驱动信号为低准位的驱动信号，并输出驱动信号，即本发明的解码扫描驱动装置I应用于液晶显示装置时，解码扫描驱动装置I会依序产生驱动信号，并输出至液晶显示装置的显示面板的每一列的一像素结构，以依序控制每一列的像素结构的薄膜晶体管导通，使复数显示数据可以经由薄膜晶体管而输入至每一列的像素结构，以驱使该些像素结构显示影像。此为液晶显示装置基本驱动方式，为该技术领域中具有通常知识者所皆知的技术，故于此不再加以赘述。控制电路16耦接输出驱动电路14，并依据该些输入信号的其中之一而产生一控制信号0ΕΗΒ，并传送控制信号OEHB至输出驱动电路14而控制输出驱动电路14输出驱动信号，于本实施例中，控制电路16依据该些输入信号D2D1Dtl的最低位的输入信号Dtl而产生控制信号0ΕΗΒ。其中，控制电路16包含一致能电路160与一位准转换单元162。致能电路160接收并依据输入信号Dtl而产生一致能信号0E，位准转换单元162耦接致能电路160，并转换致能信号OE的准位，以产生控制信号0ΕΗΒ。再者，致能电路160包含一延迟单元1600与一逻辑闸1602。延迟单元1600接收该些输入信号D2D1Dtl的最低位的输入信号Dtl并延迟输入信号Dtl,而产生一延迟信号DD0,逻辑闸1602具有一第一输入端、一第二输入端与一输出端,逻辑闸1602的第一输入端I禹接延迟单元1600，以接收延迟信号DD0，逻辑闸1602的第二输入端接收输入信号D。，并于逻辑闸1602的输出端产生致能信号0E，并传送致能信号OE至位准转换单元162。其中，本实施例的逻辑闸1602为一互斥或门(XNOR gate)。本发明的输出驱动电路14包含复数输出驱动单元140，每一输出驱动单元140对应每一解码电路12的输出端，也就是，对应解码扫描驱动装置I的每一个输出，每一输出驱动单元140包含复数控制栓锁单元142与复数反相器144。每一控制栓锁单元142对应每一反相器144，并每一组控制拴锁单元142与反相器144对应每一个解码电路12的输出端，例如本实施例的解码电路12的输出端有八位的解码信号C7C6C5C4C3C2C1Ctl,所以，输出驱动电路14包含有8个控制栓锁单元142与8个反相器144。控制拴锁单元142耦接控制电路16与解码电路12,并受控于控制信号OEHB与驱动信号G7 G0,反相器144具有一第一端与一第二端。反相器144的第一端耦接解码电路12，而反相器144的第二端耦接控制拴锁单元142与解码扫描驱动装置I的输出端。承上所述，请一并参阅图2，系为本发明的一实施例的控制拴锁单元与反相器的详细电路图。如图所示，本发明的控制拴锁单元142包含一第一晶体管1420与一第二晶体管1422。第一晶体管1420的一第一端稱接一电源端VGH,第一晶体管1420的一第二端I禹接解码电路12与反相器144的第一端,第一晶体管1420受控于控制信号0ΕΗΒ,第二晶体管1422的一第一端耦接电源端VGH，第二晶体管1422的一第二端耦接第一晶体管1420、解码电路12与反相器144的第一端,并第二晶体管1422受控于驱动信号，于本实施例中,第二晶体管1422为场效晶体管，所以，第二晶体管1422的闸极耦接扫描驱动装置I的输出端，以接收驱动信号而受控于驱动信号。如此，本发明藉由反相器144的第一端与第二端分别第二晶体管1422的闸极与第二晶体管1422的第二端，也就是，反相器144的第一端与第二端分别耦接于控制拴锁单元142的输入端与输出端，即本发明藉由反相器144回授至控制拴锁单元142，以达到减少偏压电流或是漏电流的目的。请复参阅图1，本实施例的解码电路12包含一第一开关120、一第二开关121、一第三开关122、一第四开关123、 一第五开关124、一第六开关125、一第七开关126、一第八开关127、一第九开关128、一第十开关129、一第十一开关130、一第十二开关131、一第十三开关132与一第十四开关133。第一开关120的一第一端稱接一参考电位端VGL,第一开关120受控于位准转换电路10的第三位准转换单元104，而受控于第三位准转换单元104输出的第三反相输入信号XH2，第二开关121的一第一端耦接参考电位端VGL，并第二开关121受控于位准转换电路10的第三位准转换单元104，而受控于第三位准转换单元104输出的第三同相输入信号DH2。第三开关122的一第一端耦接第一开关120的一第二端，并第三开关122受控于位准转换电路10的第二位准转换单元102，而受控于第二位准转换单元102输出的第二反相输入信号XHl，第四开关123的一第一端耦接第一开关120的第二端与第三开关122的第一端，并第四开关123受控于位准转换电路10的第二位转转换单元102，而受控于第二位准转换单兀102输出的第二同相输入信号DHl,第五开关124的一第一端I禹接第二开关121的一第二端，并第五开关124受控于位准转换电路10的第二位准转换单元102，而受控于第二位准转换单元102输出的第二反相输入信号XHl，第六开关125的一第一端耦接第二开关121的第二端，并第六开关125受控于位准转换电路10的第二位准转换单元102，而受控于第二位准转换单元102输出的第二同相输入信号DHl。第七开关126的一第一端耦接第三开关122的一第二端，并第七开关126的一第二端耦接于输出驱动电路14，且第七开关126受控于位准转换电路10的第一位准转换单元100，而受控于第一位准转换单元100输出的第一反相输入信号ΧΗ0，第八开关127的一第一端耦接第三开关122的第二端，并第八开关127的一第二端耦接输出驱动电路14，且第八开关127受控于位准转换电路10的第一位准转换单元100，而受控于第一位准转换单元100输出的第一同相输入信号DH0 。第九开关128的一第一端I禹接第四开关123的第二端，第九开关128的一第二端耦接输出驱动电路14，并第九开关128受控于位准转换电路10的第一位准转换单元100，且受控于第一位准转换单元100输出的第一反相输入信号ΧΗ0，第十开关129的一第一端耦接第四开关123的第二端，第十开关129的一第二端耦接输出驱动电路14，并第十开关129受控于位准转换电路10的第一位准转换单元100，且受控于第一位准转换单元10输出的第一同相输入信号DHO。接上所述，第十一开关130的一第一端耦接第五开关124的一第二端，第十一开关130的一第二端稱接输出驱动电路14,并第^ 开关130受控于位准转换电路10的第一位准转换单元100，且受控于位准转换单元100输出的第一反相输入信号ΧΗ0，第十二开关131的一第一端耦接第五开关124的第二端，第十二开关131的一第二端耦接输出驱动电路14，并第十二开关131受控于位准转换电路10的第一位准转换单元100，且受控于位准转换单兀100输出的第一同相输入信号DH0,第十三开关132的一第一端I禹接第六开关125的一第二端，第十三开关132的一第二端耦接输出驱动电路14，并第十开关132受控于位准转换电路10的第一位准转换单元100，且受控于第一位准转换单元100输出的第一反相输入信号ΧΗ0，第十四开关133的一第一端耦接第六开关125的一第二端，第十四开关133的一第二端耦接输出驱动电路14，并第十四开关133受控于位准转换电路10的第一位准转换单元100，且受控于第一位准转换单元100输出的第一同相输入信号DH0。其中，第一开关120至第十四开关133皆为一场效晶体管。基于上述，解码电路12依据该些输入信号而控制解码电路12的输出端的解码信号C7C6C5C4C3C2C1C0的大小，例如输入信号D2D1Dtl为000时，第一开关120、第三开关122、第五开关124、第七开关126、第九开关128、第十一开关130与第十三开关132导通，其余开关皆截止，由于第一开关120、第三开关122与第七开关126导通,所以，一参考电压会经参考电位端VGL、第一开关120、第三开关122与第七开关126而传送至扫描驱动装置I的输出端G0，使解码扫描驱动装置I输出的驱动信号G7G6G5G4G3G2G1G0为00000001。同理，当该些输入信号D2D1Dtl为001时，则第一开关120、第三开关122、第五开关124、第八开关127、第十开关129、第十二开关131与第十四开关133导通，其余开关皆截止，由于第一开关120、第三开关122与第八开关127导通，所以，参考电位经参考电位端VGL、第一开关120、第三开关122与第八开关127而传送至解码扫描驱动装置I的输出端G1，使解码扫描驱动装置I输出的驱动信号G7G6G5G4G3G2G1G0为00000010，其余以此类推，于此不再赘述。其中，第一开关120至第十四开关133为一 N型场效晶体管。另外，本实施例的解码扫描驱动装置I更包含一第一逻辑单元18与一第二逻辑单兀19。第一逻辑单兀18具有一第一输入端、一第二输入端与一输出端。第一逻辑单兀18的第一端耦接位准转换电路10的第三位准转换单元104，以接收第三反相输入信号XH2，第一逻辑单元18的第二输入端接收控制信号0ΕΗΒ，第一逻辑单元18的输出端耦接解码电路12的第一开关120,第二逻辑单兀19具有一第一输入端、一第二输入端与一输出端。第二逻辑单元19的第一输入端耦接位准转换电路10的第三位准转换单元104，以接收第三同相输入信号DH2，第二逻辑单元19的第二输入端接收控制信号0ΕΗΒ，第二逻辑单元19的输出端耦接解码电路12的第二开关121，其中，由于该些输入信号D2D1Dtl系依序由000至111，所以，第一逻辑单元18会先产生一高准位信号至第一开关120，以导通第一开关120，此时，第二逻辑单元19产生一低准位信号至第二开关120，使第二开关121截止，如此，则可避免产生瞬间的大电流。请一并参阅图3，系为本发明的图1所述解码扫描驱动装置的时序图。如图所示，当该些输入信号D2D1Dtl为000时，控制电路16的致能电路160延迟一段时间而产生致能信号0E，并产生控制信号0ΕΗΒ，此时，解码电路12的第一开关120、第三开关122、第五开关124、第七开关126、第九开关128、第i^一开关130与第十三开关132导通，其余开关皆截止，由于第一开关120、第三开关122与第七开关126导通，所以，参考电压会经参考电位端VGL、第一开关120、第三开关122与第七开关126而传送至解码电路12的输出端CO，使解码扫描驱动装置I输出的解码信号C7C6C5C4C3C2C1C0为11111110，此时，解码信号CO的电压准位为低准位VGL，但经过反相器144后，则产生驱动信号G0，并此时驱动信号GO的电压准位为VGH ;同理，当该些输入信号D2D1Dtl为001时，则解码电路12的第一开关120、第三开关122、第五开关124、第八开关127、第十开关129、第十二开关131与第十四开关133导通，其余开关皆截止，由于第一开关120、第三开关122与第八开关127导通，所以，参考电位经参考电位端VGL、第一开关120、第三开关122与第八开关127而传送至解码电路12的输出端Cl，使解码电路12输出的解码信号C7C6C5C4C3C2C0为11111101，此时，解码信号Cl的电压准位为低准位VGL，但经过反相器144后，则产生驱动信号Gl，并此时驱动信号GO的电压准位为VGH，其余该些输入信号D2D1Dtl的状态以此类推，于此不再加以赘述。请参阅图4，系为本发明的第二实施例的解码扫描驱动装置的电路图。如图所示，本实施例的解码扫描驱动装置I与图1的实施例不同的处，在于本实施例的该些输出驱动单元140中的每一控制拴锁单元142仅包含一个第一晶体管1420。每一第一晶体管1420的第一端皆耦接在一起，并每一第一晶体管1420的第二端耦接反相器144的第一端。另外，本实施例的解码扫描驱动装置I更包含一偏压产生电路20。偏压产生电路20耦接控制电路16的准位转换单元162，并依据准位转换单元162的一输出信号OEH而产生控制信号Β0Ε。请一并参阅图5，系为本发明的一实施例的偏压产生电路的电路图。如图所示，本实施例的偏压产生电路20包含一第一阻抗组件200、一第一电流源202、一第一切换开关204与一第二切换开关206。第一阻抗组件200的一端接收一电源VGH，第一阻抗组件200的另一端稱接第一电流源202的一第一端,其中，第一阻抗组件200为一晶体管。第一电流源202的一第二端稱接于接地端,第一切换开关204的一第一端稱接第一阻抗组件200与第一电流源202的第一端，第一切换开关204受控于位准转换单元162的输出信号0ΕΗ,第二切换开关206的一第一端耦接第一切换开关204的第二端，并第二切换开关206的第二端耦接于接地端，第二切换开关206受控于位准转换单元162的输出信号0ΕΗ，第一切换开关204与第二切换开关206依据位准转换单元162的输出信号OEH而产生控制信号Β0Ε,于本实施例中，第一切换开关204与第二切换开关206分别为一 P型晶体管与N型晶体管，所以，当位准转换单元162的输出信号CEH为低准位信号时，第一切换开关204导通，而第二切换开关206截止，而产生控制信号Β0Ε。请一并参阅图6，系为本发明的图4的解码扫描驱动装置的时序图。如图所示，本实施例的解码扫描驱动装置I的时序图与图3的实施例不同的处，在于本实施例是利用偏压产生电路20至依据控制电路16输出的信号OEH(即为信号OEHB的反相信号)而产生控制信号BOE至输出驱动电路14，以产生该些驱动信号G7 G0，其余信号的时序已于图3说明，与此不再加以赘述。请参阅图7 ，系为本发明的第三实施例的解码扫描驱动装置的电路图。如图所示，本实施例的解码扫描驱动装置3与上述实施例的解码扫描驱动装置I不同的处，在于本实施例的解码扫描驱动装置3的一解码电路32的复数开关为一 P型场效晶体管，使一输出驱动电路34产生并输出高准位的一驱动信号。解码电路32包含一第一开关320、一第二开关321、一第三开关322、一第四开关323、一第五开关324、一第六开关325、一第七开关326、一第八开关327、一第九开关328、一第十开关329、一第^ 开关330、一第十二开关331、一第十三开关332与一第十四开关333。第一开关320的一第一端用以接收电源VGH，第一开关320受控于一位准转换电路30的一第三位准转换单元304，而受控于第三位准转换单元304输出的第三同相输入信号D2,第二开关321的一第一端接收电源VGH,并第二开关321受控于位准转换电路30的第三位准转换单元304，而受控于第三位准转换单元304输出的第三反相输入信号D2B。第三开关322的一第一端耦接第一开关320的一第二端，并第三开关322受控于位准转换电路30的第二位准转换单元302，而受控于第二位准转换单元302输出的第二同相输入信号D1，第四开关323的一第一端耦接第一开关320的第二端与第三开关322的第一端，并第四开关323受控于位准转换电路30的第二位转转换单元302，而受控于第二位准转换单元302输出的第二反相输入信号D1B，第五开关324的一第一端耦接第二开关321的一第二端，并第五开关324受控于位准转换电路30的第二位准转换单元302，而受控于第二位准转换单元302输出的第二同相输入信号Dl，第六开关325的一第一端耦接第二开关321的第二端，并第六开关325受控于位准转换电路30的第二位准转换单元302，而受控于第二位准转换单元302输出的第二反相输入信号DIB。第七开关326的一第一端耦接第三开关322的一第二端，并第七开关326的一第二端耦接于一输出驱动电路34，且第七开关326受控于位准转换电路30的第一位准转换单元300，而受控于第一位准转换单元300输出的第一同相输入信号D0，第八开关327的一第一端耦接第三开关322的第二端，并第八开关327的一第二端耦接输出驱动电路34，且第八开关327受控于位准转换电路30的第一位准转换单元300，而受控于第一位准转换单元300输出的第一反相输入信号D0B。第九开关328的一第一端I禹接第四开关323的第二端，第九开关328的一第二端耦接输出驱动电路34，并第九开关328受控于位准转换电路30的第一位准转换单元300，且受控于第一位准转换单元300输出的第一同相输入信号D0，第十开关329的一第一端耦接第四开关323的第二端，第十开关329的一第二端耦接输出驱动电路34，并第十开关329受控于位准转换电路30的第一位准转换单元300，且受控于第一位准转换单元30输出的第一反相输入信号D0B。接上所述，第十一开关330的一第一端耦接第五开关324的一第二端，第十一开关330的一第二端稱接输出驱动电路34,并第^ 开关330受控于位准转换电路30的第一位准转换单元300，且受控于位准转换单元300输出的第一同相输入信号D0，第十二开关331的一第一端耦接第五开关324的第二端，第十二开关331的一第二端耦接输出驱动电路34，并第十二开关331受控于位准转换电路30的第一位准转换单元300，且受控于位准转换单兀300输出的第一反相输入信号D0B,第十三开关332的一第一端稱接第六开关325的一第二端，第十三开关332的一第二端耦接输出驱动电路14，并第十开关332受控于位准转换电路30的第一位准转换单元300，且受控于第一位准转换单元300输出的第一同相输入信号D0，第十四开关333的一第一端耦接第六开关325的一第二端，第十四开关333的一第二端耦接输出驱动电路34，并第十四开关333受控于位准转换电路30的第一位准转换单元300，且受控于第一位准转换单元300输出的第一反相输入信号D0B。另外，本实施例的解码扫描驱动装置3更包含一第十五开关334。第十五开关334的一第一端接收电源VGH，并 第十五开关334的一第二端耦接第一开关320的第一端与第二开关321的第一端，第十五开关334受控于一控制电路36，即控制电路36的一位准转换单元362的一输出端耦接第十五晶体管334，以控制第十五晶体管334导通或截止。再者，由于本实施例的解码电路32使用P型晶体管，所以，本实施例的偏压产生电路40的结构不同于上述的偏压产生电路20的结构，如图8所示，本实施例的偏压产生电路40包含一第二阻抗组件400、一第二电流源402、一第三切换开关404与一第四切换开关406。第二阻抗组件400的一第一端接收参考电位VGL，并第二阻抗组件400的一第二端耦接第二电流源402的一第一端，第二电流源402的一第二端接收电源VGH，第三切换开关404的一第一端耦接第二阻抗组件的第二端与第二电流源402的第一端，并第三切换开关404受控于位准转换单元362的输出信号0E，第四切换开关406的一第一端接收电源VGH，第四切换开关406的一第二端耦接第三切换开关404的一第二端，以输出控制信号Β0Ε，第四切换开关406受控于位准转换单元362的输出信号0E。请一并参阅图9，系为本发明的图7的解码扫描驱动装置的时序图。如图所示，本实施例与图6的实施例的时序图相似，所以于不再加以赘述。
请参阅图10，系为本发明的第四实施例的解码扫描驱动装置的电路图。如图所示，本实施例的解码扫描驱动装置5与图1的解码扫描驱动装置I不同的处，在于本实施例的解码扫描驱动装置5应用于中低压时，则解码扫描驱动装置5不需要使用位准转换电路50。本实施例的解码扫描驱动装置5包含一解码电路52、一输出驱动电路54与一控制电路56。解码电路52接收复数输入信号A2A1Atl,并依据该些输入信号A2A1Atl而产生复数解码信号XD7XD6XD5XD4XD3XD2XD1XD0，输出驱动电路54耦接解码电路52，并依据该些解码信号依序产生低准位的一驱动信号D7D6MD4D3D2D1D0，并输出该些驱动信号D7D6D5D4D3D2D1D0。控制电路56耦接输出驱动电路54，控制电路56依据该切输入信号A2A1Atl的其中之一而产生一控制信号OEHB，并传送控制信号OEHB至输出驱动电路54而控制输出驱动电路54输出该些驱动信号D7D6D5D4D3D2D1D0。再者，本实施例的解码扫描驱动装置5更包含复数反相器500、502、504。该些反相器500、502、504接收该些输入信号A2A1Atl,并反相该些输入信号A2A1Atl,而将反相后的该些输入信号A2A1Atl传送至解码电路52,即该些反相器500、502、504反相该些输入信号A2A1Atl而产生复数反相输入信号XA2XA1XAtl,并传送该些反相输入信号XA2XA1XAtl至解码电路52。承上所述，输出驱动电路54包含复数输出驱动单元540，每一输出驱动单元540包含一控制栓锁单元542与反相器544。其中，控制栓锁单元542包含一第三晶体管5420与一第四晶体管5422。第三晶体管5420的一第一端接收一电源VH，第三晶体管5420的一第二端耦接解码电路52，第三晶体管5420受控于控制电路56输出的控制信号0ΕΗΒ，第四晶体管5422的一第一端接收电源VH，第四晶体管5422的一第二端耦接第三晶体管5420的第二端与解码电路52，第四晶体管5422受控于解码信号。接上所述，请一并参阅图11，系为本发明的第四实施例的输出驱动单元的电路图。如图所示，反相器544包含一第五晶体管5440与一第六晶体管5442。第五晶体管5440的一第一端接收电源VH，并第五晶体管5440的一第二端耦接第四晶体管5422的一控制端，且第五晶体管5440的一控制端耦接第三晶体管5420的第二端与第四晶体管5422的第二端，第六晶体管5442的一第一端耦接第五晶体管5440的第二端，并第六晶体管5442的一第二端耦接于接地端，且第 六晶体管5442的一控制端耦接第五晶体管5440的控制端、第三晶体管5420的第二端与第四晶体管5422的第二端。由于控制拴锁单元542与反相器544的电源VH，而电源VH大于一般电源Vcc，所以，反相器544可以转换电压准位为电源VH，例如反相器544可以将电压1. 8V转换为5V，因此，当解码扫描驱动装置5应用于中低电压准位时，则解码扫描驱动装置5不需要使用位准转换电路，而达到减省电路面积。此外，本发明另除了可以使用反相器的外，亦可以使用多任务器来达到不需要使用位准转换电路，而达到减省电路面积。另外，本实施例的解码电路52、输出驱动电路54与控制电路56皆与图1的解码扫描驱动装置I所述的解码电路12、输出驱动电路14与控制电路16相同，所以，于此将不再加以赘述。请参阅图12，系为本发明的第五实施例的解码扫描驱动装置的电路图。如图所示，本实施例的解码扫描驱动装置5与图10的解码扫描驱动装置5不同的处，在于本实施例的解码扫描驱动装置5的解码电路52更包含一第十五开关534。第十五开关534的一第一端耦接第一开关520的第一端与第二开关521的第一端，并第十五开关534的一第二端耦接接地端GND。请一并参阅图13，系为本发明的图10与图12的解码扫描驱动装置的时序图。如图所示，本实施例的时序图与图3的实施例的时序图相似，故于此不再加以赘述。请参阅图14，系为本发明的第六实施例的解码扫描驱动装置的电路图。如图所示，本实施例的解码扫描驱动装置5与图12的解码扫描驱动装置5不同的处，在于本实施的解码扫描驱动装置5的输出驱动电路54中的每一控制拴锁单元542仅包含一个第一晶体管5420。每一第一晶体管5420的第一端皆耦接在一起，并每一第一晶体管5420的第二端耦接反相器544的第一端。也就是如图4所述，也因为在图4已经有详细描述了，于此将不再赘述。此外，本实施例的解码扫描驱动装置5是将输入电压转换为正电压VH，由于第一晶体管5420的一端接收正电压VH，而第一晶体管5420的另一端耦接反相器544，所以，当解码电路52要输出时，则可以经由第一晶体管5420导通而使反相器544转换输入电压转换为正电压VH，例如反相器544可以将电压1. 8V转换为正电压5V，因此，当解码扫描驱动装置5应用于中低电压准位时，则解码扫描驱动装置5不需要使用位准转换电路，而达到减省电路面积。其中，正电压VH可以大于小于或等于电源Vcc，但正电压VH大于接地端GND。请参阅图15，系为本发明的第七实施例的解码扫描驱动装置的电路图。如图所示，本实施例与第六实施例不同的处，在于本实施例的解码电路52更包含第十五开关534。由于第十五开关534已经有在图12描述过，于此也不再加以赘述。请一并参阅图16，为本发明的图14与图15的解码扫描驱动装置的时序图。如图所示，本实施例与图6的实施例的时序图相似，故于此不再加以赘述。请参阅图17，系为本发明的第八实施例的解码扫描驱动装置的电路图。如图所示，本实施例与图12的实施例不同的处，在于本实施例是将一正电压转换成一负电压VL的输出(如输入为O 1. 8V，输出为1. 8V -5V)的位准转移解码扫描驱动装置，其中，负电压VL小于电源Vcc在位准转移解码扫描驱动装置7的一解码电路72的复数开关为一 P型场效晶体管。解码电路72包含一第一开关720、一第二开关721、一第三开关722、一第四开关723、一第五开关724、一第六开关725、一第七开关726、一第八开关727、一第九开关728、一第十开关729、一第十一开关730、一第十二开关731、一第十三开关732、一第十四开关733与一第十五开关734。而第一开关720 第十五开关734为N型场效晶体管。由于本实施例的第一开关720 第十五开关734相同于图7所述的解码电路32的第一开关320至第十五开关334，所以，于此将不再加以赘述。接上所述，本实施例是将输入电压转换为负电压VL，其转换的原理同图11所述，由于反相器744的电源VL，而电源VL小于一般电源Vcc，所以，反相器744可以转换电压准位为电源VL，例如反相器544可以将电压1. 8V转换为-5V，因此，当解码扫描驱动装置7应用于中低电压准位时，则解码扫描驱动装置7不需要使用位准转换电路，而达到减省电路面积。请参阅图18，系为本发明的第九实施例的扫描驱动电装置的电路图。如图所示，本实施例与图17的实施例不同的处，在于本实施例的解码扫描驱动装置7更包含一第三逻辑单元78与一第四逻辑单元79。第三逻辑单元78的一第一输入端接收输入信号A2，第三逻辑单元78的一第二输入端接收一控制电路76的一致能电路760的一致能信号0E，并第三逻辑单元78的一输出端耦接解码电路72的第一开关720，第四逻辑单元79的一第一输入端率禹接收反相器704输出的一第三反相输入信号XA2,第四逻辑单兀79的一第二输入端接收控制电路76的致能电路760的致能信号OE，并第四逻辑单元79的输出端耦接解码电路72的第二开关721，其中，第三逻辑单元78与第四逻辑单元79为一或门，本发明藉由第三逻辑单元78与第四逻辑单元79而避免瞬间的大电流。请参阅图19，系为本发明的图17与图18的解码扫描驱动装置的时序图。如图所示，本实施例的时序图与图9的实施例的时序图相似，故于此不再加以赘述。请参阅图20，系为本发明的第十实施例的解码扫描驱动装置的电路图。如图所示，本实施例与图17的实施例不同的处，在于本实施例的解码扫描驱动装置7的输出驱动电路74中的每一每一控制拴锁单元742包含二个晶体管，其如同图2所述的控制拴锁单元142的第一晶体管1420与第二晶体管1422，所以，于此将不再加以赘述。请参阅图21，系为本发明的第十二实施例的解码扫描驱动装置的电路图。如图所示，本实施例的解码扫描驱动装置与图20的解码扫描驱动装置不同的处，在于本实施例的解码电路72更包含第十五开关734。由于第十五开关734已经有在图12描述过，于此也不再加以赘述。请一并参阅图22，系为本发明的图20与图21的解码扫描驱动装置的时序图。如图所示，本实施例的时序图与图9的实施例的时序图相似，故于此不再加赘述。综上所述，本发明的解码扫描驱动装置藉由一位准转换电路接收复数输入信号并转换该些输入信号的位准而产生复数解码控制信号；解码电路耦接位准转换电路，并依据该些解码控制信号而产生复数解码信号；一输出驱动电路耦接解码电路，并依据该些解码信号依序产生一驱动信号，并输出驱动信号；一控制电路耦接输出驱动电路，并依据该些输入信号的其中之一而产生一控制信号，并传送至输出驱动电路而控制输出驱动电路输出驱动信号，以节省解码扫描驱动装置的电路面积，进而减少成本。上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。
权利要求
1.一种解码扫描驱动装置，其特征在于，其包含 一位准转换电路，接收复数输入信号，并转换该些输入信号的位准，而产生复数解码控制信号； 一解码电路，耦接该位准转换电路，并依据该些解码控制信号而产生复数解码信号； 一输出驱动电路，耦接该解码电路，并依据该些解码信号依序产生一驱动信号，并输出该驱动信号而驱动一显示面板；以及 一控制电路，耦接该输出驱动电路，并依据该些输入信号的其中之一而产生一控制信号，并传送至该输出驱动电路而控制该输出驱动电路输出该驱动信号。
2.如权利要求1所述的解码扫描驱动装置，其特征在于，其中该控制电路系依据该些输入信号的最低位的该输入信号而产生该控制信号。
3.如权利要求1所述的解码扫描驱动装置，其特征在于，该控制电路包含 一致能电路，接收并依据该输入信号而产生一致能信号；以及 一位准转换单元，耦接该致能电路，并转换该致能信号的准位，以产生该控制信号。
4.如权利要求3所述的解码扫描驱动装置，其特征在于，其中该控制电路更包含 一偏压产生电路，耦接该准位转换单元，并依据该准位转换单元的一输出信号而产生该控制信号。
5.如权利要求1所述的解码扫描驱动装置，其特征在于，其中该输出驱动电路包含复数输出驱动单元，每一输出驱动单元包含 一控制拴锁单元，耦接该控制电路与该解码电路，并受控于该控制信号与该驱动信号；以及 一反相器，具有一第一端与一第二端，该反相器的该第一端耦接该解码电路，而该反相器的该第二端耦接该控制拴锁单元。
6.如权利要求5所述的解码扫描驱动装置，其特征在于，其中该控制拴锁单元包含 一第一晶体管，其一第一端耦接一电源端，该第一电晶体的一第二端耦接该解码电路与该反相器的该第一端，该第一晶体管受控于该控制信号；以及 一第二晶体管，其一第一端耦接该电源端，该第二晶体管的一第二端耦接该第一晶体管的该第二端、该解码电路与该反相器的该第一端，该第二晶体管受控于该驱动信号。
7.如权利要求5所述的解码扫描驱动装置，其特征在于，其中该控制拴锁单元包含 一晶体管，其一第一端耦接一电源端，该晶体管的一第二端耦接该解码电路与该反相器的该第一端。
8.如权利要求1所述的解码扫描驱动装置，其特征在于，其更包含 一第一逻辑单兀，具有一第一输入端、一第二输入端与一输出端，该第一输入端稱接该位准转换电路，该第二输入端接收该控制信号，该输出端耦接该解码电路；以及 一第二逻辑单兀，具有一第一输入端、一第二输入端与一输出端，该第二逻辑单兀的该第一输入端耦接该位准转换电路，该第二逻辑单元的该第二输入端接收该控制信号，该第二逻辑单元的该输出端耦接该解码电路。
9.一种解码扫描驱动装置，其特征在于，其包含 一位准转换电路，接收复数输入信号，并转换该些输入信号的位准，而产生复数解码控制信号；一解码电路，耦接该位准转换电路，并依据该些解码控制信号，而产生复数解码信号；一输出驱动电路，耦接该解码电路，并依据该些解码信号依序产生一驱动信号，并输出该驱动信号而驱动一显示面板；以及一控制电路，耦接该输出驱动电路与该解码电路，并依据该些输入信号的其中之一而产生一控制信号，且传送至该输出驱动电路而控制该输出驱动电路输出该驱动信号，并传送该控制信号至该解码电路而控制该解电路输出该些解码信号。
10.如权利要求9所述的解码扫描驱动装置，其特征在于，其中该控制电路系依据该些输入信号的最低位的该输入信号而产生该控制信号。
11.如权利要求9所述的解码扫描驱动装置，其特征在于，该控制电路包含一致能电路，接收并依据该输入信号而产生一致能信号；一位准转换单元，耦接该致能电路，并转换该致能信号的准位，以产生该控制信号；以及一偏压产生电路，耦接该准位转换单元，并依据该准位转换单元的一输出信号而产生该控制信号。
12.如权利要求9所述的解码扫描驱动装置，其特征在于，其中该输出驱动电路包含一晶体管，其一第一端I禹接该解码电路与该输出驱动电路的一输出端，并该晶体管受控于该控制信号。
13.—种解码扫描驱动装置，其特征在于，其包含一解码电路，接收复数输入信号，并依据该些输入信号而产生复数解码信号；一输出驱动电路，耦接该解码电路，并接收一正电压，且依据该些解码信号与该正电压依序产生高准位的一驱动信号，并输出该驱动信号而驱动一显示面板，该驱动信号的电压大于该些输入信号的电压；以及一控制电路，耦接该输出驱动电路，并依据该些输入讯号的其中之一而产生一控制信号，并传送至该输出驱动电路而控制该输出驱动电路输出该驱动信号。
14.如权利要求13所述的解码扫描驱动装置，其特征在于，其中该控制电路系依据该些输入信号的最低位的该输入信号而产生该控制信号。
15.如权利要求13所述的解码扫描驱动装置，其特征在于，其中该输出驱动电路包含复数输出驱动单元，每一输出驱动单元包含一控制拴锁单元，耦接耦接该控制电路与该解码电路，并受控于该控制信号与该驱动信号；以及一反相器，具有一第一端与一第二端，该反相器的该第一端耦接该解码电路，而该反相器的该第二端耦接该控制拴锁单元。
16.一种解码扫描驱动装置，其特征在于，其包含一解码电路，接收复数输入信号，并依据该些输入信号而产生复数解码信号；一输出驱动电路，耦接该解码电路，并接收一负电压，且依据该些解码信号与该负电压依序产生低准位的一驱动信号，并输出该驱动信号而驱动一显不面板，其中该驱动信号小于该些输入电压；以及一控制电路，耦接该输出驱动电路，并依据该些输入信号的其中之一而产生一控制信号，并传送至该输出驱动电路而控制该输出驱动电路输出该驱动信号。
17.如权利要求16所述的解码扫描驱动装置，其特征在于，其中该控制电路系依据该些输入信号的最低位的该输入信号而产生该控制信号。
18.如权利要求16所述的解码扫描驱动装置，其特征在于，其中该输出驱动电路包含复数输出驱动单元，每ー输出驱动单元包含 ー控制拴锁单元，耦接耦接该控制电路与该解码电路，并受控于该控制信号与该驱动信号；以及 一反相器，具有一第一端与一第二端，该反相器的该第一端耦接该解码电路，而该反相器的该第二端耦接该控制拴锁单元。
全文摘要
本发明提出一种解码扫描驱动装置，其藉由一位准转换电路接收复数输入信号并转换该些输入信号的位准而产生复数解码控制信号；解码电路耦接位准转换电路，并依据该些解码控制信号而产生解码信号；一输出驱动电路耦接解码电路，并依据该些解码信号依序产生一驱动信号，并输出驱动信号而驱动一显示面板；一控制电路耦接输出驱动电路，并依据该些输入信号的其中之一而产生一控制信号，并传送至输出驱动电路而控制输出驱动电路输出驱动信号，以节省解码扫描驱动装置的电路面积，进而减少成本。
文档编号G09G3/36GK103050104SQ20121055883
公开日2013年4月17日 申请日期2012年12月14日 优先权日2012年10月31日
发明者苏忠信 申请人:矽创电子股份有限公司