一种像素电路、显示面板及显示装置制造方法

一种像素电路、显示面板及显示装置制造方法
【专利摘要】本实用新型公开了一种像素电路、显示面板及显示装置，用以提高显示装置中发光器件的寿命。所述像素电路包括：充电子电路、第一驱动子电路和第二驱动子电路，第一电容和第二电容；所述第一电容的第一端与第一驱动子电路和第二驱动子电路的第一端相连，所述第一电容的第二端与所述充电子电路和第二电容的第一端相连；所述第一驱动子电路的第二端与第一发光器件相连，所述第二驱动子电路的第二端与第二发光器件相连，其中，第一驱动子电路流入第一发光器件的驱动电流和第二驱动子电路流入第二发光器件的驱动电流方向相反。
【专利说明】—种像素电路、显示面板及显示装置【技术领域】
[0001]本实用新型涉及有机发光显示【技术领域】，尤其涉及一种像素电路、显示面板及显示装置。
【背景技术】
[0002]有机发光显示器件因其具有低功耗、高亮度、低成本、广视角，以及响应速度快等优点备受关注，在有机发光【技术领域】已经得到广泛应用。
[0003]有机电致发光二极管(Organic Light Emitting Diode，0LED)是目前有机发光领域应用较多的一种发光器件。目前，OLED按照驱动方式可以分为无源驱动和有源驱动两大类，即直接寻址和薄膜晶体管(Thin Film Transistor, TFT)矩阵寻址两类。其中，有源驱动OLED也称为有源矩阵OLED (AMOLED)，每一个子像素单元中的发光器件通过像素电路和加载直流电源电压信号(Vdd或Vss)的电源线对其进行驱动发光。
[0004]参见图1，为现有驱动发光器件发光的像素电路结构示意图，以η型驱动晶体管为例，像素电路包括:驱动晶体管Tl、电容Cl、开关晶体管Τ2 ；
[0005]电容Cl的第一端与驱动晶体管Tl的栅极相连，第二端与低电平参考电压源Vss相连；开关晶体管Τ2的漏极与驱动晶体管Tl的栅极相连，栅极与门信号源Vs_相连，源极与数据信号源Vllata相连；驱动晶体管Tl的源极与高电平参考电压源Vdd相连，漏极与发光器件Dl的正极相连，发光器件Dl的负极与低电平参考电压源Vss相连。
[0006]在一帧图像显示阶段，驱动发光器件Dl发光之前，门信号源输出电压信号Vsean使开关晶体管T2开启，数据信号源与电容Cl所在支路导通，数据信号源输出数据信号Vllata加载到电容Cl的第二端，为电容Cl充电；驱动发光器件Dl发光阶段，电容Cl放电，驱动发光器件Dl发光。
[0007]图1所示的像素电路，仅能驱动一个发光器件发光，每一发光器件对应一个像素单元的发光区域，在每帧图像扫描时，信号均要写入该像素电路，每帧图像扫描时，像素单元对应的发光区域均要发光显示。AMOLED显示器驱动OLED发光属于直流驱动，长时间直流驱动电压对应的电场造成OLED内部离子极性化，使得OLED形成内建电场，从而使OLED阈值电压增大，大大降低了 OLED的发光效率，缩短了 OLED寿命。寿命是制约有机发光显示装置，尤其是大尺寸，高亮度的有机发光显示装置广泛应用的重要因素。
实用新型内容
[0008]本实用新型实施例提供的一种像素电路、显示面板及显示装置，用以提高显示装置中发光器件的寿命。
[0009]本实用新型实施例提供的一种像素电路包括:充电子电路、第一驱动子电路和第二驱动子电路，第一电容和第二电容；
[0010]所述第一电容的第一端与第一驱动子电路和第二驱动子电路的第一端相连，所述第一电容的第二端与所述充电子电路和第二电容的第一端相连；[0011]所述第一驱动子电路的第二端与第一发光器件相连，所述第二驱动子电路的第二端与第二发光器件相连，其中，第一驱动子电路流入第一发光器件的驱动电流和第二驱动子电路流入第二发光器件的驱动电流方向相反；
[0012]所述充电子电路用于为所述第一电容充电，所述第二电容用于维持所述第一电容第二端的电压；所述第一电容放电时使得第一驱动子电路驱动第一发光器件发光，或使得第二驱动子电路驱动第二发光器件发光。
[0013]较佳地，所述第一驱动子电路包括η型驱动晶体管，所述第二驱动子电路包括P型驱动晶体管；
[0014]其中，所述η型驱动晶体管的栅极与所述第一电容的第一端相连，源极与可提供交流信号的第一参考电压源相连，漏极与第一发光器件的负极相连，第一发光器件的正极与可提供交流信号的第二参考电压源相连；所述第二电容的第二端与所述第一参考电压源相连；
[0015]所述P型驱动晶体管的栅极与所述第一电容的第一端相连；源极与所述第一参考电压源相连，漏极与第二发光器件的正极相连，第二发光器件的负极与所述第二参考电压源相连。
[0016]较佳地，所述充电子电路包括:
[0017]数据信号源、第一门信号源，以及与数据信号源和第一门信号源相连的第一开关晶体管；
[0018]第一开关晶体管的漏极与数据信号源相连，源极与第一电容的第二端相连，栅极与第一门信号源相连；
[0019]所述第一门信号源用于控制所述第一开关晶体管开启，使得所述数据信号源与所述第一电容所在支路导通，数据信号源向所述第一电容充电。
[0020]较佳地，还包括复位子电路，复位子电路包括:第二门信号源、第二开管晶体管和待复位到参考复位电压的第三参考电压源；第二开关晶体管的源极与第一电容的第二端相连，漏极与待复位到参考复位电压的第三参考电压源相连，栅极与第二门信号源相连。
[0021]所述复位子电路用于在充电子电路为第一电容充电之前，将第一电容中存储的信号复位至参考复位电压。
[0022]较佳地，还包括与所述第一驱动子电路相连的第一补偿子电路，和与所述第二驱动子电路相连的第二补偿子电路；
[0023]所述第一补偿子电路包括第三开关晶体管；
[0024]所述第二补偿子电路包括第四开关晶体管；
[0025]其中，所述第三开关晶体管的源极与所述η型驱动晶体管的栅极相连，漏极与η型驱动晶体管的漏极相连，栅极与第三门信号源相连；
[0026]所述第四开关晶体管的源极与P型驱动晶体管的栅极相连，漏极与P型驱动晶体管的漏极相连，栅极与所述第三门信号源相连。
[0027]较佳地，还包括控制所述第一发光器件和第二发光器件与第二参考电压源之间的导通的第五开关晶体管，所述第五开关晶体管的栅极与充电控制信号源相连，源极与所述第一发光器件的正极以及第二发光器件的负极相连，漏极与所述第二参考电压源相连，所述充电控制信号源用于控制所述第五开关晶体管的开启与关闭。[0028]较佳地，所述第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管和第五开关晶体管为η型晶体管，或者
[0029]所述第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管和第五开关晶体管为P型晶体管；
[0030]所述第二门信号源和第三门信号源为同一门信号源。
[0031]本实用新型实施例提供一种显示面板，包括由栅线和数据线围设而成的多个呈矩阵排列的像素单元，每一像素单元中包括一个像素电路和与该像素电路相连的发光器件；
[0032]其中，所述像素电路为上述像素电路；
[0033]位于同一行的像素电路中的充电子电路与同一条栅线相连，位于同一列的像素电路中的充电子电路与同一条数据线相连；在一帧图像显示阶段，所述第一驱动子电路和第二驱动子电路先后分别驱动第一发光器件发光和第二发光器件发光之前，所述充电子电路通过数据线和栅线为所述第一电容充电。
[0034]较佳地，所述像素电路为上述像素电路；
[0035]所述第一开关晶体管的漏极通过数据线与所述数据信号源相连，栅极通过所述栅线与所述第一门信号源相连；
[0036]所述门信号源和数据信号源分别通过栅线和数据线为所述第一电容充电。
[0037]本实用新型实施例提供一种显示装置，包括上述显示面板。
[0038]本实用新型通过在每一个像素区域设置两个相并联的第一发光器件和第二发光器件，第一发光器件和第二发光器件的工作电流方向相反，且分别通过η型驱动晶体管和P型驱动晶体管驱动发光。第一发光器件和第二发光器件交替轮流发光，可以提高每一发光器件的寿命。
【专利附图】

【附图说明】
[0039]图1为现有像素电路结构示意图；
[0040]图2为本实用新型实施例提供的像素电路结构示意图之一；
[0041]图3为本实用新型实施例提供的像素电路结构示意图之二 ；
[0042]图4为本实用新型实施例提供的像素电路结构示意图之三；
[0043]图5为本实用新型实施例提供的像素电路结构示意图之四；
[0044]图6为本实用新型实施例提供的像素电路结构示意图之五；
[0045]图7为本实用新型实施例提供的像素电路结构示意图之六；
[0046]图8为图6所示的像素电路工作的时序图；
[0047]图9为本实用新型实施例提供的与第一驱动子电路对应的具有复位功能的像素电路结构意图；
[0048]图10为本实用新型实施例提供的与第一驱动子电路对应的具有充电功能的像素电路结构意图；
[0049]图11为本实用新型实施例提供的与第一驱动子电路对应的具有驱动发光器件发光功能的像素电路结构示意图；
[0050]图12为本实用新型实施例提供的与第二驱动子电路对应的具有复位功能的像素电路结构意图；[0051]图13为本实用新型实施例提供的与第二驱动子电路对应的具有充电功能的像素电路结构意图；
[0052]图14为本实用新型实施例提供的与第二驱动子电路对应的具有驱动发光器件发光功能的像素电路结构示意图；
[0053]图15为本实用新型实施例提供的有机发光显示面板结构示意图。
【具体实施方式】
[0054]本实用新型实施例提供的一种像素电路、显示面板及显示装置，用以提高显示装置中发光器件的寿命，以及改善发光器件发光显示不均匀的问题。
[0055]需要说明的是，对于显示领域的晶体管来说，漏极和源极没有明确的区别，因此本实用新型实施例中所提到的晶体管的源极可以为晶体管的漏极，晶体管的漏极也可以为晶体管的源极。
[0056]在AMOLED显示面板中，包括由栅线和数据线围设而成的多个呈矩阵分布的像素单元，每一个像素单元包括一个像素电路。本实用新型通过在每一个像素单元设置两个并联连接的第一驱动子电路和第二驱动子电路，第一驱动子电路和第二驱动子电路在不同时间段分别驱动与各自相连的第一发光器件和第二发光器件轮流发光；例如，在一帧图像显示时间t内，前(l/2)t时间内第一驱动子电路驱动第一发光器件发光，后(l/2)t时间内第二驱动子电路驱动第二发光器件发光。相比较在一个像素单元设置一个发光器件的像素电路，本实用新型提供的发光器件的寿命至少提高一倍。
[0057]—般地，像素电路驱动发光器件发光的过程至少包括两个阶段，即数据信号的写入阶段和发光阶段。在第一驱动子电路和第二驱动子电路分别驱动第一发光器件和第二发光器件发光之前，充电子电路用于为驱动子电路中的电容充电，电容充电后在发光阶段放电，驱动第一驱动子电路或第二驱动子电路中的发光器件发光。
[0058]以下将结合附图具体说明本实用新型提供的像素电路、显示面板及显示装置。
[0059]参见图2，本实用新型实施例提供的像素电路，包括:
[0060]充电子电路1、第一电容Cl、第二电容C2、第一驱动子电路2和第二驱动子电路3 ;
[0061]第一电容Cl的第一端与第一驱动子电路2和第二驱动子电路3的第一端相连，第一电容Cl的第二端与充电子电路I和第二电容C2的第一端相连；
[0062]第一驱动子电路2的第二端与第一发光器件Dl相连，第二驱动子电路3的第二端与第二发光器件D2相连，其中，第一驱动子电路2流入第一发光器件Dl的驱动电流和第二驱动子电路3流入第二发光器件D2的驱动电流方向相反；图2中带箭头的线段表示驱动电流的方向。
[0063]充电子电路I用于为第一电容Cl充电,第二电容C2用于维持第一电容Cl第二端的电压；第一电容Cl放电时使得第一驱动子电路2驱动第一发光器件Dl发光，或使得第二驱动子电路3驱动第二发光器件D2发光。
[0064]较佳地，本实用新型实施例提供的发光器件(如所述第一发光器件和第二发光器件)可以为OLED或其他有机电致发光元件等，本实用新型不作具体限定。
[0065]需要说明的是，如图2所示的第一驱动子电路和第二驱动子电路共用第一电容Cl。本实用新型提供的第一驱动子电路和第二驱动子电路也可以分别连接一个电容，两个电容并联连接。
[0066]以下具体说明图2提供的像素电路。
[0067]参见图3，本实用新型实施例提供的像素电路，包括:
[0068]充电子电路1、第一电容Cl、第二电容C2，第一驱动子电路2和第二驱动子电路3 ；第一驱动子电路2与第一发光器件Dl相连；第二驱动子电路3与第二发光器件D2相连；
[0069]第一驱动子电路2包括:n型驱动晶体管Tn ；
[0070]其中，η型驱动晶体管Tn的栅极与第一电容Cl的第一端(Α端)相连，源极与可提供交流电压信号的第一参考电压源11的输出端相连；漏极与第一发光器件Dl的负极相连；第一电容Cl的第二端(B端)与第二电容C2的第一端(C端)相连,第二电容C2的第二端(D端)与第一参考电压源11的输出端相连(即第一电容Cl和第二电容C2串联连接)；第一发光器件Dl的正极与可提供交流电压信号的第二参考电压源12的输出端相连；
[0071]第二驱动子电路3包括:ρ型驱动晶体管Tp ；
[0072]P型驱动晶体管Tp的栅极与第一电容Cl的第一端(Α端)相连，源极与第一参考电压源11的输出端相连；漏极与第二发光器件D2的正极相连；第一电容Cl的第二端(B端)与第二电容C2的第一端(C端)相连,第二电容C2的第二端(D端)与第一参考电压源11的输出端相连；第二发光器件D2的负极与第二参考电压源12的输出端相连；
[0073]充电子电路I与第一电容Cl的第二端(B端)相连；
[0074]充电子电路I用于在驱动第一发光器件Dl或第二发光器件D2发光之前向第一电容Cl输入数据信号,第二电容C2用于维持第一电容Cl第二端(B端)的电位。
[0075]第一驱动子电路2和第二驱动子电路3用于在时序的控制下分别驱动第一发光器件Dl和第二发光器件D2发光。
[0076]本实用新型提供的像素电路，第一发光器件和第二发光器件交替发光，各自的寿命至少提高一倍。
[0077]此外，本实用新型提供的像素电路，第一驱动子电路和第二驱动子电路共用第一电容和第二电容，且共用第一参考电压源和第二参考电压源；由于第一驱动子电路和第二驱动子电路在不同时间段工作，第一电容、第二电容、第一参考电压源和第二参考电压源分时间工作，可以简化电路的结构。
[0078]在具体实施时，本实用新型提供的像素电路只需要切换第一参考电压源和第二参考电压源输出电压的高低电平状态，即可实现第一驱动子电路和第二驱动子电路交替工作。具体地，当第一参考电压源和第二参考电压源分别输出高电平和低电平电压时，第二驱动子电路驱动第二发光器件发光；当第一参考电压源和第二参考电压源分别输出低电平和高电平电压时，第一驱动子电路驱动第一发光器件发光。
[0079]需要说明的是，本实用新型提供的像素电路，与第一驱动子电路相连的发光器件不限于为一个，与第二驱动子电路相连的发光器件也不限于为一个。第一驱动子电路和第二驱动子电路分别可以与多个相互串联的发光器件相连，这里不作具体限定。
[0080]设第一参考电压源输出的电压Vsd的高电平电压为VDD，低电平电压为Vss，第二参考电压源输出的参考电压Vds的高电平电压为VDD，低电平电压为Vss。Vdd为大于零的正值，Vss的值可以为零或者为小于零的负值。
[0081]以下将具体说明图3所示的像素电路结构。[0082]参见图4，图3所示的充电子电路I包括:
[0083]数据信号源13、第一门信号源14，以及与数据信号源13和第一门信号源14相连的第一开关晶体管Tl ；
[0084]具体地，第一开关晶体管Tl的漏极与数据信号源13的输出端相连，源极与第一电容Cl的第二端(B端)相连,栅极与第一门信号源14的输出端相连；第一门信号源14用于在时序的控制下控制第一开关晶体管Tl的开启与关闭，数据信号源13用于在第一开关晶体管Tl开启时向第一电容Cl写入数据信号。
[0085]需要说明的是，第一开关晶体管Tl起开关作用，其可以为η型晶体管或P型晶体管。图4中所示的第一开关晶体管Tl为P型晶体管。
[0086]为了保证上一帧信号对下一帧信号的影响程度最小，参见图5，本实用新型提供的像素电路还包括复位子电路4，用于在充电子电路I充电之前将第一电容Cl第二端(B端)的电压复位至参考复位电压VINI。
[0087]复位子电路4包括:
[0088]第二门信号源41、第二开管晶体管T2和待复位到参考复位电压Vini的第三参考电压源42 ；
[0089]第二开关晶体管T2的源极与第一电容Cl的第二端B相连，漏极与待复位到参考复位电压的第三参考电压源42相连，栅极与第二门信号源41的输出端相连；
[0090]所述第三参考电压源输出的电压可以为具有一定值的恒定电压，输出的电压为Vini，也可以为接地电压GND。
[0091]本实用新型为了实现所述驱动电流与η型驱动晶体管Tn的阈值电压Vthl或ρ型驱动晶体管Tp的阈值电压Vth2无关，避免不同驱动晶体管阈值电压差异导致的各像素发光不均匀的问题，该像素电路还包括解决上述问题的补偿子电路。
[0092]参见图6，本实用新型提供的像素电路还包括:与第一驱动子电路2相连的第一补偿子电路5，以及与第二驱动子电路3相连的第二补偿子电路6 ；
[0093]第一补偿子电路5包括第三开关晶体管Τ3 ;第三开关晶体管Τ3的源极与η型驱动晶体管Tn的栅极相连，漏极与η型驱动晶体管Tn的漏极相连，栅极与第三门信号源15的输出端相连；
[0094]第二补偿子电路6包括第四开关晶体管Τ4 ;第四开关晶体管Τ4的源极与ρ型驱动晶体管Tp的栅极相连，漏极与ρ型驱动晶体管Tp的漏极相连，栅极与第三门信号源15的输出端相连。
[0095]较佳地，本实用新型实施例提供的第一发光器件和第二发光器件可以为OLED或其他有机电致发光元件等，本实用新型不作具体限定。
[0096]为了避免像素电路在写入阶段第二参考电压源12对充电子电路I的影响，参见图7，像素电路还包括:第五开关晶体管Τ5 ；
[0097]第五开关晶体管Τ5的栅极与充电控制信号源16的输出端相连,源极同时与第一发光器件Dl的正极以及第二发光器件D2的负极相连，漏极与第二参考电压源12的输出端相连。充电控制信号源16在时序的控制下控制第五开关晶体管Τ5开启或关闭。
[0098]较佳地，所述第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管和第五开关晶体管的类型可以完全相同或者部分相同。例如，所述第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管和第五开关晶体管均为η型晶体管或者均为P型晶体管。
[0099]当第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管和第五开关晶体管的类型相同时，所述第二门信号源和第三门信号源为同一门信号源(即共用门信号源)，这样可以达到简化电路结构的目的。
[0100]在具体实施过程中，第一门信号源、第二门信号源、第三门信号源通过栅线与相应的开关晶体管相连。数据信号源通过数据线与第一开关晶体管相连。
[0101]如图7所示，第一门信号源通过栅线G_n与第一开关晶体管Tl相连，第一门信号源为第一开关晶体管Tl提供栅极电压(图7中未体现第一门信号源)；
[0102]第二门信号源通过栅线6_(11-1)与第二开关晶体管T2相连，第三门信号源通过栅线6_(11-1)分别与第三开关晶体管T3和第四开关晶体管T4相连(图7中未体现第二门信号源和第三门信号源)。
[0103]以下将具体说明本实用新型实施例提供的像素电路的工作原理:
[0104]在一帧图像显示的前1/2时间内控制所述第一驱动子电路驱动第一发光器件发光;
[0105]在后1/2时间内控制像素电路的第二驱动子电路驱动第二发光器件发光。
[0106]所述控制第一驱动子电路驱动第一发光器件发光，具体包括:
[0107]复位阶段，所述第二门信号源控制第二开关晶体管开启，第三门信号源控制第三开关晶体管和第四开关晶体管开启；充电控制信号源控制第五开关晶体管开启；第一门信号源控制第一开关晶体管关闭；第一参考电压源输出低电平、第二参考电压源输出高电平，使得η型驱动晶体管、第一电容和第二电容所在支路导通，第三参考电压源输出的电压Vini加载到第一电容的第二端，第二电容的第二端复位至VINI。
[0108]写入阶段，第一门信号源控制第一开关晶体管开启，所述第二门信号源控制第二开关晶体管关闭，第三门信号源控制第三开关晶体管和第四开关晶体管关闭；充电控制信号源控制第五开关晶体管关闭；第一参考电压源输出低电平、第二参考电压源输出高电平，使得η型驱动晶体管、第一电容、第二电容和数据信号源所在支路导通，数据信号源输出的电压加载到第一电容的第二端，第一电容存储数据信号。
[0109]发光阶段，第一门信号源控制第一开关晶体管关闭，所述第二门信号源控制第二开关晶体管关闭，第三门信号源控制第三开关晶体管和第四开关晶体管关闭；充电控制信号源控制第五开关晶体管开启；第一参考电压源输出低电平、第二参考电压源输出高电平，使得η型驱动晶体管、第一电容、第二电容和第一发光器件所造支路导通,第一电容放电，第一驱动子电路驱动第一发光器件发光。
[0110]所述控制第二驱动子电路驱动第二发光器件发光，具体包括:
[0111]复位阶段，所述第二门信号源控制第二开关晶体管开启，第三门信号源控制第三开关晶体管和第四开关晶体管开启；充电控制信号源控制第五开关晶体管开启；第一门信号源控制第一开关晶体管关闭；第一参考电压源输出高电平、第二参考电压源输出低电平，使得η型驱动晶体管、第一电容和第二电容所在支路导通，第三参考电压源输出的电压Vini加载到第一电容的第二端，第二电容的第二端复位至VINI。
[0112]写入阶段，第一门信号源控制第一开关晶体管开启，所述第二门信号源控制第二开关晶体管关闭，第三门信号源控制第三开关晶体管和第四开关晶体管关闭；充电控制信号源控制第五开关晶体管关闭；第一参考电压源输出高电平、第二参考电压源输出低电平，使得η型驱动晶体管、第一电容、第二电容和数据信号源所在支路导通，数据信号源输出的电压加载到第一电容的第二端，第一电容存储数据信号；
[0113]发光阶段，第一门信号源控制第一开关晶体管关闭，所述第二门信号源控制第二开关晶体管关闭，第三门信号源控制第三开关晶体管和第四开关晶体管关闭；充电控制信号源控制第五开关晶体管开启；第一参考电压源输出高电平、第二参考电压源输出低电平，使得η型驱动晶体管、第一电容、第二电容和第一发光器件所造支路导通,第一电容放电，第一驱动子电路驱动第一发光器件发光。
[0114]以下将结合图6所示的像素电路和图8所示的像素电路工作的时序图，具体说明本实用新型实施例提供的像素电路工作原理。
[0115]设第一门信号源14输出电压信号为Vseanl,设第二门信号源41输出电压信号为ν_，第三门信号源15输出电压信号为Vscan3 ；
[0116]第二门信号源41和第三门信号源15对应的时序图相同；较佳地，第二门信号源41和第三门信号源15为同一门信号源；设充电控制信号源16输出电压信号为VEM。设Vdd为高于GND的正值，Vss为低于GND的负值。
[0117]以第一开关晶体管Tl、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4和第五开关晶体管T5为ρ型晶体管为例说明。
[0118]η型晶体管在栅极输入高电平电压时开启，输入低电平电压时关闭；ρ型晶体管在栅极输入低电平电压时开启，输入高电平电压时关闭。
[0119]图6中，驱动第一发光器件Dl发光对应图8中的复位阶段(a阶段)、写入阶段(b阶段)，以及发光阶段(c阶段)；驱动第二发光器件D2发光对应图8中的复位阶段(d阶段)、写入阶段(e阶段)，以及发光阶段(f阶段)。
[0120]a阶段:复位阶段。
[0121]如图8所不，图6中的第一门信号源14输出电压Vseanl为高电平,与第一门信号源14相连的第一开关晶体管Tl关闭；
[0122]第二门信号源41和第三门信号源15输出电压Vsean2和Vsean3为低电平，分别与第二门信号源41和第三门信号源15相连的第二开关晶体管T2、第三开关晶体管T3和第四开关晶体管T4开启；第三开关晶体管T3开启，与第三开关晶体管T3相连的η型驱动晶体管Tn的源极和漏极接通，此时，η型驱动晶体管Tn等效为二极管的连接方式。
[0123]充电控制信号源16输出的电压Vem为低电平,与充电控制信号源16相连的第五开关晶体管Τ5开启；
[0124]第一参考电压源11输出低电平电压Vss,第二参考电压源12输出高电平电压VDD。P型驱动晶体管Tp截止，ρ型驱动晶体管所在支路断路。η型驱动晶体管Tn导通，η型驱动晶体管Tn所在支路导通。
[0125]第三参考电压源42输出参考复位电压VINI。
[0126]此时，图6所示的像素电路等效为图9所示的电路结构。
[0127]η型驱动晶体管Τη、第一电容Cl、第三参考电压源42、第一参考电压源I和第二参考电压源12所在支路导通。[0128]第三参考电压源42输出的参考复位电压Vini加载到第一电容Cl的第二端(B端)和第二电容C2的第一端(C端)，Vb = Vc = Vini。
[0129]η型驱动晶体管Tn的栅极被放电至Vthl，栅极电压Vg = Vthl, Vthl为η型驱动晶体管Tn的阈值电压，η型驱动晶体管Tn的栅极与第一电容Cl的第一端A端相连，因此，第一电容Cl的第一端A端电压Va等于η型驱动晶体管Tn的栅极电压，即Va = Vg。
[0130]此时，第一电容Cl两端的电压为Va-Vb = V8-Vb = Vthl-Vm。
[0131]其中，Va为A点电压，Vb为B点电压，Vc为C点电压。
[0132]b阶段:写入阶段。
[0133]如图8所不，图6中的第一门信号源14输出电压Vseanl为低电平,与第一门信号源14相连的第一开关晶体管Tl开启；
[0134]第二门信号源41和第三门信号源15输出电压Vsean2和Vsean3为高电平，分别与第二门信号源41和第三门信号源15相连的第二开关晶体管T2、第三开关晶体管T3和第四开关晶体管T4关闭；
[0135]充电控制信号源16输出的电压Vem为高电平,与充电控制信号源16相连的第五开关晶体管T5关闭；
[0136]第一参考电压源11输出低电平电压Vss，第二参考电压源12的输出高电平电压VDD。P型驱动晶体管Tp截止，ρ型驱动晶体管所在支路断路。η型驱动晶体管Tn导通，η型驱动晶体管Tn所在支路导通。
[0137]此时，图6所示的像素电路等效为图10所示的电路结构。
[0138]第一电容Cl、第二电容C2、数据信号源13、η型驱动晶体管Tn和第一参考电压源11所在支路导通；
[0139]数据信号源13输出数据信号Vllata，数据信号Vllata加载到第一电容Cl的第二端(B端)，根据电荷守恒原理，第一电容Cl的第一端(Α端)也加载电压VData,第一电容Cl的第一端(A端)的电压为存储电压Vthl-Vrai与数据信号Vllata之和，即Va = VData+Vthl-VINI。
[0140]此时，数据信号写入第一电容Cl中。
[0141]c阶段:发光阶段。
[0142]如图8所不，图6所不的第一门信号源14输出电压Vseanl为高电平,与第一门信号源14相连的第一开关晶体管Tl关闭；
[0143]第二门信号源41输出电压Vsean2为高电平，与第二门信号源42相连的第二开关晶体管T2关闭；
[0144]第三门信号源15输出电压Vsean3为高电平，与第三门信号源15相连的第三开关晶体管T3、第四开关晶体管T4关闭，η型驱动晶体管Tn的连接方式为三极管的连接方式。
[0145]充电控制信号源16输出的电压Vem为低电平,与充电控制信号源16相连的第五开关晶体管Τ5开启；
[0146]第一参考电压源11的输出电压Vsd为低电平电压Vss，第二参考电压源12的输出电压Vds为高电平电压VDD。第一电容Cl、第二电容C2、η型驱动晶体管、第一参考电压源11、第二参考电压源12和第一发光器件Dl所在支路导通。
[0147]此时，图6所示的像素电路等效为图11所示的电路结构。
[0148]如图11所示，第一电容Cl的第一端(Α端)的电压SVa = Vs = VData+Vthl_VINI。第一电容Cl放电，η型驱动晶体管Tn的栅极电压Vg = VData+Vthl_VINI。η型驱动晶体管Tn的源极连接至Vss，源极电压Vs = Vsso因此，η型驱动晶体管Tn的栅极和源极之间的电压Vgs
== VData+Vthl_VINI_VSS°
[0149]由于η型驱动晶体管Tn工作于饱和状态，根据饱和状态电流特性可知η型驱动晶体管Tn的漏电流满足如下公式:Idn= Y(Vgs-Vlhl)2，其中idn为η型驱动晶体管Tn的漏电流，K为结构参数，相同结构中此数值相对稳定，将Vgs = vData+vthl-vIN1-vss带入公式iidn= 了(VgdO2.得到idn= 了 (VData -VlNrVss)'第一发光器件Dl在漏电流Iidn的驱动下发光显不O
[0150]由此可知，流经η型驱动晶体管Tn的漏电极Idn仅与数据信号源13提供的电压信号与Vthl无关。即该像素电路具有补偿Vthl的功能。该漏电流idn驱动第一发光器件Dl发光，流经Dl的电流不因背板制造工艺原因而造成的η型驱动晶体管Tn的阈值电压Vthl不均匀所导致的电流不同。
[0151]以下将介绍像素电路驱动第二发光器件发光的工作原理。
[0152]驱动第二发光器件发光时，像素电路中的各信号源的时序与驱动第一发光器件发光的时序相同，不同之处在于，第一参考电压源11的输出电压Vsd由低电平电压Vss切换为高电平电压VDD，第二参考电压源12的输出电压Vds由高电平电压Vdd切换为低电平电压Vss。
[0153]d阶段:复位阶段。
[0154]如图8所不，图6中的第一门信号源14输出电压Vseanl为高电平,与第一门信号源14相连的第一开关晶体管Tl关闭；第二门信号源41和第三门信号源15输出电压Vsean2为低电平，分别与第二门信号源41和第三门信号源15相连的第二开关晶体管T2、第三开关晶体管T3和第四开关晶体管T4开启；
[0155]充电控制信号源16输出的电压Vem为低电平,与充电控制信号源16相连的第五开关晶体管T5开启；
[0156]第一参考电压源11的输出高电平电压VDD，第二参考电压源12的输出低电平电压Vss, ρ型驱动晶体管Tp导通，ρ型驱动晶体管所在支路导通。η型驱动晶体管Tn截止，η型驱动晶体管Tn所在支路断路。
[0157]第三参考电压源42输出参考复位电压VINI。
[0158]此时，图6所示的像素电路等效为图12所示的电路结构。
[0159]ρ型驱动晶体管Tp、第一电容Cl、第三参考电压源42、第一参考电压源11和第二参考电压源12所在支路导通。第三参考电压源42输出的参考复位电压Vini和第一参考电压源输出的高电平电压Vdd加载到第二电容C2的两端，第二电容C端的电压V。= Vinio第一电容Cl的第二端(B端)，即第二电容C2的第一端(C端)，第一电容Cl的B端电压Vb =V = V
vc v INI °
[0160]由于第四开关晶体管Τ4开启，P型驱动晶体管Tp的连接方式为二极管的连接方式。P型驱动晶体管Tp的栅极被放电至Vth2，Vth2为P型驱动晶体管Tp的阈值电压。此时，第一电容Cl两端的电压为Vth2-VB = Vth2-Vm。
[0161]e阶段:写入阶段。[0162]如图8所示，图6中的第一门信号源14输出电压Vscanl为低电平，与第一门信号源14相连的第一开关晶体管Tl开启；
[0163]第二门信号源41和第三门信号源15输出电压Vsean2为高电平，分别与第二门信号源41和第三门信号源15相连的第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4关闭；
[0164]充电控制信号源16输出的电压Vem为高电平,与充电控制信号源16相连的第五开关晶体管T5关闭；
[0165]第一参考电压源11的输出高电平电压VDD，第二参考电压源12的输出低电平电压
Vss。
[0166]此时，图6所示的像素电路等效为图13所示的电路结构。
[0167]第一电容Cl、第二电容C2、数据信号源13、ρ型驱动晶体管Tp和第一参考电压源11所在支路导通；
[0168]数据信号源13输出数据信号VData,数据信号VData加载到第一电容Cl的第二端(B端)，根据电荷守恒原理，第一电容Cl的第一端(A端)的电压为^ = VData+Vth2_VINI。此时，数据信号写入第一电容Cl中。
[0169]f阶段:发光阶段。
[0170]如图8所不，图6所不的第一门信号源14输出电压Vseanl为高电平,与第一门信号源14相连的第一开关晶体管Tl关闭；
[0171]第二门信号源41输出电压Vsean2为高电平，与第二门信号源41相连的第二开关晶体管T2关闭；
[0172]第三门信号源15输出电压Vsean2为高电平，与第三门信号源15相连的第三开关晶体管T3和第四开关晶体管T4关闭，由于第四开关晶体管T4关闭，此时，ρ型驱动晶体管Tp为三极管的连接方式。
[0173]充电控制信号源16输出的电压Vem为低电平,与充电控制信号源16相连的第四开关晶体管T4开启；
[0174]第一参考电压源11的输出电压Vsd为高电平电压VDD，第二参考电压源12的输出电压Vds为低电平电压Vss。第一电容Cl、第二电容C2、p型驱动晶体管Tp、第一参考电压源
11、第二参考电压源12和第二发光器件D2所在支路导通。
[0175]此时，图6所示的像素电路等效为图14所示的电路结构。
[0176]如图14所不,第一电容Cl的第一端(A端)的电压为Va = VData+Vth2+Vdd-Vini,第一电容Cl放电，ρ型驱动晶体管Tp的栅极电压Vg = VData+Vth2-VINIO ρ型驱动晶体管Tp为三极管的连接方式，P型驱动晶体管Tp的源极与第一参考电压源11相连，源极电压Vs = VDD。栅极和源极之间的电压Vgs = Vg-Vs = vData+vth2-vIN1-vDD。
[0177]由于ρ型驱动晶体管Tp工作于饱和状态，根据饱和状态电流特性可知P型驱
动晶体管Tp的漏电流满足如下公式:idp= Y(Vgs-Vthi)2，其中idp为ρ型驱动晶体管Tp的
漏电流，K为结构参数，相同结构中此数值相对稳定，将Vgs = VData+Vth2-VIN1-VDD带入公式
【权利要求】
1.一种像素电路，其特征在于，包括:充电子电路、第一驱动子电路和第二驱动子电路，第一电容和第二电容； 所述第一电容的第一端与第一驱动子电路和第二驱动子电路的第一端相连，所述第一电容的第二端与所述充电子电路和第二电容的第一端相连； 所述第一驱动子电路的第二端与第一发光器件相连，所述第二驱动子电路的第二端与第二发光器件相连，其中，第一驱动子电路流入第一发光器件的驱动电流和第二驱动子电路流入第二发光器件的驱动电流方向相反； 所述充电子电路用于为所述第一电容充电，所述第二电容用于维持所述第一电容第二端的电压；所述第一电容放电时使得第一驱动子电路驱动第一发光器件发光，或使得第二驱动子电路驱动第二发光器件发光。
2.根据权利要求1所述的像素电路，其特征在于，所述第一驱动子电路包括η型驱动晶体管，所述第二驱动子电路包括P型驱动晶体管； 其中，所述η型驱动晶体管的栅极与所述第一电容的第一端相连，源极与可提供交流信号的第一参考电压源相连，漏极与第一发光器件的负极相连，第一发光器件的正极与可提供交流信号的第二参考电压源相连；所述第二电容的第二端与所述第一参考电压源相连； 所述P型驱动晶体管的栅极与所述第一电容的第一端相连；源极与所述第一参考电压源相连，漏极与第二发光器件的正极相连，第二发光器件的负极与所述第二参考电压源相连。
3.根据权利要求2所述的像素电路，其特征在于，所述充电子电路包括: 数据信号源、第一门信号源，以及与数据信号源和第一门信号源相连的第一开关晶体管； 第一开关晶体管的漏极与数据信号源相连，源极与第一电容的第二端相连，栅极与第一门信号源相连； 所述第一门信号源用于控制所述第一开关晶体管开启，使得所述数据信号源与所述第一电容所在支路导通，数据信号源向所述第一电容充电。
4.根据权利要求3所述的像素电路，其特征在于，还包括复位子电路，复位子电路包括:第二门信号源、第二开管晶体管和待复位到参考复位电压的第三参考电压源；第二开关晶体管的源极与第一电容的第二端相连，漏极与待复位到参考复位电压的第三参考电压源相连，栅极与第二门信号源相连； 所述复位子电路用于在充电子电路为第一电容充电之前，将第一电容中存储的信号复位至参考复位电压。
5.根据权利要求4所述的像素电路，其特征在于，还包括与所述第一驱动子电路相连的第一补偿子电路，和与所述第二驱动子电路相连的第二补偿子电路； 所述第一补偿子电路包括第三开关晶体管； 所述第二补偿子电路包括第四开关晶体管； 其中，所述第三开关晶体管的源极与所述η型驱动晶体管的栅极相连，漏极与η型驱动晶体管的漏极相连，栅极与第三门信号源相连； 所述第四开关晶体管的源极与P型驱动晶体管的栅极相连，漏极与P型驱动晶体管的漏极相连，栅极与所述第三门信号源相连。
6.根据权利要求5所述的像素电路，其特征在于，还包括控制所述第一发光器件和第二发光器件与第二参考电压源之间的导通的第五开关晶体管，所述第五开关晶体管的栅极与充电控制信号源相连，源极与所述第一发光器件的正极以及第二发光器件的负极相连，漏极与所述第二参考电压源相连，所述充电控制信号源用于控制所述第五开关晶体管的开启与关闭。
7.根据权利要求6所述的像素电路，其特征在于，所述第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管和第五开关晶体管为η型晶体管，或者 所述第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管和第五开关晶体管为P型晶体管； 所述第二门信号源和第三门信号源为同一门信号源。
8.—种显示面板，其特征在于，包括由栅线和数据线围设而成的多个呈矩阵排列的像素单元，每一像素单元中包括一个像素电路和与该像素电路相连的发光器件； 其中，所述像素电路为权利要求1所述的像素电路； 位于同一行的像素电路中的充电子电路与同一条栅线相连，位于同一列的像素电路中的充电子电路与同一条数据线相连；在一帧图像显示阶段，所述第一驱动子电路和第二驱动子电路先后分别驱动第一发光器件发光和第二发光器件发光之前，所述充电子电路通过数据线和栅线为所述第一电容充电。
9.根据权利要求8所述的显示面板，其特征在于，所述像素电路为权利要求3-7任一权项所述的像素电路； 所述第一开关晶体管的漏极通`过数据线与所述数据信号源相连，栅极通过所述栅线与所述第一门信号源相连； 所述门信号源和数据信号源分别通过栅线和数据线为所述第一电容充电。
10.一种显示装置，其特征在于，包括权利要求8或9所述的显示面板。
【文档编号】G09G3/32GK203480805SQ201320390702
【公开日】2014年3月12日 申请日期:2013年7月2日 优先权日:2013年7月2日
【发明者】祁小敬, 谭文 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司