GIP电路及其驱动方法和平板显示装置与流程

本发明涉及平板显示技术领域，特别涉及一种gip电路及其驱动方法和平板显示装置。

背景技术：

近年来，随着信息技术、无线移动通讯和信息家电的快速发展与应用，人们对电子产品的依赖性与日俱增，更带来各种显示技术及显示装置的蓬勃发展。平板显示装置具有完全平面化、轻、薄、省电等特点，因此得到了广泛的应用。

目前，为了降低平板显示装置的制造成本并藉以实现窄边框的目的，在制造过程中通常采用gip(gateinpanel，门面板)技术，直接将栅极驱动电路(即gip电路)集成于平板显示面板上，所述栅极驱动电路包括多个驱动单元，所述多个驱动单元用于产生多级gip信号。

请参考图1，其为现有技术的平板显示面板的部分结构示意图。如图1所示，现有的平板显示面板100包括有多个呈矩阵排布的像素(图中未示出)、多条扫描线(s1至sn)和gip电路10，所述gip电路10包括多个依次连接的驱动单元(图中未示出)，所述多个驱动单元用于分别产生并输出gip信号。其中，第1级gip信号提供给第1行像素的扫描线，第2级gip信号提供给第2行像素的扫描线，如此类推，第n级gip信号提供给第n行像素的扫描线。

所述平板显示面板100的各个像素都是根据扫描线提供的gip信号进行选通的，各级gip信号正常与否都会直接影响平板显示面板的显示效果。一旦某一级gip信号出现异常，就无法选通对应的像素，所述平板显示面板100就会出现屏体不工作、屏体某一行显示异常或者屏体前一部分图片显示正常而后一部分图片显示异常这些异常情况。

然而，现有的gip电路10中驱动单元通常采用10t3c型电路结构，不但电路结构复杂，采用的薄膜晶体管(tft)的数量较多，而且所述驱动单元产生的gip信号在高电平转换为低电平时不能被完全拉低。

请参考图2，其为现有技术的gip信号的仿真图。如图2所示，某一级gip信号在低电平转换为高电平时被拉高，但在高电平转换为低电平时没有完全拉低，而且其下一级的gip信号在高电平转换为低电平时也没有完全拉低。如此会造成显示波纹问题，严重影响平板显示装置的显示效果。

基此，如何解决现有的gip电路所输出的gip信号在高电平转换为低电平时不能被完全拉低，而且电路结构复杂的问题，成了本领域技术人员亟待解决的一个技术问题。

技术实现要素：

本发明的目的在于提供一种gip电路及其驱动方法和平板显示装置，以解决现有技术中gip电路所输出的gip信号在高电平转换为低电平时不能被完全拉低，而且电路结构复杂的问题。

为解决上述问题，本发明提供一种gip电路，所述gip电路包括：多个依次连接的驱动单元，每个驱动单元分别与驱动控制线、第一栅极线、第二栅极线、第一时钟信号线以及第二时钟信号线连接；

所述驱动单元包括：第一晶体管至第八晶体管、第一电容以及第二电容；其中，所述第一晶体管连接在驱动控制线与第一节点之间，其栅极连接到第一时钟信号线；所述第二晶体管连接在第一时钟信号线与第三节点之间，其栅极连接到第一节点；所述第三晶体管连接在第二时钟信号线与第四节点之间，其栅极连接到第三节点；所述第四晶体管连接在第二节点与第四节点之间，其栅极连接到第二时钟信号线；所述第五晶体管连接在第三节点与第二栅极线之间，其栅极连接到第一时钟信号线；所述第六晶体管连接在第一栅极线与第二节点之间，其栅极连接到第一节点；所述第七晶体管连接在第一栅极线与输出端之间，其栅极连接到第二节点；所述第八晶体管连接在第二栅极线与输出端之间，其栅极连接到第一节点；所述第一电容连接在第三节点与第四节点之间；所述第二电容连接在第一节点与输出端之间。

可选的，在所述的gip电路中，所述第一晶体管至第八晶体管均为p型薄膜晶体管。

可选的，在所述的gip电路中，所述第一晶体管和第五晶体管的导通和截止均由所述第一时钟信号线提供的第一时钟信号控制，所述第四晶体管的导通和截止由所述第二时钟信号线提供的第二时钟信号控制，所述第二晶体管和第六晶体管的导通和截止均由所述第一节点的电位控制，所述第三晶体管的导通和截止由所述第三节点的电位控制。

可选的，在所述的gip电路中，所述第八晶体管的导通和截止由所述第一节点的电位控制，所述第七晶体管的导通和截止由所述第二节点的电位控制。

可选的，在所述的gip电路中，所述第一栅极线提供的信号为高电平，第二栅极线提供的信号为低电平。

相应的，本发明还提供了一种gip电路的驱动方法，所述gip电路的驱动方法包括：

扫描周期包括第一时间段、第二时间段、第三时间段、第四时间段以及第五时间段；其中，

在第一时间段，第一时钟信号线提供的第一时钟信号由高电平变为低电平，第二时钟信号线提供的第二时钟信号为高电平，驱动控制线提供的控制信号为高电平，第一节点由低电平变为高电平，第二节点保持为高电平，关闭第七晶体管和第八晶体管，使得输出端输出低电平；

在第二时间段，第一时钟信号线提供的第一时钟信号保持高电平，第二时钟信号线提供的第二时钟信号由高电平变为低电平，驱动控制线提供的控制信号保持高电平，第一节点保持高电平，第二节点由高电平变为低电平，打开第七晶体管，使得输出端输出高电平；

在第三时间段，第一时钟信号线提供的第一时钟信号由高电平变为低电平，第二时钟信号线提供的第二时钟信号保持高电平，驱动控制线提供的控制信号保持高电平，拉高第一节点的电位，第二节点保持低电平，使得输出端保持高电平；

在第四时间段，第一时钟信号线提供的第一时钟信号保持高电平，第二时钟信号线提供的第二时钟信号由高电平变为低电平，驱动控制线提供的控制信号由高电平变为低电平，第一节点保持高电平，第二节点保持低电平，使得输出端保持高电平；以及

在第五时间段，第一时钟信号线提供的第一时钟信号由高电平变为低电平，第二时钟信号线提供的第二时钟信号保持高电平，驱动控制线提供的控制信号保持低电平，第一节点由高电平变为低电平，第二节点由低电平变为高电平，打开第八晶体管，使得输出端输出低电平。

可选的，在所述的gip电路的驱动方法中，在所述第一时间段、第二时间段、第三时间段、第四时间段以及第五时间段，第一栅极线提供的信号保持高电平，第二栅极线提供的信号保持低电平。

相应的，本发明还提供了一种平板显示装置，所述平板显示装置包括：如上所述的gip电路。

可选的，在所述的平板显示装置中，所述gip电路设置于所述平板显示装置的非显示区域。

可选的，在所述的平板显示装置中，所述平板显示装置为有机发光显示器、液晶显示装置、等离子体显示装置、真空荧光显示装置、或柔性显示装置。

综上所述，在本发明提供的gip电路及其驱动方法和平板显示装置中，采用新型的gip电路，不但结构简单，而且其产生的gip信号在高电平转换为低电平时能够完全拉低，驱动能力更强，能够避免显示波纹的问题，提升平板显示装置的显示效果。

附图说明

图1是现有技术的平板显示面板的部分结构示意图；

图2是现有技术的gip信号的仿真图；

图3本发明实施例的gip电路的结构示意图；

图4本发明实施例的gip电路的驱动方法的时序波形图；

图5是本发明实施例的gip信号的仿真图。

具体实施方式

以下结合附图和具体实施例对本发明提出一种gip电路及其驱动方法和平板显示装置作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图3，其为本发明实施例的gip电路的结构示意图。如图3所示，所述gip电路包括多个依次连接的驱动单元20，每个驱动单元20分别与驱动控制线in、第一栅极线vgh、第二栅极线vgl、第一时钟信号线clk1以及第二时钟信号线clk1b连接；所述驱动单元20包括：第一晶体管m1至第八晶体管m8、第一电容c1以及第二电容c2；其中，所述第一晶体管m1连接在驱动控制线in与第一节点n1之间，其栅极连接到第一时钟信号线clk1；所述第二晶体管m2连接在第一时钟信号线clk1与第三节点n3之间，其栅极连接到第一节点n1；所述第三晶体管m3连接在第二时钟信号线clk1b与第四节点n4之间，其栅极连接到第三节点n3；所述第四晶体管m4连接在第二节点n2与第四节点n4之间，其栅极连接到第二时钟信号线clk1b；所述第五晶体管m5连接在第三节点n3与第二栅极线vgl之间，其栅极连接到第一时钟信号线clk1所述第六晶体管m6连接在第一栅极线vgh与第二节点n2之间，其栅极连接到第一节点n1；所述第七晶体管m7连接在第一栅极线vgh与输出端emout之间，其栅极连接到第二节点n2；所述第八晶体管m8连接在第二栅极线vgl与输出端emout之间，其栅极连接到第一节点n1；所述第一电容c1连接在第三节点n3与第四节点n4之间；所述第二电容c2连接在第一节点n1与输出端emout之间。

具体的，所述gip电路包括多个驱动单元，所述多个驱动单元依次连接，前一个驱动单元的输出端与后一个驱动单元的输入端连接，每个驱动单元分别与第一栅极线vgh、第二栅极线vgl、第一时钟信号线clk1、第二时钟信号线clk1b以及驱动控制线in连接。其中，所述第一栅极线vgh提供的信号一直保持为高电平，第二栅极线vgl提供的信号一直保持为低电平。

所述驱动单元20为8t2c型结构，包括8个晶体管和2个电容。其中，第七晶体管m7和第八晶体管m8作为驱动管连接在第一栅极线vgh与第二栅极线vgl之间，输出端emout设置于所述第七晶体管m7和第八晶体管m8之间，第一晶体管m1至第六晶体管m6均作为开关管。

本实施例中，第一晶体管m1至第八晶体管m8均为p型薄膜晶体管。

请继续参考图3，第一晶体管m1和第五晶体管m5的导通和截止均由第一时钟信号线clk1提供的第一时钟信号控制，第四晶体管m4的导通和截止由第二时钟信号线clk1b提供的第二时钟信号控制，第二晶体管m2、第六晶体管m6和第八晶体管m8的导通和截止均由第一节点n1的电位高低控制，第三晶体管m3的导通和截止由第三节点n3的电位高低控制，第七晶体管m7的导通和截止由第二节点n2的电位高低控制。

在所述gip电路中驱动单元20采用8个晶体管和2个电容器，相对于现有技术，减少了晶体管和电容器的数量，结构更加简单，而且所述驱动单元产生的gip信号在高电平转换为低电平时能够完全拉低，驱动能力更强，驱动效果更好。

相应的，本发明还提供一种gip电路的驱动方法。请结合参考图3和图4，所述gip电路的驱动方法包括：扫描周期包括第一时间段t1、第二时间段t2、第三时间段t3、第四时间段t4以及第五时间段t5；其中，

在第一时间段t1，第一时钟信号线clk1提供的第一时钟信号由高电平变为低电平，第二时钟信号线clk1b提供的第二时钟信号为高电平，驱动控制线in提供的控制信号为高电平，第一节点n1由低电平变为高电平，第二节点n2保持为高电平，关闭第七晶体管m7和第八晶体管m8，使得输出端emout输出低电平；

在第二时间段t2，第一时钟信号线clk1提供的第一时钟信号保持高电平，第二时钟信号线clk1b提供的第二时钟信号由高电平变为低电平，驱动控制线in提供的控制信号保持高电平，第一节点n1保持高电平，第二节点n2由高电平变为低电平，打开第七晶体管m7，使得输出端emout输出高电平；

在第三时间段t3，第一时钟信号线clk1提供的第一时钟信号由高电平变为低电平，第二时钟信号线clk1b提供的第二时钟信号保持高电平，驱动控制线in提供的控制信号保持高电平，拉高第一节点n1的电位，第二节点n2保持低电平，使得输出端emout保持高电平；

在第四时间段t4，第一时钟信号线clk1提供的第一时钟信号保持高电平，第二时钟信号线clk1b提供的第二时钟信号由高电平变为低电平，驱动控制线in提供的控制信号由高电平变为低电平，第一节点n1保持高电平，第二节点n2保持低电平，使得输出端emout保持高电平；

在第五时间段t5，第一时钟信号线clk1提供的第一时钟信号由高电平变为低电平，第二时钟信号线clk1b提供的第二时钟信号保持高电平，驱动控制线in提供的控制信号保持低电平，第一节点n1由高电平变为低电平，第二节点n2由低电平变为高电平，打开第八晶体管m8，使得输出端emout输出低电平。

具体的，在本发明的驱动方法中，所述第一栅极线vgh提供的信号一直为高电平，第二栅极线vgl提供的信号一直为低电平。

在第一时间段t1，由于第一时钟信号线clk1提供的第一时钟信号由高电平变为低电平，受第一时钟信号控制的第一晶体管m1和和第五晶体管m5均由截止变为导通，驱动控制线in提供的控制信号经由第一晶体管m1提供至第一节点n1，第一节点n1由低电平变为高电平，因此第六晶体管m6和第八晶体管m8均由导通变为截止，第二栅极线vgl提供的信号无法经由第八晶体管m8提供至输出端emout。

由于此前第六晶体管m6处于导通状态，第一栅极线vgh提供的信号经由第六晶体管m6提供至第二节点n2，第二节点n2处于高电平，第六晶体管m6由导通变为截止后，第二节点n2继续保持高电平，因此第七晶体管m7处于截止状态，第一栅极线vgh提供的信号无法经由第七晶体管m7提供至输出端emout。

在此阶段，输出端emout输出低电平。与此同时，第二栅极线vgl提供的信号经由第五晶体管m5提供至第三节点n3，第三节点n3为低电平，受第三节点n3的电位高低控制的第三晶体管m3由截止变为导通。

在第二时间段t2，由于第二时钟信号线clk1b提供的第二时钟信号由高电平变为低电平，受第二时钟信号控制的第四晶体管m4由截止变为导通，第二时钟信号线clk1b提供的第二时钟信号经由第三晶体管m3和第四晶体管m4提供至第二节点n2，第二节点n2由高电平变为低电平，因此第七晶体管m7由截止变为导通，第一栅极线vgh提供的信号经由第七晶体管m7提供至输出端emout，因此输出端emout输出高电平。

在第三时间段t3，由于第一时钟信号线clk1提供的第一时钟信号由高电平变为低电平，受第一时钟信号控制的第一晶体管m1和和第五晶体管m5均由截止变为导通，驱动控制线in提供的控制信号再次经由第一晶体管m1提供至第一节点n1，因此第一节点n1为高电平，因此第六晶体管m6和第八晶体管m8均处于截止状态，第二栅极线vgl提供的信号无法经由第八晶体管m8提供至输出端emout，第二节点n2继续保持低电平。

由于第二节点n2保持低电平，因此第七晶体管m7处于导通状态，第一栅极线vgh提供的信号经由第七晶体管m7提供至输出端emout。由此，输出端emout继续输出高电平。

与此同时，第二栅极线vgl提供的信号再次经由第五晶体管m5提供至第三节点n3，由此使得第三节点n3为低电平，受第三节点n3的电位高低控制的第三晶体管m3由截止变为导通。

在第四时间段t4，由于第二时钟信号线clk1b提供的第二时钟信号由高电平变为低电平，受第二时钟信号控制的第四晶体管m4由截止变为导通，第二时钟信号线clk1b提供的第二时钟信号经由第三晶体管m3和第四晶体管m4提供至第二节点n2，第二节点n2保持低电平，因此第七晶体管m7处于导通状态，第一栅极线vgh提供的信号经由第七晶体管m7提供至输出端emout，因此输出端emout输出高电平

在第五时间段t5，由于第一时钟信号线clk1提供的第一时钟信号由高电平变为低电平，受第一时钟信号控制的第一晶体管m1和和第五晶体管m5均由截止变为导通，驱动控制线in提供的控制信号经由第一晶体管m1提供至第一节点n1，第一节点n1由高电平变为低电平，因此第六晶体管m6和第八晶体管m8均由截止变为导通，第二栅极线vgl提供的信号经由第八晶体管m8提供至输出端emout。由此，输出端emout输出低电平。

与此同时，第一栅极线vgh提供的信号经由第六晶体管m6提供至第二节点n2，第二节点n2由低电平变为高电平。

请参考图5，其为本发明实施例的gip信号的仿真图。如图5所示，某一级gip信号在低电平转换为高电平时被拉高，在高电平转换为低电平时能够完全拉低，其下一级的gip信号在高电平转换为低电平时也完全拉低。

由此可见，与传统的gip电路及其驱动方法相比，采用本发明实施例提供的gip电路及其驱动方法所获得的驱动效果更好，能够避免显示波纹问题，从而提升平板显示装置的显示效果。

相应的，本发明还提供一种平板显示装置，所述平板显示装置包括如上所述的gip电路。具体请参考上文，此处不再赘述。

所述平板显示装置通常包括显示区域和围绕于所述显示区域的非显示区域，所述gip电路一般设置于所述平板显示装置的非显示区域。

其中，所述平板显示装置可以是液晶显示(lcd)装置、等离子体显示(pdp)装置、真空荧光显示(vfd)装置、有机发光显示(oled)装置、柔性显示装置或者其他类型的显示装置，具体类型在此不作限制。

综上，在本发明实施例提供的gip电路及其驱动方法和平板显示装置中，采用新型的gip电路，不但结构简单，而且其产生的gip信号在高电平转换为低电平时能够完全拉低，驱动能力更强，能够避免显示波纹问题，提升平板显示装置的显示效果。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。