技术领域本发明涉及显示技术领域，尤其涉及一种栅极驱动电路及其驱动方法、显示基板和显示装置。
背景技术：
GOA(GateDriverOnArray，栅极驱动电路集成到阵列基板上)是实现显示装置窄边化的一种重要手段。一般的，集成到阵列基板上的栅极驱动电路由多级的移位寄存器单元组成，每一级移位寄存器单元依次移位输出一个扫描脉冲到各行像素单元中的薄膜晶体管的栅极上，使得对应的薄膜晶体管导通，从而实现对各行像素单元的驱动过程。现有技术中一种常见的栅极驱动电路中，相邻两级的移位寄存器单元中上一级移位寄存器单元的扫描脉冲输出端连接下一级移位寄存器单元的扫描脉冲输入端，下一级移位寄存器单元对上一级移位寄存器单元输出的扫描脉冲进行移位后输出；并且下一级移位寄存器单元的扫描脉冲输出端连接上一级移位寄存器单元的复位控制端，通过下一级移位寄存器单元产生的扫描脉冲实现对上一级移位寄存器单元的关键节点复位，以使得上一级移位寄存器单元在输出扫描脉冲之后不再输出扫描脉冲对应的电平。一般的，构成移位寄存器单元的各个器件主要包括薄膜晶体管和电容器件等，对于一个移位寄存器单元来说，在其本次输出扫描脉冲之后下一次输出扫描脉冲之间的过程中，难免会在上述的关键节点上才产生电荷的累计，这样的电荷累计可能会导致该移位寄存器单元错误输出。如何提高对这些关键节点的复位能力避免，这些关键节点上电荷的累计是这类栅极驱动电路的一个重要课题。
技术实现要素：
本发明的一个目的在于提供一种新型的栅极驱动电路，用以提高对其中的移位寄存器单元的复位能力，从而避免其中的各级移位寄存器单元在不该输出扫描脉冲的阶段错误输出扫描脉冲对应的电平。第一方面，本发明提供了一种栅极驱动电路，包括：多个级联的移位寄存器单元；每一级移位寄存器单元包括：输入模块，连接第一节点和扫描脉冲输入端，用于在扫描脉冲输入端为第一电平时将第一节点的电平置为第一电平；储能模块，连接第一节点和扫描脉冲输出端，用于在第一节点悬浮时，维持第一节点的电荷；在扫描脉冲输出端悬浮时，维持扫描脉冲输出端的电荷；输出模块，连接第一节点、扫描脉冲输出端和第一时钟信号端，用于在第一节点的电平为第一电平时将扫描脉冲输出端置为第一时钟信号端输入的时钟信号的电平；复位模块，连接第一节点、第二节点、第三节点、扫描脉冲输出端和第二电平直流电压端，用于在第二节点和第三节点中的任一节点为第一电平时，将所述第一节点和所述扫描脉冲输出端置为第二电平；第三节点控制模块，连接第一节点、第二节点、第四节点、第二时钟信号端、第二电平直流电压端；用于在第一节点为第一电平时，将第三节点置为第二电平，在第一节点为第二电平且第四节点为第一电平时，将第三节点置为第二时钟信号端的电平；第四节点控制模块，连接第一节点、第二时钟信号端、第四节点、第二电平直流电压端，用于在第一节点为第一电平时，将第四节点置为第二电平，在第一节点为第二电平且第二时钟信号端为第一电平时，将第四节点的电平置为第一电平；在第一节点为第二电平且第二时钟信号端为第二电平时，维持第四节点的电平；第二节点控制模块，连接第一复位控制端、第二复位控制端、第一时钟信号输入端、第二电平直流电压端和第二节点，用于在第一复位控制端为第一电平时，将第二节点置为第一电平，在第一复位控制端为第二电平且第二复位控制端为第一电平时，将第二节点的电平置为第一时钟信号输入端输入的电平；相邻两级的移位寄存器单元的上一级移位寄存器单元的第二复位控制端连接下一级移位寄存器单元中的第四节点。进一步的，所述输入模块包括第一晶体管，所述第一晶体管的栅极连接扫描脉冲输入端，源极和漏极中的一个连接扫描脉冲输入端端，另一个连接第一节点；所述第一晶体管的导通电平为第一电平。进一步的，所述输出模块包括第二晶体管；其中第二晶体管的栅极连接第一节点，源极和漏极中的一个连接时钟信号输入端，另一个连接扫描脉冲输出端；第一电容的另一端连接扫描脉冲输出端；所述第二晶体管的导通电平为第一电平。进一步的，所述储能模块包括第一电容；所述第一电容的第一端连接第一节点，第二端连接扫描脉冲输出端。进一步的，所述复位模块包括第一复位模块第二复位模块，所述第一复位模块，连接第一节点、第二节点、第三节点和第二电平直流电压端，用于在第二节点和第三节点中的任一节点为第一电平时，将所述第一节点置为第二电平；第二复位模块，连接第二节点、第三节点、第二电平直流电压端和扫描脉冲输出端，用于在第二节点为第一电平时，将所述扫描脉冲输出端置为第二电平。进一步的，所述第一复位模块包括第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管的导通电平均为第一电平，且源极和漏极中均有一个电极连接第一节点，另一个电极连接第二电平直流电压端；所述第三晶体管的栅极连接第二节点，所述第四晶体管的栅极连接第三节点。进一步的，所述第二复位模块包括第五晶体管和第六晶体管，所述第五晶体管和所述第六晶体管的导通电平均为第一电平，且源极和漏极中均有一个电极连接扫描脉冲输出端，另一个电极连接第二电平直流电压端；所述第五晶体管的栅极连接第二节点，所述第六晶体管的栅极连接第三节点。进一步的，所述第三节点控制模块包括第七晶体管和第八晶体管，所述第七晶体管和所述第八晶体管导通电平均为第一电平；所述第七晶体管的栅极连接第四节点，源极和漏极中的一个连接第三节点，另一个连接第二时钟信号端；所述第八晶体管的栅极连接第一节点，源极和漏极中的一个连接第三节点，另一个连接第二电平直流电压端。进一步的，所述第四节点控制模块包括第九晶体管和第十晶体管，所述第九晶体管和所述第十晶体管导通电平均为第一电平；所述第九晶体管的栅极连接第二时钟信号端，源极和漏极中的一个连接第二时钟信号端，另一个连接第四节点；所述第十晶体管的栅极连接第一节点，源极和漏极中的一个连接第二电平直流电压端，另一个连接第四节点。进一步的，所述第二节点控制模块，包括第十一晶体管和第十二晶体管；所述第十一晶体管和所述第十二晶体管导通电平均为第一电平；所述第十一晶体管的栅极连接第一复位控制端，源极和漏极中的一个连接第一复位控制端，另一个连接第二节点；所述第十二晶体管的栅极连接第二复位控制端，源极和漏极中的一个连接第二电平直流电压端，另一个连接第一时钟信号端。进一步的，所述第一电平为高电平，所述第二电平为高电平。第二方面，本发明提供了一种驱动上述任一项所述的栅极驱动电路的方法，包括：在第一级移位寄存器单元的扫描脉冲输入端输入第一电平的起始脉冲；并在各个奇数级移位寄存器单元的第一时钟信号端和各个偶数级移位寄存器单元的第二时钟信号端输入第一时钟信号；在各个奇数级移位寄存器单元的第二时钟信号端和各个偶数级移位寄存器单元的第一时钟信号端输入第二时钟信号；其中，起始脉冲的开始时刻和结束时候与第二时钟信号的一个第一电平电压的起始时刻和结束时刻均相同，第一时钟信号和第二时钟信号的相位相反。第三方面，本发明提供了一种显示基板，包括：基底以及通过图案化工艺形成在基底上的栅极驱动电路；所述栅极驱动电路为上述任一项所述的栅极驱动电路。第四方面，本发明提供了一种显示装置，包括第三方面所述的显示基板。本发明提供的栅极驱动电路中，能够响应于所接入的驱动信号，在移位输出多个扫描脉冲的同时使得除最后一级之外的每一级移位寄存器单元的第一节点和扫描脉冲输出端在该移位寄存器单元不应输出扫描脉冲的阶段被持续的复位，从而能够有效避免该移位寄存器单元在不该输出扫描脉冲的阶段输出扫描脉冲。附图说明通过参考附图会更加清楚的理解本发明的特征信息和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：图1为本发明提供的栅极驱动电路的结构示意图；图2为图1中的栅极驱动电路中每一级移位寄存器单元的一种结构示意图；图3为对图1所示的栅极驱动电路进行驱动的流程示意图；图4为对图2中的移位寄存器单元的一种具体的电路图。具体实施方式为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。第一方面，本发明提供了一种栅极驱动电路，参见图1，该栅极驱动电路包括M个级联的移位寄存器单元；其中对于任意一个整数n(n为小于移位寄存器单元的总个数的任意整数)，第n级的移位寄存器单元SR(n)的扫描脉冲输出端OUTPUT连接下一级移位寄存器单元SR(n+1)的扫描脉冲输入端INPUT；其第一复位控制端RESET1连接下一级移位寄存器单元SR(n+1)的扫描脉冲输出端OUTPUT；且第二复位控制端连接下一级移位寄存器单元SR(n+1)中的第四节点N4；另外奇数级的移位寄存器单元的第一时钟信号输入端CLK1连接CLK，第二时钟信号输入端CLK2连接CLKB；偶数级移位寄存器单元SR的第一时钟信号输入端CLK1连接CLKB，第二时钟信号输入端CLK2连接CLK；每一级移位寄存器单元还均连接第二电平直流电压端VSS；图1中示出的是M为奇数的情形；每一级移位寄存器单元的结构可以参考图2，包括扫描脉冲输入端INPUT、扫描脉冲输出端OUTPUT、第一时钟信号端CLK1、第二时钟信号端CLK2、第一复位控制端RESET1、第二时钟信号端RESET2；还包括：输入模块100，连接第一节点N1和扫描脉冲输入端INPUT，用于在扫描脉冲输入端INPUT为第一电平时将第一节点N1的电平置为第一电平；储能模块200，连接第一节点N1和扫描脉冲输出端OUTPUT，用于在第一节点N1悬浮时，维持第一节点N1的电荷；在扫描脉冲输出端OUTPUT悬浮时，维持扫描脉冲输出端OUTPUT的电荷；输出模块300，连接第一节点N1、扫描脉冲输出端OUTPUT和第一时钟信号端，用于在第一节点N1的电平为第一电平时将扫描脉冲输出端OUTPUT置为第一时钟信号端CLK输入的时钟信号的电平；复位模块400，连接第一节点N1、第二节点N2、第三节点N3、扫描脉冲输出端OUTPUT和第二电平直流电压端VSS，用于在第二节点N2和第三节点N3中的任一节点为第一电平时，将第一节点N1和扫描脉冲输出端OUTPUT置为第二电平；第三节点控制模块500，连接第一节点N1、第二节点N2、第四节点N4、第二时钟信号端CLK2、第二电平直流电压端VSS；用于在第一节点N1为第一电平时，将第三节点N3置为第二电平，在第一节点N1为第二电平且第四节点N4为第一电平时，将第三节点N3置为第二时钟信号端CLK2的电平；第四节点控制模块600，连接第一节点N1、第二时钟信号端CLK2、第四节点N4、第二电平直流电压端VSS，用于在第一节点N1为第一电平时，将第四节点N4置为第二电平，在第一节点N1为第二电平且时第二时钟信号端CLK2为第一电平时，将第二时钟信号端CLK2置为第一电平；在第一节点N1为第二电平且第二时钟信号端CLK2为第二电平时，维持第四节点N4的电平；第二节点控制模块700，连接第一复位控制端RESET1、第二复位控制端RESET2、第一时钟信号输入端CLK、第二电平直流电压端VSS和第二节点N2，用于在第一复位控制端RESET1为第一电平时，将第二节点N2置为第一电平，在第二复位控制端RESET2为第一电平时，将第二节点N2的电平置为第一时钟信号输入端输入的电平。第二方面，本发明还提供了一种对于第一方面所述的栅极驱动电路进行驱动的方法，该方法包括：在第一级移位寄存器单元SR(1)的扫描脉冲输入端INPUT输入第一电平的起始脉冲STV；并在各个奇数级移位寄存器单元的第一时钟信号端CLK和各个偶数级移位寄存器单元的第二时钟信号端CLK2输入第一时钟信号CLK；在各个奇数级移位寄存器单元的第二时钟信号端CLK2和各个偶数级移位寄存器单元的第一时钟信号端CLK输入第二时钟信号CLKB；其中，起始脉冲STV的开始时刻和结束时候与第二时钟信号CLKB的一个第一电平电压的起始时刻和结束时刻均相同，第一时钟信号CLK和第二时钟信号CLKB的相位相反。本发明提供的栅极驱动电路，在采用上述的驱动方法进行驱动时，除最后一级之外的每一级移位寄存器单元的第一节点和扫描脉冲输出端可以在该移位寄存器单元不该输出扫描脉冲的阶段被连续的复位，能够有效避免该移位寄存器单元在不该输出扫描脉冲的阶段输出扫描脉冲。为了便于理解第一方面所述的栅极驱动电路实现相应的功能的原理，以下对利用第二方面所述的方法对第一方面所述的栅极驱动电路进行驱动时的工作流程进行说明；为了便于理解，假设第一电平为高电平，第二电平为低电平，则参见图3：在第一阶段S1(这里的第一阶段S1为起始脉冲STV输入的阶段)，对于第一级移位寄存器单元SR1，其扫描脉冲输入端INPUT为第一电平，第一时钟信号端CLK1由于是接入第一时钟信号CLK，此时为第二电平，第二时钟信号端CLK2接入第二时钟信号CLKB，此时为第一电平，此时输入模块100将第一节点N1置为第一电平；输出模块300将扫描脉冲输出端OUTPUT置为第一时钟信号端CLK1的电平，即第二电平；第一节点N1为第一电平又会导致第三节点控制模块500将第三节点N3置为第二电平，另外此时第一复位控制端RESET1所连接的第二级移位寄存器单元SR(2)的扫描脉冲输出端尚未有第一电平的电压输出，不会导致复位模块400将第一节点N1拉低，保证此时的输出过程；且第一节点N1为第一电平还会导致第四节点控制模块600将第四节点N4置为第二电平。另一方面，对于第二级移位寄存器单元SR(2)来说，由于第一节点N1尚未被置为第一电平，此时其第四节点N4维持为第一电平；使得第一级移位寄存器单元SR(1)中的第二复位控制信号端RESET2为第一电平，从而使得第二节点N2的电平与其第一时钟信号端CLK1(第二级移位寄存器单元SR(2)的第一时钟信号端CLK1连接CLKB)保持一致，均为第一电平；使得复位模块400开启，保持对第一节点N1和扫描脉冲输出端OUTPUT的复位；在第一阶段S1之后的第二阶段S2，对于第一级移位寄存器单元SR(1)来说，扫描脉冲输入端INPUT为第二电平，第一时钟信号端CLK1为第一电平，第二时钟信号端CLK2为第二电平；此时第一节点N1被储能模块200维持为第一电平，输出模块300将扫描脉冲输出端OUTPUT置为第一时钟信号端CLK1的电平，即第一电平，扫描脉冲输出端OUTPUT开始输出第一电平的电压；该阶段，第一节点N1为第一电平仍会导致第四节点控制模块600将第四节点N4置为第二电平；对于第二级移位寄存器单元SR(2)来说，在第二阶段S2，其扫描脉冲输入端INPUT为第一电平，第一时钟信号端CLK1由于接入第二时钟信号CLKB，则此时为第二电平，第二时钟信号端CLK2由于接入第一时钟信号CLK，此时为第一电平；接入的信号的情况与第一级移位寄存器单元SR(1)在第一阶段的情况完全相同，此时第二级移位寄存器单元SR(2)中的第一节点N1也被置为第一电平；相应的，第四节点N4被置为第二电平；这样在第二阶段S2，在第一级移位寄存器单元SR(1)中的第二复位控制端RESET2为第二电平，由于此时第二级移位寄存器单元SR(2)的扫描脉冲输出端OUTPUT为第二电平，则第二级移位寄存器单元SR(2)中的第一复位控制端RESET1也为第二电平，另外第二级移位寄存器单元SR(2)中的第三节点N4也为第二电平，使得第一级移位寄存器单元SR(1)中的第二节点N2不会被置为第一电平，避免将第一节点N1置为第二电平，保证第一级移位寄存器单元SR(1)能够很好的输出第一电平的扫描脉冲；在第三阶段S3，第二级移位寄存器单元SR(2)接入的信号的情况与第一级移位寄存器单元SR(1)在第二阶段S2中关键节点的电平状态完全相同，相应的，此时第二级移位寄存器单元SR(2)中关键节点的状态与第一级移位寄存器单元SR(1)在第二阶段S2中关键节点的电平状态完全相同；此时，第二级移位寄存器单元SR(2)的扫描脉冲输出端OUTPUT开始输出第一电平的扫描脉冲；从而使得第一级移位寄存器单元SR(1)中的第一复位控制端RESET1被置为第一电平，进而导致其中的第二节点N2被置为第一电平，进而导致其中的第一节点N1和扫描脉冲输出端OUTPUT被置为第二电平；使得其扫描脉冲输出端OUTPUT不再输出第一电平的电压；另外，对于第一级移位寄存器单元SR(1)来说，其第二时钟信号端CLK2为第一电平，由于第一节点N1已被置为第二电平，此时第四节点控制模块600将第四节点N4置为第一电平；进而又使得第三节点控制模块500将第三节点N3置为第一电平；进一步保证复位模块400能够正常的对第一节点进行复位。由于在该阶段之后至下一帧的第一阶段之前，第一级移位寄存器单元SR(1)中的第一节点N1均不会被置为第一电平，则第四节点N4也会一直维持为第一电平，使得在该阶段之后，第三节点N3的电平状态与第二时钟信号端CLK2的电平状态一致，每一次第二时钟信号CLKB为第一电平时，复位模块400均会把第一节点N1复位一次；在第四阶段S4，第二级移位寄存器单元SR(2)接入的信号的情况与第一级移位寄存器单元SR(1)在第三阶段S3中关键节点的电平状态完全相同，相应的，此时第二级移位寄存器单元SR(2)中关键节点的状态与第一级移位寄存器单元SR(1)在第三阶段S3中关键节点的电平状态完全相同；即在第二级移位寄存器单元SR(2)中，第四节点N4会被置为第一电平。且该阶段之后至下一帧的第四阶段之前，第四节点N4会一直维持为第一电平。这样会导致第一级移位寄存器单元SR(1)中，第二复位控制端RESET2在该阶段之后也会一直被维持为第一电平，则在第二时钟信号端CLK2输入的时钟信号CLKB不为第一电平的阶段，第二节点N2的电平均会与第一时钟信号端CLK1的电平状态一致，即均为第一电平，使得复位模块400度第一节点N1进行复位。可见，对于第一级移位寄存器单元SR1来说，在第三阶段S3及该阶段之后至下一帧的第一阶段S1之前，复位模块400会持续的对第一节点N1进行复位。不难理解的是，对于第二级移位寄存器单元SR2以及之后的各级移位寄存器单元来说，其各个端子在一个阶段所接收到信号的状态以及关键节点的信号状态与其上一级移位寄存器单元的各个端子在上一个阶段输出的信号的状态以及关键节点的状态完全一致，同样的也可以被持续的复位。在此不再一一说明。综合上述的分析可以得知，对于本发明提供的栅极驱动电路来说，在每一级移位寄存器单元中的各个模块能够实现相应的功能的前提下，各个模块如何实现并不会影响本发明的实施，相应的技术方案也均应该落入本发明的保护范围。为了便于理解，以下结合附图对其中一些模块的可选的实施结构进行详细的说明。参见图4，在具体实施时，输入模块100可以具体包括一个第一晶体管M1，该第一晶体管M1的导通电平为第一电平，且其栅极连接扫描脉冲输入端INPUT，源极和漏极中的一个也连接扫描脉冲输入端INPUT，另一个连接第一节点N1；当扫描脉冲输入端INPUT接入第一电平时，第一晶体管M1能够导通，使得第一节点N1与扫描脉冲输入端INPUT导通，也被置为第一电平，从而实现输入模块100对应的功能；储能模块200则可以具体包括一个电容C1，该电容C1的第一端(左端)连接第一节点N1，第二端(右端)连接扫描脉冲输出端OUTPUT。由于电容C1能够在任一端悬浮时，维持该端的电荷，则能够在第一节点N1悬浮时，维持第一节点N1的电荷，在扫描脉冲输出端OUTPUT悬浮时，维持扫描脉冲输出端OUTPUT的电荷，从而实现了储能模块200对应的功能。输出模块300则可以具体包括一个第二晶体管M2，该第二晶体管M2的导通电平也为第一电平，且其栅极连接第一节点N1，源极和漏极中的一个连接第一时钟信号端CLK1，另一个连接扫描脉冲输出端OUTPUT；当第一节点N1为高电平时，第二晶体管M2导通，将扫描脉冲输出端OUTPUT的电平置为与第一时钟信号端CLK1相同；从而实现输出模块300对应的功能。复位模块400可以包括第一复位模块410和第二复位模块420两个部分，具体来说，第一复位模块410包括第三晶体管M3和第四晶体管M4，第三晶体管M3和第四晶体管M4的导通电平均为第一电平，且源极和漏极中均有一个电极连接第一节点N1，另一个电极连接第二电平直流电压端VSS；第三晶体管M3的栅极连接第二节点N2，第四晶体管M4的栅极连接第三节点N3；第二复位模块420可以具体包括第五晶体管M5和第六晶体管M6，第五晶体管M5和第六晶体管M6的导通电平均为第一电平，且源极和漏极中均有一个电极连接扫描脉冲输出端OUTPUT，另一个电极连接第二电平直流电压端VSS；第五晶体管M5的栅极连接第二节点N2，第六晶体管M6的栅极连接第三节点N3。对于第一复位模块410来说，在第二节点N2和第三节点N3之中的任一节点为第一电平时，均会有一个晶体管导通，将第一节点N1置为第二电平；对于第二复位模块420来说，在第二节点N2和第三节点N3之中的任一节点为第一电平时，均会有一个晶体管导通，将扫描脉冲输出端OUTPUT置为第二电平。不难理解的是，在能够实现“在第二节点N2和第三节点N3之中的任一节点为第一电平时，将第一节点N1置为第二电平”的情况下，第一复位模块410并不必然的需要采用上述的结构；同样的，在能够实现“在第二节点N2和第三节点N3之中的任一节点为第一电平时，将扫描脉冲输出端OUTPUT置为第二电平”的情况下，第二复位模块420并不必然的需要采用上述的结构实现。第三节点控制模块500则可以包括第七晶体管M7和第八晶体管M8，第七晶体管M7和第八晶体管M8导通电平均为第一电平；第七晶体管M7的栅极连接第四节点N4，源极和漏极中的一个连接第三节点N3，另一个连接第二时钟信号端CLK2；第八晶体管M8的栅极连接第一节点N1，源极和漏极中的一个连接第三节点N3，另一个连接第二电平直流电压端VSS。在具体实施时，可以通过设置第七晶体管M7的宽长比与第八晶体管M8的宽长比的相对大小关系和/或者设置输入到第二时钟信号端CLK2的电压和第二电平直流电压端VSS上的电压的相对大小关系，使得当第八晶体管M8和第七晶体管M7同时导通时，第三节点N3的电平为第二电平。当第一节点N1为第一电平时，第八晶体管M8导通，将第三节点N3置为第二电平直流电压端VSS输入的第二电平，当第一节点N1为第二电平且第四节点N4为第一电平时，第七晶体管M7导通，将第三节点N3置为第二时钟信号端CLK2的电平，从而实现了上述第三节点控制模块500对应的功能。第四节点控制模块600包括第九晶体管M9和第十晶体管M10，第九晶体管M9和第十晶体管M10的导通电平均为第一电平；第九晶体管M9的栅极连接第二时钟信号端CLK2，源极和漏极中的一个连接第二时钟信号端CLK2，另一个连接第四节点N4；第十晶体管M10的栅极连接第一节点N1，源极和漏极中的一个连接第二电平直流电压端VSS，另一个连接第四节点N4。在具体实施时，可以通过设置第九晶体管M9的宽长比与第十晶体管M10的宽长比的相对大小关系和/或者设置输入到第二时钟信号端CLK2的电压和第二电平直流电压端VSS上的电压的相对大小关系，使得当第九晶体管M9和第十晶体管M10同时导通时，第四节点N4的电平为第二电平直流电压端VSS输入的第二电平。当第一节点N1为第一电平时，第十晶体管M10导通，将第四节点N4置为第二电平直流电压端VSS输入的第二电平，当第一节点N1为第二电平且第二时钟信号端CLK2为第一电平时，第九晶体管M9导通，将第四节点N4置为第二时钟信号端CLK2的电平；另外当第九晶体管M9和第十晶体管M10均关断时，由于第九晶体管M9和第十晶体管M10本身能够构成一定的电容，则第四节点N4能够维持为第一电平，从而实现了上述第四节点控制模块600对应的功能。第二节点控制模块700，包括第十一晶体管M11和第十二晶体管M12；第十一晶体管M11和第十二晶体管M12导通电平均为第一电平；第十一晶体管的栅极连接第一复位控制端RESET1，源极和漏极中的一个连接第一复位控制端RESET1，另一个连接第二节点N2；第十二晶体管M12的栅极连接第二复位控制端RESET2，源极和漏极中的一个连接第二电平直流电压端VSS，另一个连接第一时钟信号端CLK1。这样在第一复位控制端RESET1为第一电平且第二复位控制端RESET2为第二电平时，第十一晶体管M11导通第十二晶体管M12关断，使得第一复位控制端RESET1与第二节点N2导通，从而将第二节点N2置为第一电平；当在第一复位控制端RESET1为第而电平且第二复位控制端RESET2为第一电平时，第十一晶体管M11关断第十二晶体管M12导通，使得第一时钟信号端CLK1与第二节点N2导通，从而将第二节点N2置为第一时钟信号端CLK1的电平处，从而实现了上述的第二节点控制模块700的功能。在上述所列举的各个模块的具体实施方式中，各个模块所包含的晶体管均为导通电是第一电平的晶体管，这样可以通过相同的工艺制作，能够降低制作难度。这里的第一电平可以为高电平，相应的第二电平则是为低电平。第三方面，本发明还提供了一种显示基板，该显示基板包括基底以及通过图案化工艺形成在基底上的栅极驱动电路；所述栅极驱动电路为第一方面所述的栅极驱动电路。第四方面，本发明还提供了一种显示装置，包括第三方面所述的显示基板。这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。