显示驱动电路的制作方法

本公开涉及显示装置，更具体而言，涉及能够实现高速度和高分辨率的显示驱动电路。

背景技术：

通常，显示装置包括显示面板、栅极驱动器、源极驱动器和定时控制器。

显示面板包括栅极线和数据线，栅极驱动器向栅极线提供栅极驱动信号，且源极驱动器向数据线提供源极驱动信号。定时控制器向源极驱动器提供显示数据。显示数据包括像素数据。

源极驱动器形成大量通道，用于向显示面板提供与显示数据对应的源极驱动信号，且在各通道中安装数模转换器(DAC)和缓冲器。

根据相关技术的源极驱动器包括用于使用γ基准电压生成灰度电压的一个电阻器串，且该电阻器串通常向各通道的DAC提供灰度电压。

各通道的DAC使用灰度电压将像素数据转换成数据电压，且各通道的缓冲器将数据电压作为源极驱动信号提供给显示面板。

但是，在根据相关技术的源极驱动器中，一个电阻器串覆盖大量通道。因此，各通道的寄生电容和缓冲器的输入晶体管的寄生电容引起RC延迟，从而影响源极驱动信号的输出。

因此，相关技术难以应用于高速的高分辨率显示装置。

技术实现要素：

提供的不同实施例涉及能够减小作为电阻器串的负载的寄生电容的显示驱动电路。

此外，提供的不同实施例涉及能够通过减少由寄生电容引起的RC延迟而提高输出转换速率的显示驱动电路。

此外，提供的不同实施例涉及由于提高了输出转换速率而能够应用于高速的高分辨率显示装置的显示驱动电路。

在一实施例中，显示驱动电路可以包括：灰度电压生成单元，其包括与对应于显示数据的通道所分成的多个组对应的多个电阻器串，所述多个电阻器串被配置为向与对应组的各通道对应的数模转换器(DAC)提供灰度电压；和显示驱动单元，其包括所述DAC和各通道所对应的缓冲器，其中所述DAC使用灰度电压将对应的显示数据转换成数据电压，且所述缓冲器将对应的数据电压作为源极驱动信号提供给显示面板。

在另一实施例中，显示驱动电路可以包括：第一电阻器串，其被配置成向显示数据所对应的多个通道当中的奇数通道的DAC提供灰度电压；第二电阻器串，其被配置成向所述多个通道当中的偶数通道的DAC提供灰度电压；DAC单元，其包括与相应通道对应的DAC，所述DAC被配置成使用所述灰度电压将对应的显示数据转换成数据电压；和输出缓冲器单元，其包括与相应DAC对应的缓冲器，所述缓冲器将对应的数据电压作为源极驱动信号提供给显示面板。

在另一实施例中，显示驱动电路可以包括：第一电阻器串，其被配置成基于由显示数据所对应的通道以相等数量划分成的两部分的中心向左通道的DAC提供灰度电压；第二电阻器串，其被配置成基于所述中心向右通道的DAC提供所述灰度电压；DAC单元，其包括与相应通道对应的DAC，所述DAC被配置成使用所述灰度电压将对应的显示数据转换成数据电压；和输出缓冲器单元，其包括与相应DAC对应的缓冲器，所述缓冲器将对应的数据电压作为源极驱动信号提供给显示面板。

附图说明

图1是示出根据本发明实施例的显示驱动电路的方框图。

图2是用于说明图1所示的显示驱动电路的电路图。

图3是用于说明图1所示的显示驱动电路的另一个实施例的电路图。

具体实施方式

下面将参考附图具体描述本发明的实施例。本说明书和权利要求书中使用的术语不限于典型的词典定义，而是必须解释为与本发明的技术构思一致的含义和概念。

本说明书中描述的实施例和附图中示出的构造是本发明的优选实施例，并不代表本发明的整个技术构思。因此，在本申请提交的时刻可以提供能够替代所述实施例和构造的各种等效和修改。

图1是示出根据本发明实施例的显示驱动电路的方框图。

参考图1，根据本发明实施例的显示驱动电路100包括灰度电压生成单元10和显示驱动单元40。显示驱动电路100可以被配置为源极驱动器。

灰度电压生成单元10包括多个电阻器串12和14(参见图2和图3)，接收从外部提供的γ基准电压VGAH和VGAL，并使用γ基准电压VGAH和VGAL生成灰度电压VGR1至VGRj。

γ基准电压VGAH表示用于生成灰度电压VGR1至VGRj的高电平基准电压，且γ基准电压VGAL表示用于生成灰度电压的低电平基准电压。γ基准电压VGAH和VGAL可以具有相同极性或不同极性，并且γ基准电压VGAH可以具有比γ基准电压VGAL更高的电势。

灰度电压生成单元10的所述多个电阻器串12和14共用γ基准电压VGAH和VGAL，并且使用γ基准电压VGAH与γ基准电压VGAL之间的分压生成灰度电压VGR1至VGRj。

在本实施例中，已经说明灰度电压生成单元10使用所述两个γ基准电压VGAH和VGAL生成灰度电压VGR1至VGRj。但是，取决于显示面板的类型，γ基准电压VGAH和VGAL可以分成多个梯级，例如3个或10个梯级，并且灰度电压生成单元10可以使用被分成多个梯级的γ基准电压而生成灰度电压VGR1至VGRj。

当数模转换(DAC)单元20将显示数据DA1至Dan转换成数据电压Y1至Yn时使用灰度电压VGR1至VGRj。

显示驱动电路100形成多个通道用于向显示面板提供与显示数据DA1至DAn对应的源极驱动信号S1至Sn。

所述多个通道可以分组成一个或多个组，并且一个电阻器串可以与一个组匹配。每个电阻器串独立地向对应组的各个通道的DAC 22提供灰度电压VGR1至VGRj。

例如，通道可以分组成奇数通道和偶数通道，并且与奇数通道和偶数通道匹配的每个电阻器串向对应通道的DAC 22提供灰度电压VGR1至VGRj。

基于将通道以相等数量划分成的两部分的中心，所述通道可以被分组成左通道和右通道，并且与左通道和右通道匹配的每个电阻器串独立地向对应组的各个通道的DAC 22提供灰度电压VGR1至VGRj。

可替选地，基于将通道以相等数量划分成的两部分的中心，所述通道可以被分组成左奇数通道、右偶数通道、左偶数通道和右奇数通道，并且与左奇数通道、右偶数通道、左偶数通道和右奇数通道匹配的每个电阻器串可以独立地向对应组的各个通道的DAC 22提供灰度电压VGR1至VGRj。

这样，所述多个电阻器串12和14与相应的组匹配，并且独立地向对应组的各个通道的DAC 22提供灰度电压VGR1至VGRj。

在另一实施例中，所述通道可以以不同的方式分组，并且电阻器串可以与相应的组匹配，并且独立地向对应组的各个通道的DAC 22提供灰度电压VGR1至VGRj。

所述多个电阻器串12和14可以布置在由所述通道以相等数量划分成的两部分之间，使得提供给通道的DAC 22的灰度电压VGR1至VGRj不会出现偏差。

例如，当显示驱动电路100形成8个通道时，所述多个电阻器串12和14可以布置在由所述8个通道所分成的4个通道和4个通道之间。而且，所述多个电阻器串12和14可以布置在由通道所分成的两部分的中间。

本发明不限于此，而是所述多个电阻器串12和14可以布置在从电阻器串12到对应通道的DAC 22的距离与从电阻器串14到对应通道的DAC 22的距离相等的位置。

每个电阻器串12和14向相等数量的DAC提供灰度电压VGR1至VGRj，并使用共用的γ基准电压VGAH和VGAL生成具有相同电平的灰度电压VGR1至VGRj。

显示驱动单元40使用从灰度电压生成单元10提供的灰度电压VGR1至VGRj将各通道的显示数据DA1至DAn转换成对应的数据电压Y1至Yn，并将数据电压Y1至Yn作为源极驱动信号S1至Sn提供给显示面板。

显示驱动单元40包括DAC单元20和输出缓冲器单元30。

DAC单元20包括与各通道对应的DAC 22，且DAC 22使用灰度电压VGR1至VGRj将对应的显示数据DA1至DAn转换成数据电压Y1至Yn。

输出缓冲器单元30包括与各DAC 22对应的缓冲器32，且缓冲器32将对应的数据电压Y1至Yn作为源极驱动信号S1至Sn提供给显示面板。

如上所述，所述多个电阻器串12和14独立地将灰度电压VGR1至VGRj提供给对应组的各通道的DAC 22。因此，作为灰度电压生成单元10的负载的寄生电容能够减小至相关技术中寄生电容的一半。

因此，根据本实施例的显示驱动电路能够通过减少由寄生电容引起的RC延迟而提高输出转换速率。因此，由于提高了输出转换速率，所以该显示驱动电路能够应用于高速的高分辨率显示装置。

尽管图1中未示出，但是显示驱动电路100可以包括：用于恢复从定时控制器(未示出)提供的显示数据DA1至DAn的数据恢复单元(未示出)，和用于锁存显示数据DA1至Dan的锁存单元(未示出)。

图2是用于说明图1所示的显示驱动电路的电路图。

参考图2，根据本实施例的显示驱动电路100包括电阻器串12、电阻器串14、DAC单元20和输出缓冲器单元30。

电阻器串12独立地向对应于显示数据DA1至DAn的通道当中的奇数通道的DAC 22提供灰度电压VGR1至VGRj，且电阻器串14独立地向对应于显示数据DA1至DAn的通道当中的偶数通道的DAC 22提供灰度电压VGR1至VGRj。

电阻器串12和14布置在由所述通道以相等数量划分成的两部分之间，共用从外部提供的γ基准电压VGAH和VGAL，并且独立地使用共用的γ基准电压VGAH和VGAL生成灰度电压VGR1至VGRj。本发明不限于此，而是电阻器串12和14可以分别布置在从电阻器串12到对应通道的DAC 22的距离与从电阻器串14到对应通道的DAC 22的距离相等的位置。

每个电阻器串12和14包括在γ基准电压VGAH和VGAL之间依次串联耦合的多个电阻器(未示出)，并使用相应电阻器之间的节点电压生成灰度电压VGR1至VGRj。

DAC单元20包括各通道所对应的DAC 22，且DAC 22包括用于响应于对应的显示数据DA1至DAn选择灰度电压VGR1至VGRj的开关(未示出)。

各通道所对应的DAC 22使用从电阻器串12或14提供的灰度电压VGR1至VGRj将显示数据DA1至DAn转换成数据电压Y1至Yn。

输出缓冲器单元30包括与DAC 22对应的缓冲器32，且缓冲器32将对应的数据电压Y1至Yn作为源极驱动信号S1至Sn提供给显示面板。

如上所述，电阻器串12和14分别向偶数通道和奇数通道的DAC 22独立提供灰度电压VGR1至VGRj。因此，作为电阻器串12和14的负载的寄生电容能够减小至相关技术中的寄生电容的一半。

因此，根据本实施例的显示驱动电路能够通过减少由寄生电容引起的RC延迟而提高输出转换速率。由于提高了输出转换速率，所以该显示驱动电路能够应用于高速的高分辨率显示装置。

图3是用于说明图1所示的显示驱动电路的另一个实施例的电路图。

参考图3，根据本实施例的显示驱动电路包括电阻器串16、电阻器串18、DAC单元20和输出缓冲器单元30。

电阻器串16独立地向基于与显示数据DA1至Dan对应的通道所分成的两部分的中心而布置在左侧的左通道的DAC 22提供灰度电压VGR1至VGRj，且电阻器串18独立地向基于该中心而布置在右侧的右通道的DAC 22提供灰度电压VGR1至VGRj。

电阻器串16和18布置在由所述通道以相等数量划分成的两部分之间，共用从外部提供的γ基准电压VGAH和VGAL，并且独立地使用共用的γ基准电压VGAH和VGAL生成灰度电压VGR1至VGRj。本发明不限于此，而是电阻器串16和18可以分别布置在从电阻器串16到对应通道的DAC 22的距离与从电阻器串18到对应通道的DAC 22的距离相等的位置。

每个电阻器串16和18包括在γ基准电压VGAH和VGAL之间依次串联耦合的多个电阻器(未示出)，并使用相应电阻器之间的节点电压生成灰度电压VGR1至VGRj。

DAC单元20包括各通道所对应的DAC 22，且DAC 22包括用于响应于对应的显示数据DA1至DAn选择灰度电压VGR1至VGRj的开关(未示出)。

各通道所对应的DAC 22使用从电阻器串16或18提供的灰度电压VGR1至VGRj将显示数据DA1至DAn转换成数据电压Y1至Yn。

输出缓冲器单元30包括与DAC 22对应的缓冲器32，且缓冲器32将对应的数据电压Y1至Yn作为源极驱动信号S1至Sn提供给显示面板。

如上所述，电阻器串16和18分别向左通道和右通道的DAC 22独立提供灰度电压VGR1至VGRj。因此，作为电阻器串16和18的负载的寄生电容能够减小至相关技术中的寄生电容的一半。

因此，根据本实施例的显示驱动电路能够通过减少由寄生电容引起的RC延迟而提高输出转换速率。由于提高了输出转换速率，所以该显示驱动电路能够应用于高速的高分辨率显示装置。

根据本发明的实施例，显示驱动电路的通道分成多个组，且灰度电压被独立提供给各个组。因此，显示驱动电路能够减小作为电阻器串的负载的寄生电容。

此外，显示驱动电路能够通过减少由寄生电容引起的RC延迟而提高输出转换速率，而且由于提高了输出转换速率，所以能够应用于高速的高分辨率显示装置。

尽管上文中描述了不同实施例，但是本领域技术人员应当理解，所述实施例仅作为示例描述。因此，不应当基于所述实施例来限制本文所述的公开内容。