GOA电路及显示装置的制作方法

本发明涉及一种用于平板显示的GOA电路及使用该GOA电路的显示装置。

背景技术：

液晶显示器以其显示品质高、价格低廉、携带方便等优点，成为移动通讯设备、PC、TV等的显示装置。目前普遍采用的TV液晶显示器的面板驱动技术逐渐趋向于采用GOA技术，GOA技术能简化平板显示面板的制作工序，省去水平扫描线方向的接合(bonding)工艺，可提升产能、降低产品成本，同时可以提升显示面板的集成度使之更适合制作窄边框或无边框显示产品，满足现代人们的视觉追求。

GOA技术，即Gate Driver on Array技术，也就是利用现有薄膜晶体管液晶显示器Array制程将Gate行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描的驱动方式。GOA电路的主要架构有上拉单元(Pull-up part)、上拉控制单元(Pull-up control part)、下拉单元(Pull-down Part)和下拉维持单元(Pull-down Holding Part)以及负责电位抬升的Boost电容。

图1是现有的GOA单元的电路图。

参照图1，现有的GOA电路包括级联的多个GOA单元。第n级的GOA单元包括上拉控制单元110、上拉单元120、下拉单元130、第一下拉维持单元140和第二下拉维持单元150。可以看出，每级GOA单元包括两个下拉维持单元，第一时钟信号LC1和第二时钟信号LC2交替地输入到第一下拉维持单元140和第二下拉维持单元150。第一下拉维持单元140包括晶体管T51、T52、T53、T54、T42和T32。第二下拉维持单元150包括晶体管T61、T62、T63、T64、T43和T33。

上拉单元120主要负责将时钟信号CK输出为水平扫描信号G(n)，包括晶体管T21。上拉控制单元110负责控制上拉单元120的打开时间，包括晶体管T11，前四级的下传信号ST(n-4)输入到晶体管T11的栅极，前四级的水平扫描信号G(n-4)输入到晶体管T11的漏极，晶体管T11的源极连接到晶体管T21的栅极。下拉单元130负责在第一时间将水平扫描信号拉低为低电位，即关闭水平扫描信号，包括晶体管T31和T41，后五级的水平扫描信号G(n+5)输入到晶体管T31和T41的栅极。下拉维持单元140、150则负责将水平扫描信号G(n)和上拉电路的栅极信号点Q(N)维持在关闭状态(即负电位)，两个下拉维持单元140和150交替进行下拉维持作用，一个下拉维持单元作用时，另外一个下拉维持单元的所有晶体管均处于非作用期。电容Cb则负责所述栅极信号点Q(N)电位的二次抬升，这样有利于上拉电路的G(n)输出。晶体管T22用于输出本级下传信号ST(n)。VSS表示直流低电压，S(n)、P(n)、K(n)和T(n)为节点。

随着对窄边框和无边框视觉效果的追求，这种设计在板面空间上很不经济。

技术实现要素：

本发明的目的在于提供一种节省GOA电路在显示面板上所占用的空间的GOA电路及显示装置。本发明的另一目的在于提供一种减少电路中的TFT数量，从而节省GOA电路的占用空间，也在一定程度上降低功耗的GOA电路及显示装置。

为实现上述目的，本发明采用的一个技术方案是：提供一种GOA电路，包括级联的多个GOA单元，每个GOA单元均包括上拉控制单元、上拉单元、下拉单元以及下拉维持单元，每个下拉维持单元均包括下拉维持模块、第一下拉模块和第二下拉模块，并且每两个相邻的GOA单元构成一组，在同一组内，上级GOA单元的下拉维持模块控制该上级GOA单元内的第一下拉模块和下级GOA单元的第二下拉模块以将上级GOA单元和下级GOA单元的栅极信号点和水平扫描信号的电位维持低电位，且下级GOA单元的下拉维持模块控制该下级GOA单元内的第一下拉模块和上级GOA单元的第二下拉模块以将下级GOA单元和上级GOA单元的栅极信号点和水平扫描信号的电位维持低电位。

可选地，上级GOA单元内的公共点和下级GOA单元内的公共点直接连接，以在其中的至少一个GOA单元的栅极信号点处于高电位时，不进行下拉维持作用。

可选地，第一时钟信号输入到上级GOA单元的下拉维持模块，第二时钟信号输入到下级GOA单元的下拉维持模块。

可选地，上级GOA单元和下级GOA单元的下拉维持模块、第一下拉模块和第二下拉模块分别连接。

可选地，当某一级GOA单元的栅极信号点为高电位时，该GOA单元内的下拉维持模块不发生作用。

可选地，第一下拉模块和第二下拉模块是将栅极信号点与直流低电压彼此连接并且将水平扫描信号的输出端与直流低电压彼此连接的开关模块。

可选地，所述上级GOA单元的下拉维持模块包括：第一晶体管，其栅极和漏极接入第一时钟信号，源极连接到上级GOA单元的第一公共点；第二晶体管，其栅极连接到上级GOA单元的栅极信号点，漏极连接到上级GOA单元的第一公共点，源极连接到直流低电压；第三晶体管，其栅极连接到上级GOA单元的第一公共点，漏极接入第一时钟信号，源极连接到上级GOA单元的第二公共点；第四晶体管，其栅极连接到上级GOA单元的栅极信号点，漏极连接到上级GOA单元的第二公共点，源极连接到直流低电压。而且，所述下级GOA单元的下拉维持模块包括：第九晶体管，其栅极和漏极接入第二时钟信号，源极连接到下级GOA单元的第一公共点；第十晶体管，其栅极连接到下级GOA单元的栅极信号点，漏极连接到下级GOA单元的第一公共点，源极连接到直流低电压；第十一晶体管，其栅极连接到下级GOA单元的第一公共点，漏极接入第二时钟信号，源极连接到下级GOA单元的第二公共点；第十二晶体管，其栅极连接到下级GOA单元的栅极信号点，漏极连接到下级GOA单元的第二公共点，源极连接到直流低电压；其中，上级GOA单元的第一公共点和下级GOA单元的第一公共点彼此相连。

可选地，所述上级GOA单元的第一下拉模块包括：第五晶体管，其栅极连接到上级GOA单元的第二公共点，漏极连接到上级GOA单元的水平扫描信号输出端，源极连接到直流低电压；第六晶体管，其栅极连接到上级GOA单元的第二公共点，漏极连接到上级GOA单元的栅极信号点，源极连接到直流低电压。而且，所述上级GOA单元的第二下拉模块包括：第七晶体管，其栅极连接到下级GOA单元的第二公共点，漏极连接到上级GOA单元的水平扫描信号输出端，源极连接到直流低电压；第八晶体管，其栅极连接到下级GOA单元的第二公共点，漏极连接到上级GOA单元的栅极信号点，源极连接到直流低电压。

可选地，所述下级GOA单元的第一下拉模块包括：第十三晶体管，其栅极连接到下级GOA单元的第二公共点，漏极连接到下级GOA单元的水平扫描信号输出端，源极连接到直流低电压；第十四晶体管，其栅极连接到下级GOA单元的第二公共点，漏极连接到下级GOA单元的栅极信号点，源极连接到直流低电压。而且，所述下级GOA单元的第二下拉模块包括：第十五晶体管，其栅极连接到上级GOA单元的第二公共点，漏极连接到下级GOA单元的水平扫描信号输出端，源极连接到直流低电压；第十六晶体管，其栅极连接到上级GOA单元的第二公共点，漏极连接到下级GOA单元的栅极信号点，源极连接到直流低电压。

可选地，所述上级GOA单元的下拉维持单元还包括第二十七晶体管，所述第二十七晶体管的栅极连接到下级GOA单元的栅极信号点，漏极连接到上级GOA单元的第二公共点，源极接入直流低电压；所述下级GOA单元的下拉维持单元还包括第二十八晶体管，所述第二十八晶体管的栅极连接到上级GOA单元的栅极信号点，漏极连接到下级GOA单元的第二公共点，源极接入直流低电压。

可选地，所述上级GOA单元还包括：第二十九晶体管，其栅极连接到下级GOA单元的第二公共点，漏极连接到上级GOA单元的下传信号输出端，源极接入直流低电压；第三十晶体管，其栅极连接到上级GOA单元的第二公共点，漏极连接到上级GOA单元的下传信号输出端，源极接入直流低电压；所述下级GOA单元还包括：第三十一晶体管，其栅极连接到上级GOA单元的第二公共点，漏极连接到下级GOA单元的下传信号输出端，源极连接到直流低电压；第三十二晶体管，其栅极连接到下级GOA单元的第二公共点，漏极连接到下级GOA单元的下传信号输出端，源极接入直流低电压。

可选地，所述上拉控制单元接入前面某一级GOA单元的水平扫描信号或者恒定的直流电压。

可选地，第n级GOA单元的上拉控制单元接入第n-2m级GOA单元的水平扫描信号和下传信号，第n级GOA单元的下拉单元接入第n+2m级GOA单元的水平扫描信号，n、m为正整数。

可选地，第n级GOA单元的上拉控制单元接入第n-2m级GOA单元的水平扫描信号和下传信号，第n级GOA单元的下拉单元接入第n+2m+1级GOA单元的水平扫描信号，n、m为正整数。

本发明采用的另一个技术方案是提供了一种显示装置，所述显示装置包括前述任一种GOA电路及将其组合而成的电路。

本发明通过将第n级GOA单元的下拉维持单元和第n+1级GOA单元的下拉维持单元彼此耦接，从而共用各自的一个下拉维持单元。由此，相对于现有技术，各级GOA单元均可以减少一个下拉维持单元所占据的板面空间，但是GOA电路实际工作状态却还是两个下拉维持单元在交替作用，即既不影响GOA电路采用两个相互交替下拉维持单元来减小下拉电路持续的损耗(Stress)，也节省了整个GOA电路的板面空间，有利于窄边框显示面板的实现。而且，能够减少下拉维持单元的耗电量，从而降低功耗。

附图说明

图1是现有的GOA单元的电路图。

图2是示出根据本发明的GOA单元的连接结构示意图。

图3是示出根据本发明第一实施例的GOA单元的电路图。

图4是示出根据本发明第二实施例的GOA单元的电路图。

图5是示出根据本发明第三实施例的GOA单元的电路图。

具体实施方式

为顺应消费者对显示器窄边框甚至无边框视觉效果的追求，液晶显示器gate侧驱动必须采用GOA技术来实现，同时对GOA占据面板gate侧空间提出了极大的挑战性，为了在保证GOA电路驱动功能的前提下缩减GOA电路的空间，本申请提出了一种高效利用下拉维持单元的方法。

图2是示出根据本发明的GOA单元的连接结构示意图。

参照图2，GOA电路包括级联的多个GOA单元。以第n级GOA单元为例，第n级GOA单元包括上拉控制单元11、上拉单元12、下拉单元13以及下拉维持单元14，下拉维持单元14包括下拉维持模块141、第一下拉模块142和第二下拉模块143。

上拉控制单元11接入水平扫描信号G(n-4)并且上拉控制单元11连接到第n级栅极信号点Q(n)。水平扫描信号G(n-4)为前四级的水平扫描信号，例如，当n＝5时，第五级GOA单元的G(n-4)输入端接入第一级GOA单元的水平扫描信号G(1)。但是不限于此，也可以接入前面任意一级的水平扫描信号，或者可以接入恒定的直流电压VGH来代替前面某一级的水平扫描信号。

上拉单元12分别连接到第n级栅极信号点Q(n)和第n级水平扫描信号G(n)输出端，并且上拉单元12接入第n级时钟信号CK(n)。上拉单元12根据上拉控制单元11的控制来将所述时钟信号CK(n)输出为第n级水平扫描信号G(n)。

下拉单元13分别连接到第n级栅极信号点Q(n)和第n级水平扫描信号G(n)输出端。下拉单元13可以使第n级栅极信号点Q(n)和第n级水平扫描信号G(n)的电位迅速拉低。下拉单元13接入第n+4级水平扫描信号G(n+4)。

下拉维持单元14接入第一时钟信号LC1，下拉维持单元14包括下拉维持模块141、第一下拉模块142和第二下拉模块143。第一下拉模块142分别连接到第n级栅极信号点Q(n)和第n级水平扫描信号G(n)输出端，第二下拉模块143也分别连接到第n级栅极信号点Q(n)和第n级水平扫描信号G(n)输出端。下拉维持模块141与第n级栅极信号点Q(n)连接，且与第一下拉模块142和后述的第n+1级的第二下拉模块243连接，并且下拉维持模块141通过控制第一下拉模块142和第二下拉模块243来将第n级栅极信号点Q(n)和第n级水平扫描信号G(n)以及第n+1级栅极信号点Q(n+1)和第n+1级水平扫描信号G(n+1)维持低电位。

类似地，以第n+1级GOA单元为例，第n+1级GOA单元包括上拉控制单元21、上拉单元22、下拉单元23以及下拉维持单元24，下拉维持单元24包括下拉维持模块241、第一下拉模块242和第二下拉模块243。

上拉控制单元21接入水平扫描信号G(n-3)并且上拉控制单元21连接到第n+1级栅极信号点Q(n+1)。水平扫描信号G(n-3)为前四级的水平扫描信号，例如，当n＝5时，第六级GOA单元的G(n-3)输入端连接第二级GOA单元的水平扫描信号G(2)。但是，如前所述，也可以接入前面任意一级的水平扫描信号，或者可以接入恒定的直流电压VGH。

上拉单元22分别连接到第n+1级栅极信号点Q(n+1)和第n+1级水平扫描信号G(n+1)输出端，并且上拉单元22接入第n+1级时钟信号CK(n+1)。上拉单元22根据上拉控制单元21的控制来将所述时钟信号CK(n+1)输出为第n+1级水平扫描信号G(n+1)。

下拉单元23分别连接到第n+1级栅极信号点Q(n+1)和第n+1级水平扫描信号G(n+1)输出端。下拉单元23可以使第n+1级栅极信号点Q(n+1)和第n+1级水平扫描信号G(n+1)的电位迅速拉低。下拉单元23接入第n+5级水平扫描信号G(n+5)。

下拉维持单元24接入第二时钟信号LC2，下拉维持单元24包括下拉维持模块241、第一下拉模块242和第二下拉模块243。第一下拉模块242分别连接到第n+1级栅极信号点Q(n+1)和第n+1级水平扫描信号G(n+1)输出端，第二下拉模块243也分别连接到第n+1级栅极信号点Q(n+1)和第n+1级水平扫描信号G(n+1)输出端。下拉维持模块241与第n+1级栅极信号点Q(n+1)连接，且与第一下拉模块242和第n级的第二下拉模块143连接，并且下拉维持模块241通过控制第一下拉模块242和第二下拉模块143来将第n+1级栅极信号点Q(n+1)和第n+1级水平扫描信号G(n+1)以及第n级栅极信号点Q(n)和第n级水平扫描信号G(n)维持低电位。而且，下拉维持模块241和下拉维持模块141也互相连接。

图3是示出根据本发明第一实施例的GOA单元的电路图。其中，GOA电路接入第一直流低电压VSS1和第二直流低电压VSS2，所述第一直流低电压VSS1高于第二直流低电压VSS2。此种设计有利于第n级栅极信号点Q(n)以及第n+1级栅极信号点Q(n+1)处的低电位被拉的更低，从而能够维持第n级水平扫描信号G(n)以及第n+1级水平扫描信号G(n+1)的低电位更加稳定，有利于提高GOA电路稳定性及可靠性。但是，也可以省略其中一个直流低电压，而只保留其中一个。

所述下拉维持模块141包括：第一晶体管T1，其栅极和漏极接入第一时钟信号LC1，源极连接到第n级第一公共点S(n)；第二晶体管T2，其栅极连接到第n级栅极信号点Q(n)，漏极连接到第一晶体管T1的源极，源极连接到第一直流低电压VSS1；第三晶体管T3，其栅极连接到所述第n级第一公共点S(n)，漏极接入第一时钟信号LC1，源极连接到第n级第二公共点P(n)；第四晶体管T4，其栅极连接到第n级栅极信号点Q(n)，漏极连接到所述第n级第二公共点P(n)，源极连接到第二直流低电压VSS2。

所述第一下拉模块142包括：第五晶体管T5，其栅极连接到所述第n级第二公共点P(n)，漏极连接到第n级水平扫描信号G(n)输出端，源极连接到第一直流低电压VSS1；第六晶体管T6，其栅极连接到所述第n级第二公共点P(n)，漏极连接到第n级栅极信号点Q(n)，源极连接到第二直流低电压VSS2。

所述第二下拉模块143包括：第七晶体管T7，其栅极连接到第n+1级第二公共点P(n+1)，漏极连接到第n级水平扫描信号G(n)输出端，源极连接到第一直流低电压VSS1；第八晶体管T8，其栅极连接到第七晶体管T7的栅极，漏极连接到第n级栅极信号点Q(n)，源极连接到第二直流低电压VSS2。

所述下拉维持模块241包括：第九晶体管T9，其栅极和漏极接入第二时钟信号LC2，源极连接到第n+1级第一公共点S(n+1)；第十晶体管T10，其栅极连接到第n+1级栅极信号点Q(n+1)，漏极连接到第九晶体管T9的源极，源极连接到第一直流低电压VSS1；第十一晶体管T11，其栅极连接到所述第n+1级第一公共点S(n+1)，漏极接入第二时钟信号LC2，源极连接到所述第n+1级第二公共点P(n+1)，其中，所述第n+1级第一公共点S(n+1)连接到所述第n级第一公共点S(n)；第十二晶体管T12，其栅极连接到第n+1级栅极信号点Q(n+1)，漏极连接到所述第n+1级第二公共点P(n+1)，源极连接到第二直流低电压VSS2。

所述第一下拉模块242包括：第十三晶体管T13，其栅极连接到所述第n+1级第二公共点P(n+1)，漏极连接到第n+1级水平扫描信号G(n+1)输出端，源极接入第一直流低电压VSS1；第十四晶体管T14，其栅极连接到所述第n+1级第二公共点P(n+1)，漏极连接到第n+1级栅极信号点Q(n+1)，源极连接到第二直流低电压VSS2。

所述第二下拉模块243包括：第十五晶体管T15，其栅极连接到所述第n级第二公共点P(n)，漏极连接到第n+1级水平扫描信号G(n+1)输出端，源极连接到第一直流低电压VSS1；第十六晶体管T16，其栅极连接到第十五晶体管T15的栅极，漏极连接到第n+1级栅极信号点Q(n+1)，源极连接到第二直流低电压VSS2。

参照图3，以第n级GOA单元为例，假设所有晶体管都为N型晶体管。上拉控制单元11包括第十七晶体管T17，第十七晶体管T17的栅极接入第n-4级下传信号ST(n-4)，漏极接入第n-4级水平扫描信号G(n-4)，源极连接到第n级栅级信号点Q(n)。上拉单元12包括第十九晶体管T19，其栅极连接到第n级栅级信号点Q(n)，漏极接入时钟信号CK(n)，源极输出第n级水平扫描信号G(n)。第二十晶体管T20的栅极连接到第n级栅极信号点Q(n)，漏极连接时钟信号CK(n)，源极输出第n级下传信号ST(n)，其中，电容Cb负责第n级栅级信号点Q(n)的电位的二次抬升，使得第十九晶体管T19充分地导通，有利于上拉单元12的水平扫描信号G(n)的输出。

第n+1级上拉控制单元21包括第十八晶体管T18，上拉单元22包括第二十一晶体管T21，其结构与第n级的上拉控制单元11和上拉单元12类似，在此不再赘述。第二十二晶体管T22和电容Cb的结构和作用与第二十晶体管T20和电容Cb类似，在此不再赘述。以第n级GOA单元为例，下拉单元13包括第二十三晶体管T23和第二十四晶体管T24。第二十三晶体管T23的栅极接入第n+4级水平扫描信号G(n+4)，漏极接入水平扫描信号G(n)，源极接入第一直流低电压VSS1。第二十四晶体管T24的栅极接入水平扫描信号G(n+4)，漏极连接到第n级栅极信号点Q(n)，源极接入第二直流低电压VSS2。下拉单元13用于在水平扫描信号G(n+4)为高电位时将水平扫描信号G(n)和栅级信号点Q(n)的电位迅速拉低。

第n+1级的下拉单元23包括第二十五晶体管T25和第二十六晶体管T26，其结构与第n级的下拉单元13的结构类似，在此不再赘述。

下面参照图3详细解释上拉控制单元11、上拉单元12以及下拉单元13的工作过程。

参照图3，在第一实施例中，在第n级GOA电路中，在水平扫描信号G(n+4)为低电位的情况下，第二十三晶体管T23和第二十四晶体管T24截止，当下传信号ST(n-4)为高电位时，第十七晶体管T17导通，若水平扫描信号G(n-4)输入高电位，则第n级栅极信号点Q(n)为高电位，第二十晶体管T20和第十九晶体管T19导通，时钟信号CK(n)能够输出为第n级水平扫描信号G(n)和第n级下传信号ST(n)。在水平扫描信号G(n+4)为高电位的情况下，第二十四晶体管T24和第二十三晶体管T23导通，第n级栅极信号点Q(n)和第n级水平扫描信号G(n)的电位被拉低，第n级水平扫描信号G(n)为低电位。

类似地，参照图3详细解释上拉控制单元21、上拉单元22以及下拉单元23的工作过程。在第n+1级GOA电路中，在水平扫描信号G(n+5)为低电位的情况下，第二十五晶体管T25和第二十六晶体管T26截止，当下传信号ST(n-3)为高电位时，第十八晶体管T18导通，若水平扫描信号G(n-3)输入高电位，第n+1级栅极信号点Q(n+1)为高电位，第二十一晶体管T21和第二十二晶体管T22导通，时钟信号CK(n+1)能够输出为第n+1级水平扫描信号G(n+1)和第n+1级下传信号ST(n+1)。在水平扫描信号G(n+5)为高电位的情况下，第二十五晶体管T25和第二十六晶体管T26导通，第n+1级栅极信号点Q(n+1)和第n+1级水平扫描信号G(n+1)的电位被拉低，第n+1级水平扫描信号G(n)为低电位。

为了使第十七晶体管T17更充分导通，水平扫描信号G(n-4)可以替换成恒定的直流电压VGH。类似地，为了使第十八晶体管T18更充分导通，水平扫描信号G(n-3)可以替换成恒定的直流电压VGH。

参照图3来描述下拉维持单元的工作过程。第一时钟信号LC1和第二时钟信号LC2分别输入到下拉维持单元14和下拉维持单元24。具体地讲，在第n级栅极信号点Q(n)和第n+1级栅极信号点Q(n+1)的电位为低电位的情况下，当第一时钟信号LC1的电位为高电位并且第二时钟信号LC2的电位为低电位时，第一晶体管T1和第三晶体管T3导通，第二晶体管T2和第四晶体管T4截止，第n级第二公共点P(n)的电位为高电位，使得第五晶体管T5和第六晶体管T6导通，第n级栅极信号点Q(n)和水平扫描信号G(n)维持低电位。同时，第十五晶体管T15和第十六晶体管T16导通，使得第n+1级栅极信号点Q(n+1)和水平扫描信号G(n+1)维持低电位。类似地，当第一时钟信号LC1的电位为低电位并且第二时钟信号LC2的电位为高电位时，第n级栅极信号点Q(n)和水平扫描信号G(n)维持低电位，并且第n+1级栅极信号点Q(n+1)和水平扫描信号G(n+1)维持低电位。

在第n级栅极信号点Q(n)的电位为低电位并且第n+1级栅极信号点Q(n+1)的电位为高电位的情况下，当第一时钟信号LC1的电位为高电位并且第二时钟信号LC2的电位为低电位时，第一晶体管T1导通，同时第十晶体管T10和第十二晶体管T12导通，通过彼此连接的第n级第一公共点S(n)和第n+1级第一公共点S(n+1)，使得第n级第一公共点S(n)变为低电位，从而对第n级栅极信号点Q(n)和第n级水平扫描信号G(n)的电位不发生作用，并且对第n+1级栅极信号点Q(n+1)和第n+1级水平扫描信号G(n+1)的电位也不发生作用。类似地，在第n级栅极信号点Q(n)的电位为低电位并且第n+1级栅极信号点Q(n+1)的电位为高电位的情况下，当第一时钟信号LC1的电位为低电位并且第二时钟信号LC2的电位为高电位时，对第n级栅极信号点Q(n)和水平扫描信号G(n)的电位不发生作用，并且对第n+1级栅极信号点Q(n+1)和水平扫描信号G(n+1)的电位也不发生作用。

类似地，在第n级栅极信号点Q(n)的电位为高电位并且第n+1级栅极信号点Q(n+1)的电位为低电位或者第n级栅极信号点Q(n)的电位为高电位并且第n+1级栅极信号点Q(n+1)的电位为高电位的情况下，对第n级栅极信号点Q(n)和水平扫描信号G(n)的电位以及第n+1级栅极信号点Q(n+1)和水平扫描信号G(n+1)的电位不发生作用(即，下拉维持单元不起作用)。

在根据第一实施例的GOA电路中，对于每一级GOA单元，去掉了现有技术中的单级GOA单元的一个下拉维持单元，只保留一个下拉维持单元。对于相邻两级的GOA单元来说，相当于每级GOA单元还是有两个下拉维持单元，但是其中另一个下拉维持单元采用的是相邻级的时钟信号(LC2或LC1)及由四颗晶体管(T9、T10、T11和T12，或者T1、T2、T3和T4)组成的启动电路。此种设计采用上下级共用S(n)点的方式来实现下拉维持单元的控制，每级减少了四颗晶体管及一个信号源所占据的板面空间，有利于窄边框显示器的实现。而且，同时采用两个直流低电压，第一直流低电压VSS1的电压值高于第二直流低电压VSS2的电压值，有利于第n级栅极信号点Q(n)以及第n+1级栅极信号点Q(n+1)处的低电位被拉的更低，从而能够维持第n级水平扫描信号G(n)以及第n+1级水平扫描信号G(n+1)的低电位更加稳定，有利于提高GOA电路稳定性及可靠性。

图4是示出根据本发明第二实施例的GOA单元的电路图。

如图4所示，第n级下拉维持单元还包括第二十七晶体管T27，其栅极连接到第n+1级栅极信号点Q(n+1)，漏极连接到第六晶体管T6的栅极，源极接入第二直流低电压VSS2；第n+1级下拉维持单元还包括第二十八晶体管T28，其栅极连接到第n级栅极信号点Q(n)，漏极连接到第十三晶体管T13的栅极，源极接入第二直流低电压VSS2。

在第一实施例的基础上，每级GOA单元增加一颗晶体管，能够共用第n级栅极信号点Q(n)和第n+1级栅极信号点Q(n+1)，有利于所述第n级第二公共点P(n)和所述第n+1级第二公共点P(n+1)的高电位的释放，从而减小第五晶体管T5和第六晶体管T6以及第十三晶体管T13和第十四晶体管T14的损耗。因为第五晶体管T5和第六晶体管T6以及第十三晶体管T13和第十四晶体管T14是GOA电路中受损耗最大的晶体管，本实施例的第二十七晶体管T27和第二十八晶体管T28可改善整个GOA电路的可靠性并且延长使用寿命。

图5是示出根据本发明第三实施例的GOA单元的电路图。

如图5所示，第n级下拉维持单元还包括：第二十九晶体管T29，其栅极连接到第十三晶体管T13的栅极，漏极接入第n级下传信号ST(n)，源极接入第一直流低电压VSS1；第三十晶体管T30，其栅极连接到所述第n级第二公共点P(n)，漏极接入第n级下传信号ST(n)，源极接入第一直流低电压VSS1。第n+1级下拉维持单元还包括：第三十一晶体管T31，其栅极连接到第三十晶体管T30的栅极，漏极接入第n+1级下传信号ST(n+1)，源极连接到第一直流低电压VSS1；第三十二晶体管T32，其栅极连接到第二十九晶体管T29的栅极，漏极接入第n+1级下传信号ST(n+1)，源极接入第一直流低电压VSS1。

在第n级GOA单元中，上拉控制单元11的第十七晶体管T17的栅极接入前四级的下传信号ST(n-4)，为了更好地稳定通过第n级输出的下传信号ST(n)，每个GOA单元增加两个晶体管，使得通过第n级输出的下传信号ST(n)在非作用期间处于稳定的低电位，而不是处于传统电路中的悬空(floating)状态，这样可以更好地控制第十七晶体管T17的关闭状态，从而使第n级栅极信号点Q(n)和第n级水平扫描信号G(n)的电位更加稳定，有利于整个GOA电路的稳定性。

类似地，在第n+1级GOA单元中，增加第三十一晶体管T31和第三十二晶体管T32，从而使第n+1级栅极信号点Q(n+1)、第n+1级水平扫描信号G(n+1)的电位更加稳定，有利于整个GOA电路的稳定性。

虽然图5中示出了第二十七晶体管T27和第二十八晶体管T28，但是也可以省略这两个晶体管。

以上晶体管以N型晶体管为例，但不限于此。

而且，前述各实施例及其变形例中的ST(n-4)、G(n-4)及G(n+4)可分别同时替换成ST(n-2)、G(n-2)及G(n+2)，ST(n-6)、G(n-6)及G(n+6)，ST(n-8)、G(n-8)及G(n+8)等n减去偶数及n加偶数的组合。

或者，前述各实施例及其变形例中的ST(n-4)、G(n-4)及G(n+4)可分别同时替换成ST(n-4)、G(n-4)及G(n+5)，ST(n-2)、G(n-2)及G(n+3)，ST(n-6)、G(n-6)及G(n+7)，ST(n-8)、G(n-8)及G(n+9)等n减去偶数及n加偶数+1的组合。

换言之，前述各实施例及其变形例中的ST(n-4)、G(n-4)及G(n+4)这些输入信号可根据需要适当替换，而不仅仅限于前述方式。

以上所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以权利要求书所界定的范围为准。