1.一种用于大尺寸面板的GOA级联电路，其特征在于，包括级联的多个GOA单元，第N级GOA单元对应驱动第N级水平扫描线(G(N))，所述N级GOA单元包括2a个CK时钟信号；
用于将CK时钟信号输出为栅极信号的上拉模块，所述上拉模块连接第N级水平扫描线(G(N))和CK时钟信号；
与CK时钟信号连接的下传模块，用于输出下传信号ST(N)；
将第N级水平扫描线(G(N))拉低为低电位的下拉模块，连接第N级水平扫描线(G(N))，第N+a级水平扫描线(G(N+a))及VSS直流低压；
将第N级水平扫描线(G(N))信号维持在负电位的下拉维持模块，所述下拉维持模块连接Q(N)点，第N级水平扫描线(G(N))及VSS直流低压；
所述下拉维持模块包括交替作用、镜像连接的第一下拉维持电路及第二下拉维持电路；所述第一下拉维持模块连接第一低频时钟信号(LC1)，所述第二下拉维持模块连接第二低频时钟信号(LC2)；
以及用于抬升电位的自举电容(Cb),自举电容(Cb)所述连接所述下拉维持模块，Q(N)点及第N级水平扫描线(G(N)；
前a级GOA单元电路中第i级GOA单元还包括控制上拉模块开启时间的上拉驱动模块，所述上拉驱动模块连接STVi脉冲信号及Q(N)点；
其中i＝1,2,3，…a，a为小于N/2的自然数，N为自然数。
2.根据权利要求1所述的用于大尺寸面板的GOA级联电路，其特征在于：所述第i级GOA单元中，STVi脉冲信号由第七七晶体管(T77)漏极及第七八晶体管(T78)源极共同输出，所述第七七晶体管栅极(T77)连接cki时钟信号，源极连接VSS直流低压；与第七七晶体管(T77)连接的第七八晶体管(T78)，第七八晶体管(T78)栅极、漏极均连接STV脉冲信号。
3.根据权利要求1所述的用于大尺寸面板的GOA级联电路，其特征在于：所述第一低频时钟信号(LC1)与所述第二低频时钟信号(LC2)是相位相反的低频信号源。
4.根据权利要求1所述的用于大尺寸面板的GOA级联电路，其特征在于：所述第一下拉维持模块连接所述上拉驱动模块，包括：第五二晶体管(T52)；与第五二晶体管(T52)的栅极连接的第五四晶体管(T54)；与第五二晶体管(T52)漏极连接的第五一晶体管(T51)源极及第五三晶体管栅极(T53)，所述第五一晶体管(T51)栅极、漏极及第五三晶体管(T53)的漏极相连于第一低频时钟信号(LC1)；与第五二晶体管(T52)栅极连接的第五四晶体管(T54)的栅极；与第五三晶体管(T53)源极及第五四晶体管(T54)漏极同时连接的第三二晶体管(T32)栅极；与第三二晶体管(T32)栅极连接的第四二晶体管(T42)栅极；所述第四二晶体管(T42)漏极连接第N级栅极信号Q(N)点。
5.根据权利要求4所述的用于大尺寸面板的GOA级联电路，其特征在于：所述第五三晶体管(T53)的漏极改为连接CK始终信号。
6.根据权利要求1所述的用于大尺寸面板的GOA级联电路，其特征在于：所述第二下拉维持模块连接所述上拉驱动模块，包括：第六二晶体管(T62)；与第六二晶体管(T62)的栅极连接的第六四晶体管(T64)；与第六二晶体管(T62)漏极连接的第六一晶体管(T61)源极及第六三晶体管(T63)栅极，所述第六一晶体管栅极(T61)、漏极及第六三晶体管(T63)的漏极相连于第二低频时钟信号(LC2)；与第六二晶体管(T62)栅极连接的第六四晶体管(T64)的栅极；与第六三晶体管(T63)源极及第六四晶体管(T64)漏极同时连接的第三三晶体管(T33)栅极；与第三三晶体管(T33)栅极连接的第四三晶体管(T43)栅极；所述第四三晶体管(T43)漏极连接第N级栅极信号Q(N)点。
7.根据权利要求6所述的用于大尺寸面板的GOA级联电路，其特征在于：所述第六三晶体管(T63)的漏极改为连接XCK时钟信号。
8.根据权利要求1所述的用于大尺寸面板的GOA级联电路，其特征在于：所述下拉模块包括第四一晶体管(T41)及第三一晶体管(T31)，所述第四一晶体管(T41)及第三一晶体管(T31)的栅极共同连接第N+a级水平扫描线(G(N+a))，漏极共同连接VSS直流低压。
9.根据权利要求1所述的用于大尺寸面板的GOA级联电路，其特征在于：所述第四一晶体管(T41)及第三一晶体管(T31)的栅极共同连接第N+a+1级水平扫描线(G(N+a+1))。
10.根据权利要求1-9任一所述的用于大尺寸面板的GOA级联电路，其特征在于：所述a＝4。