GOA驱动电路的制作方法

本发明属于液晶显示技术领域，尤其涉及一种GOA驱动电路。

背景技术：

随着平板显示技术的发展，高分辨率、高对比度、高刷新速率、窄边框、薄型化已成为平板显示的发展趋势，目前，液晶显示仍为平板显示的主流产品。

为了实现液晶面板的窄边框、薄型化和低成本，GOA(Gate on Array)驱动电路被越来越多研究、开发和应用。如图1所示，为现有技术中设置有GOA驱动电路的显示面板的结构示意图，主要包括显示面板1、COF(Chip On Film)2和PCB板3，其中显示面板包括显示区域4、外围走线区(图1中未示出)以及GOA电路区5，GOA电路区包括双边GOA扫描电路。

现有GOA驱动电路存在的主要问题是，电路主要由非晶硅nmos构成，不但其电路结构复杂，且其电路功耗也比较高，不利于窄边框、薄型化等新型显示技术的发展。

技术实现要素：

本发明所要解决的技术问题之一是提供一种简易的，且低功耗的GOA驱动电路。

为了解决上述技术问题，本申请的实施例首先提供了一种GOA驱动电路，包括相互级联的多级GOA单元，每一级GOA单元用于驱动一行像素单元，所述GOA单元包括：上拉控制模块，用于根据接收到的时钟信号以及前一级GOA单元的行扫描信号输出第一控制信号；上拉模块，与所述上拉控制模块相连接，用于根据所述第一控制信号输出本级GOA单元的行扫描信号；下拉模块，与所述上拉控制模块及上拉模块相连接，用于根据所述第一控制信号将本级GOA单元的行扫描信号下拉至低电压；稳定模块，与所述上拉控制模块、上拉模块及下拉模块相连接，用于稳定第一控制信号；下拉维持模块，其输出端分别连接所述第 一控制信号与本级GOA单元的行扫描信号，用于将所述第一控制信号与本级GOA单元的行扫描信号下拉并维持在低电压。

优选地，所述上拉控制模块包括第一N型薄膜晶体管，其栅极与所述时钟信号相连接，其源极与前一级GOA单元的行扫描信号相连接，其漏极输出第一控制信号。

优选地，所述上拉模块包括第二N型薄膜晶体管，其栅极与所述第一控制信号相连接，其源极与第一高电压信号相连接，其漏极输出行扫描信号。

优选地，所述下拉模块包括第一P型薄膜晶体管，其栅极与所述第一控制信号相连接，其源极与第一低电压信号相连接，其漏极与所述第二N型薄膜晶体管的漏极耦接在一起。

优选地，所述稳定模块包括一电容，所述电容的一个极板与所述第一控制信号相连接，其另一个极板与所述第二N型薄膜晶体管的漏极耦接在一起。

优选地，所述下拉维持模块包括第二P型薄膜晶体管与第三P型薄膜晶体管：所述第二P型薄膜晶体管与第三P型薄膜晶体管的栅极与源极分别耦接在一起，且所述第二P型薄膜晶体管的栅极与第二控制信号相连接，所述第二P型薄膜晶体管的源极与第二低电压信号相连接；所述第二P型薄膜晶体管的漏极与所述第一控制信号相连接，所述第三P型薄膜晶体管的漏极与行扫描信号相连接。

优选地，所述第一低电压信号的值与所述第二低电压信号的值相等。

优选地，所述第二控制信号的周期为所述时钟信号的周期的二倍。

优选地，所述GOA单元所输出的行扫描信号的周期为所述时钟信号的周期的二倍。

与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：

通过采用LTPS技术形成的CMOS构成的GOA驱动电路，解决了现有技术中的GOA驱动电路电路结构复杂，电路功耗高的问题，有利于高分辨率、高对比度、高刷新速率、窄边框、薄型化等新型显示技术的发展。

本发明的其他优点、目标，和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书，权利要求书，以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本申请的技术方案或现有技术的进一步理解，并且构成说明书的一部分。其中，表达本申请实施例的附图与本申请的实施例一起用于解释本申请的技术方案，但并不构成对本申请技术方案的限制。

图1为现有技术中设置有GOA驱动电路的显示面板的结构示意图；

图2为根据本发明第一实施例的GOA驱动电路的结构示意图；

图3为根据本发明第二实施例的GOA驱动电路的结构示意图；

图4为根据本发明第二实施例的GOA驱动电路的时序图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成相应技术效果的实现过程能充分理解并据以实施。本申请实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本发明的保护范围之内。

第一实施例：

图2为根据本发明实施例的GOA驱动电路的结构示意图，如图所示，该驱动电路包括上拉控制模块21、上拉模块22、下拉模块23、稳定模块24以及下拉维持模块25。具体的，

上拉控制模块21，接收时钟信号，与前一级GOA单元输出的行扫描信号，上拉控制模块21根据接收到的时钟信号以及前一级GOA单元的行扫描信号输出第一控制信号。

上拉模块22，上拉模块22与上拉控制模块21相连接，接收上拉控制模块21输出的第一控制信号，上拉模块22根据接收到的第一控制信号输出本级GOA单元的行扫描信号。

下拉模块23，下拉模块23与上拉控制模块21及上拉模块22相连接，接收上拉控制模块21输出的第一控制信号，下拉模块23根据接收到的第一控制信号将本级GOA单元的行扫描信号下拉至低电压。

稳定模块24，稳定模块24与上拉控制模块21、上拉模块22及下拉模块23 相连接，稳定模块24用于第一控制信号。

下拉维持模块25，下拉维持模块25的一个输出端与第一控制信号相连接，用于将第一控制信号下拉并维持在低电压。下拉维持模块25的另一个输出端与本级GOA单元的行扫描信号相连接，用于将本级GOA单元的行扫描信号下拉并维持在低电压。

下面根据一具体的实施例详细说明各组成模块的结构。

第二实施例：

图3为根据本发明第二实施例的GOA驱动电路的结构示意图，如图所示，在本实施例中：

上拉控制模块21包括一个N型薄膜晶体管T1，T1的栅极与时钟信号相连接，T1的源极与前一级GOA单元的行扫描信号Gate(n-1)相连接，T1的漏极输出第一控制信号Q。

上拉模块22包括一个N型薄膜晶体管T2，T2的栅极与第一控制信号Q相连接，T2的源极与第一高电压信号Vgh相连接，T2的漏极输出本级GOA单元的行扫描信号Gate(n)。

下拉模块23包括一个P型薄膜晶体管T3，T3的栅极与第一控制信号Q相连接，T3的源极与第一低电压信号Vgl相连接，T3的漏极与N型薄膜晶体管T2的漏极耦接在一起，输出本级GOA单元的行扫描信号Gate(n)。

稳定模块24包括一个电容C，电容C的一个极板与第一控制信号Q相连接，电容C的另一个极板与N型薄膜晶体管T2的漏极耦接在一起，电容C可以稳定第一控制信号Q。

下拉维持模块25包括两个P型薄膜晶体管T4与T5，其中，

P型薄膜晶体管T4与T5的栅极耦接在一起，且P型薄膜晶体管T4与T5的栅极同时与第二控制信号K相连接。P型薄膜晶体管T4与T5的源极耦接在一起，且P型薄膜晶体管T4与T5的源极同时与第二低电压信号VSS相连接。

进一步地，P型薄膜晶体管T4的漏极与第一控制信号Q相连接，P型薄膜晶体管T5的漏极与本级GOA单元的行扫描信号Gate(n)相连接。

一般的，第一低电压信号Vgl与第二低电压信号VSS可以取相等的电压值。

本实施例的GOA驱动电路，采用五个薄膜晶体管与一个电容来实现驱动电 路的各项功能，结构简单，功耗低，有利于实现窄边框和低功耗设计。

需要说明的是，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明的权利要求的保护范围。

下面结合图4的时序图来详细说明上述GOA驱动电路的工作过程。如图4所示：

在t1时间内，前一级GOA单元输出的行扫描信号Gate(n-1)为高电位，第二控制信号K为低电位，时钟信号CLK为低电位，此时T1处于关闭状态，Q点为低电位，T2处于关闭关闭，T3、T4和T5被打开，GOA单元的行扫描信号输出端Gate(n)输出低电位。

在t2时间内，前一级GOA单元输出的行扫描信号Gate(n-1)为高电位，第二控制信号K为高电位，时钟信号CLK为高电位，此时T1被打开，Q点为高电位，T2被打开，T3、T4和T5处于关闭状态，GOA单元的行扫描信号输出端Gate(n)输出高电位。

在t3时间内，前一级GOA单元输出的行扫描信号Gate(n-1)为低电位，第二控制信号K为高电位，时钟信号CLK为低电位，此时T1处于关闭状态，由于电容C的作用，Q点仍保持为高电位，T2仍然处于开启状态，T3、T4和T5处于关闭状态，GOA单元的行扫描信号输出端Gate(n)继续输出高电位。

在t4时间内，前一级GOA单元输出的行扫描信号Gate(n-1)为低电位，第二控制信号K为低电位，时钟信号CLK为高电位，此时T1被打开，Q点为低电位，此时T2被关闭，T3、T4和T5处于打开状态，GOA单元的行扫描信号输出端Gate(n)输出低电位。

在t5时间内，前一级GOA单元输出的行扫描信号Gate(n-1)为低电位，第二控制信号K为低电位，时钟信号CLK为低电位，此时T1处于关闭状态，Q点为低电位，此时T2被关闭，T3、T4和T5处于打开状态，T4和T5仍然维持Q点在低电位，使GOA单元的行扫描信号输出端Gate(n)稳定输出低电位。

在t6时间内，前一级GOA单元输出的行扫描信号Gate(n-1)为低电位，第二控制信号K为高电位，时钟信号CLK为高电位，此时T1被打开，Q点为低电位，此时T3被打开，T2、T4和T5处于关闭状态，GOA单元的行扫描信号输出端Gate(n)输出低电位。

在t7时间内，前一级GOA单元输出的行扫描信号Gate(n-1)为低电位，第二控制信号K为高电位，时钟信号CLK为低电位，此时T1、T4、T5均处于关闭状态，由于电容C的作用，Q点仍保持为低电位，则T2处于关闭状态，T3被打开，GOA单元的行扫描信号输出端Gate(n)输出低电位。

在t8时间内，前一级GOA单元输出的行扫描信号Gate(n-1)为低电位，第二控制信号K为低电位，时钟信号CLK为高电位，同t4时序，不再赘述。

接下来，GOA单元将循环t5～t8时序时间内的动作，可以使得GOA单元的行扫描信号输出端Gate(n)始终维持在稳定的低电位。

需要说明的是，在前一级GOA单元输出的行扫描信号Gate(n-1)与本级GOA单元输出的行扫描信号Gate(n)同时为高电平的时序时间内(如t2所示)，本级GOA单元输出的行扫描信号Gate(n)对与其相连接的第n行像素单元进行预充电。

如图4所示，在本发明实施例中，第二控制信号的周期为时钟信号的周期的二倍，GOA单元所输出的行扫描信号的周期为时钟信号的周期的二倍。

可以看出，本发明实施例的GOA驱动电路结构简单，且可实现对像素单元行的预充电。

虽然本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。