专利名称：驱动电路的制作方法
技术领域：
本发明涉及一种驱动电路，尤其涉及一种用于在将阈值电压为负电压的常导通特性或者阈值电压低至2V左右的常截止特性的GaN、SiC等宽带隙半导体用作开关元件来构成半桥电路时，提供用于使该开关元件截止的负的栅极电压的电路。
背景技术：
由GaN、SiC等所代表的宽带隙半导体与硅半导体相比，具有高速开关、低导通电阻等优异的特性。另一方面，使用这些宽带隙半导体的元件表现出即使栅极电压为0V、也会有漏极电流流过的常导通(normally on)特性，或者阈值电压低至2V左右的常截止(normally off)特性，为了可靠地使该元件截止，需要将栅极电压驱动至负电压，因而需要一种提供负的栅极电压的驱动电路。
非专利文献I中记载了一种利用负栅极.偏置电压来进行驱动的缓冲电路。
此外，专利文献I中记载了一种半导体电路，该半导体电路用于具有常导通特性的开关元件或具有阈值电压较低的常截止特性的开关元件。
专利文献I中，设置了生成用于提供给高压(高电压)侧开关元件的负电压的电源电路、以及生成用于提供给低压(低电压)侧开关元件的负电压的电源电路，高压侧的电源电路的高电压侧与高压电源的+端子相连接。另外，设置了控制用电容器，该控制用电容器的一端与高压侧电源电路的低电压(负电压)侧相连接，从该控制用电容器向控制电路提供动作电源，其中，该控制电路对开关元件的导通和截止进行控制，该控制用电容器在该开关元件导通时被充电。此外，作为电源电路的例子，示出了经由其它开关元件使电流流入电容器并将稳压二极管与该电容器并联连接来构成负电压电源的例子。
此外，专利文献2中揭示了一种使用恒压二极管(稳压二极管)来向高压侧的常导通型开关元件提供负电压的功率转换器。
现有技术文献
非专利文献
非专利文献1:4 > 夕一于 '> 3 于；.V >7 r i 7 r -11.y' ^ V T 7° 'J ^一-> 3 > 7 —卜AN-1120 (国际整流器公司日本分公司应用注解AN-1120)
专利文献
专利文献1:日本专利特开2007-288992号公报
专利文献2:日本专利特开2006-314154号公报发明内容
发明所要解决的技术问题
在向高压侧电路提供负电压时，由于二极管极性的问题，无法使用逆变器用栅极驱动电路中所使用的由二极管和电容器构成的自举电路，因此，在非专利文献I中记载了需要在高压侧设置绝缘的电源。
此外，专利文献I中，如上所述，高压侧的内部电源电路是通过将高电压侧与高压电源的+端子相连接而构成的，因此，存在着电流从高压电源流出从而发生短路的危险性，为了防止该短路，需要设置绝缘的电源。此外，需要在高压侧和低压侧分别设置电源。
另外，专利文献I中，使用开关元件、电容器、及稳压二极管来实现高压侧的电源，但反峰电压较高的稳压二极管是很难制造的，因而限制了电源电压范围。
同样，专利文献2中所用的恒压二极管(稳压二极管)也因为反峰电压的限制，导致其可利用的电源电压范围受到了限制。
此外，为了抑制通常逆变器用半导体中的反向功率损耗、噪声，需要使开关元件与反方向恢复电流较少的FWD(free wheel diode:续流二极管)并联连接。对于常导通型FET (Field Effect Transistor:场效应晶体管)，虽然进行单极性动作的横向型器件本身具有反向导通功能，但其截止时的低栅极电压(通常为-1OV以下)会导致反向导通上升电压的绝对值变大，因此，同样需要并联连接FWD。
这些问题会导致驱动电路的大型化、复杂化从而导致成本上升，会阻碍使用宽带隙半导体的驱动电路的普及。
有鉴于上述状况，本发明的目的在于实现一种能向开关元件的驱动提供需要的负的栅极电压且不会引起电路的大型化、复杂化的驱动电路。
为解决问题所采用的技术方案
对于用于实现上述目的的本发明所涉及的驱动电路，
在该驱动电路中，输入输出端子对的一端与第一电源电压相连接的第一晶体管、与输入输出端子对的一端与比所述第一电源电压更低的第二电源电压相连接的第二晶体管进行串联连接，并输出所述第一晶体管与第二晶体管之间的中间节点的电压，其特征在于，包括:
第一控制电路，该第一控制电路具有高压侧电源端子及低压侧电源端子，并基于输入信号向所述第一晶体管的控制端子输出用于对所述第一晶体管的导通和截止进行控制的第一控制信号；第二控制电路，该第二控制电路具有高压侧电源端子及低压侧电源端子，并基于输入信号向所述第二晶体管的控制端子输出用于对所述第二晶体管的导通和截止进行控制的第二控制信号；开关元件；以及电容器，该电容器生成向所述第一控制电路提供的电源电压，
所述电容器的一端经由所述开关元件与比所述第二电源电压更低的第三电源电压相连接，另一端与所述第一晶体管的所述输入输出端子的另一端相连接，
所述电容器的一端的电压提供给所述第一控制电路的所述低压侧电源端子，所述第三电源电压提供给所述第二控制电路的所述低压侧电源端子，
所述第一控制电路在使所述第一晶体管截止的情况下，将提供给所述第一控制电路的所述低压侧电源端子的电压作为所述第一控制信号进行输出；所述第二控制电路在使所述第二晶体管截止的情况下，将提供给所述第二控制电路的所述低压侧电源端子的电压作为所述第二控制信号进行输出，
当所述第二晶体管处于导通状态时，进行控制使所述开关元件成为导通状态。
对于上述特征的本发明所涉及的驱动电路，进一步优选为，所述第一晶体管是由宽带隙半导体所构成的常导通型的η沟道FET，所述第一控制电路的所述高压侧电源端子与所述第一晶体管的所述输入输出端子的另一端相连接。
对于上述特征的本发明所涉及的驱动电路，进一步优选为，所述第二晶体管是由宽带隙半导体所构成的常导通型的η沟道FET，所述第二控制电路的所述高压侧电源端子与所述第二电源电压相连接。
另外，这里，宽带隙半导体是指带隙比硅大的半导体材料，特别是例如，以SiC、GaN、或者金刚石等为代表的相比于硅的1.12eV的带隙具有其两倍左右即2.2eV以上带隙的材料。
对于上述特征的本发明所涉及的驱动电路，进一步优选为，所述开关元件由MOSFET 构成。
对于上述特征的本发明所涉及的驱动电路，进一步优选为，基于所述第二控制信号来控制所述开关元件的导通和截止。
对于上述特征的本发明所涉及的驱动电路，进一步优选为，基于输入到所述第二控制电路的所述输入信号与该输入信号的延迟信号的逻辑积信号来控制所述开关元件的导通和截止。
对于上述特征的本发明所涉及的驱动电路，进一步优选为，基于输入到所述第二控制电路的所述输入信号与所述第二控制信号的逻辑积信号来控制所述开关元件的导通和截止。
对于上述特征的本发明所涉及的驱动电路，进一步优选为，在所述第一晶体管为常导通型的η沟道FET的情况下，所述第三电源电压设定为当由于所述第一控制信号的输入导致所述第一晶体管处于截止状态时，所述第一晶体管能够进行反向导通动作的电压。
对于上述特征的本发明所涉及的驱动电路，进一步优选为，在所述第二晶体管为常导通型的η沟道FET的情况下，所述第三电源电压设定为当由于所述第二控制信号的输入导致所述第二晶体管处于截止状态时，所述第二晶体管能够进行反向导通动作的电压。
对于上述特征的本发明所涉及的驱动电路，进一步优选为，对所述第三电源电压进行设定，使得所述第一晶体管或所述第二晶体管中的至少某一个的反向导通上升电压在-1.5V -3.0V的范围内。
发明效果
根据上述特征的驱动电路，经由第三电源电压来向低压侧控制电路(第二控制电路)、及第二晶体管的控制端子提供负栅极电压，并在第二晶体管处于导通状态时，经由成为导通状态的开关元件对提供第三电源电压的电容器进行充电，从而能够向高压侧控制电路(第一控制电路)及第一晶体管提供负的栅极电压。
由此，能在不另外设置绝缘电源的情况下向高压侧的电路提供负电压，因此，能容易地构成用于对使用宽带隙半导体的开关元件进行驱动控制的驱动电路。另外，还能享受到使用该宽带隙半导体的开关元件的低导通电阻、高速开关的特性，从而实现驱动电路的高速化、低功耗化。
此外，如图7的常导通型FET的反向导通特性(向漏极侧施加相对于源极为负电压Vds时的在漏极-源极之间流过的电流Id的变化)对栅极电压Vgs的依赖性所示，在将FET的阈值电压Vgs设为-2.5V左右的情况下,通过将截止状态下施加的栅极电压Vgs设定在-4V -5.5V的范围内，来使反向导通上升电压处于-1.5V -3V的范围内。因此，在第一晶体管、或者第二晶体管为常导通型的FET的情况下，能够对第三电源电压、及经由该第三电源电压提供的负栅极电压进行设定，使得该晶体管能针对预想的噪音等引起的电压变动进行反向导通动作。具体而言，能够对第三电源电压、及经由该第三电源电压提供的负的栅极电压进行设定，使得能在-1.5V -3.0V范围内的绝对值较低的反向导通上升电压下进行反向导通动作。
由此，能够降低常导通型FET导通时的反向导通上升电压的绝对值，因此，能够在不具备通常需要与逆变器用开关元件进行并联连接的FWD的情况下，利用本发明的驱动电路来可靠地进行反向导通动作。
图1是表示本发明所涉及的驱动电路的结构例的电路图。
图2是表示在本发明所涉及的驱动电路中使用MOSFET来作为开关元件时的结构例的电路图。
图3是表不本发明所涉及的驱动电路的其它结构例的电路图。
图4是表示本发明所涉及的驱动电路的其它结构例的电路图。
图5是表示低压侧输入控制信号和其延迟信号、以及该低压侧输入控制信号与该延迟信号的逻辑积的信号随时间变化的波形图。
图6是表示本发明所涉及的驱动电路的其它结构例的电路图。
图7是表示常导通型FET的反向导通特性的图。
具体实施方式
[实施方式I]
本发明的实施方式I所涉及的驱动电路I的结构例如图1所示。另外，在下面的实施方式的说明所使用的附图中，对同一构成要素赋予相同的标号，此外，由于名称及功能均相同，因此不再重复同样的说明。
如图1的电路框图所示，驱动电路I包括:高压侧的第一控制电路11、低压侧的第二控制电路12、电容器13、控制电路电源14、开关元件30、漏极(输入输出端子对的一端)与由高压电源5提供的正电压VDD (第一电源电压)相连接的第一晶体管21、以及源极(输入输出端子对的一端)与接地电位VSS (第二电源电压)相连接的第二晶体管22，第一晶体管21的源极(输入输出端子对的另一端)与第二晶体管22的漏极(输入输出端子对的另一端)相连接，由此构成第一晶体管21与第二晶体管22进行串联连接的半桥电路。第一晶体管21及第二晶体管22分别是由阈值电压Vth为-3V左右的宽带隙半导体所构成的常导通型η沟道FET。正电压VDD例如为400V左右。
对于控制电路电源14，控制电路电源14的+端子与接地电位VSS相连接，由此，控制电路电源14的-端子侧的电位相对于VSS成为负电压VEE (第三电源电压)。该负电压VEE被提供给第二控制电路12的低压侧电源端子12b，并被用于第二晶体管22的截止控制。该负电压VEE低于第一晶体管21及第二晶体管22的负阈值电压Vth，例如为-1OV左右。
高压侧的第一控制电路11具有高压侧电源端子11a、及低压侧电源端子11b，基于高压侧输入控制信号2来生成用于控制第一晶体管21的导通和截止的第一控制信号6，并将其输出到第一晶体管21的栅极。具体而言，例如，在对第一晶体管21进行导通控制时，将高压侧电源端子Ila的电压作为用于使第一晶体管21导通的控制信号6，从而输出到第一晶体管21的栅极，在对第一晶体管21进行截止控制时，将低压侧电源端子Ilb的电压作为用于使第一晶体管21截止的控制信号6，从而输出到第一晶体管21的栅极。
低压侧的第二控制电路12具有高压侧电源端子12a、及低压侧电源端子12b，基于低压侧输入控制信号3来生成用于控制第二晶体管22的导通和截止的第二控制信号7，并将其输出到第二晶体管22的栅极。具体而言，例如，在对第二晶体管22进行导通控制时，将高压侧电源端子12a的电压作为用于使第二晶体管22导通的控制信号7，从而输出到第二晶体管22的栅极，在对第二晶体管22进行截止控制时，将低压侧电源端子12b的电压作为用于使第二晶体管22截止的控制信号7，从而输出到第二晶体管22的栅极。
电容器13的一端经由开关元件30与负电压VEE相连接，且其另一端与第一晶体管21的源极即第一晶体管21与第二晶体管22的连接节点相连接。此外，电容器13的一端也与第一控制电路11的低压侧电源端子Ilb相连接。
开关元件30在基于低压侧输入控制信号3进行控制使得第二晶体管22导通、即驱动电路I的输出端子4的电位最接近VSS的时刻下导通。并且，在第二晶体管22截止的时刻下截止。
开关元件30导通时，第一晶体管21截止，且第二晶体管22导通，因此，来自控制电路电源14并经由开关元件30及第二晶体管22的电流流入电容器13，从而以与高压侧电源端子Ila相连接的一侧为+侧，与低压侧电源端子Ilb相连接的一侧为-侧的方式对电容器13进行充电。此时，控制电路电源14的负电压VEE作为用于将第一晶体管21维持在截止状态的负栅极电压，经由开关元件30、低压侧电源端子Ilb输入至第一晶体管21的控制端子。
之后，基于高压侧输入控制信号2、及低压侧输入控制信号3来控制第一晶体管21、第二晶体管22、及开关元件30的导通和截止，使得第一晶体管21变为导通，第二晶体管22及开关元件30变为截止。由于第一晶体管21及第二晶体管22分别为常导通型的η沟道FET，因此，通过将源极端子的电压作为高压侧电源端子的电压施加到栅极，使得各晶体管成为导通状态。此时，第一晶体管21导通，使得输出端子4的电位上升到正电压VDD附近。
另一方面，此时，第二晶体管22及开关30截止，因此，电容器13与控制电路电源14断开，起到第一控制电路11的电源的作用。电容器13的+侧的电位为第一晶体管21与第二晶体管22之间的连接节点的电位(即，输出端子4的电位)，_侧的电位变得低于该连接节点的电位，因此，能向第一晶体管21的栅极提供比该连接节点的电位更低的电压，其结果，能够在此后的开关中可靠地使第一晶体管21截止。
图2是表示在本发明所涉及的驱动电路I中、利用η沟道MOSFET (金属-氧化层-半导体-场效晶体管)31来实现开关元件30时的结构例的电路图。对于图2所示的驱动电路la，通过将开关元件30置换成M0SFET31，能够应对更高速下的开关，因而能实现驱动电路的高速化。另外，图2中，M0SFET31的一端与低于接地点呀VSS的负电压VEE相连接，因此，作为高压侧输入控制信号3，若以VEE为基准向M0SFET31的栅极输入的电压高于M0SFET31的阈值电压，则M0SFET31导通，若以VEE为基准向M0SFET31的栅极输入的电压低于该阈值电压，则M0SFET31截止。另外，开关元件30并不限于MOSFET，当然也可以使用双极晶体管，或使用由宽带隙半导体所构成的元件。
图3是在利用M0SFET31来实现开关元件30的图2的驱动电路Ia中，采用由第二控制电路12的输出端子来提供用于使M0SFET31导通和截止的控制信号的图。即，图3所示的驱动电路Ib考虑了高压侧输入控制信号3在第二控制电路12内产生的信号延迟，使得M0SFET31在第二晶体管22变为导通(截止)的时刻下变为导通(截止)。
由此，能防止M0SFET31在第二晶体管从第一晶体管21导通且第二晶体管22截止的状态切换为导通之前变为导通状态，因而能防止M0SFET31在输出端子4处于高电位的状态下变为导通。
M0SFET31变为导通后，电容器13的一端及第一控制电路11的低压侧电源端子Ilb被施加负电压VEE，电容器13的另一端及第一控制电路11的高压侧电源端子Ila被施加输出端子4的电压。这里，假设在第一晶体管处于导通状态时M0SFET31仍为导通状态，则输出端子4的电压在最坏的情况下可能会上升到VDD，从而向电容器13的两端及第一控制电路11施加预想外的高电压。
然而，在图3所示的驱动电路Ib中，能够可靠地防止M0SFET31在第一晶体管21导通即输出端子4处于高电压的状态下变为导通，因此，可以使用反峰电压较低的电容器13，并能防止第一控制电路11不进行动作。
图4是表示实现本发明所涉及的驱动电路的其它实施方式的电路图，图5是其动作的信号波形图。在图4所示的驱动电路Ic中，由AND(与门)电路9对高压侧输入控制信号3(图5(a))、和经由延迟电路8的该低压侧输入控制信号3的延迟信号(图5(b))获取逻辑积，并将该逻辑积信号(图5(c))作为用于使M0SFET31导通和截止的控制信号，输入到M0SFET31的栅极。延迟电路8的延迟时间设定为与低压侧输入控制信号3在第二控制电路12中所产生的信号延迟时间相等，或者比该信号延迟时间更长。
由此，能可靠地使M0SFET31在输出端子4处于低电压的状态下导通，并且，在向低压侧输入控制信号3输入使第二晶体管22截止的控制信号时，M0SFET31立刻截止。因此，能可靠地防止M0SFET31在输出端子4处于高电压的状态下导通。
图6是表示实现本发明所涉及的驱动电路的另一个实施方式的电路图，在图6所示的驱动电路Id中，对低压侧输入控制信号3、和第二控制电路12的输出信号(第二控制信号7)获取逻辑积，并将该逻辑积信号作为用于使M0SFET31导通和截止的控制信号，输入到M0SFET31的栅极端子。
上述驱动电路Id与上述驱动电路Ic同样，能可靠地防止M0SFET31在输出端子4处于高电压的状态下导通。
在上述驱动电路1、以及驱动电路Ia Id中，向第二控制电路12、及第二晶体管22的栅极提供负电压VEE，并且在第二晶体管处于导通状态时、经由变为导通状态的开关元件30(M0SFET31)来对电容器13进行充电，从而能向第一控制电路11、及第一晶体管21提供负电压，因而能在不另外设置控制电路电源14以外的绝缘电源的情况下，提供用于使第一晶体管21截止的负电压。
另外，在上述实施方式中，对第一晶体管21及第二晶体管22是由宽带隙半导体所构成的常导通型FET的情况进行了详细说明。在第一晶体管21及第二晶体管22是阈值电压为2V左右的常导通型FET的情况下，为了使第一晶体管21及第二晶体管22导通，另外设置用于使与晶体管的源极相连接的高压侧电源端子lla(12a)的电压至少上升到晶体管的阈值电压以上的电源电路，并将该上升后得到的电压输入到栅极端子。
[实施方式2]
此外，图7是表示将常导通型FET的阈值电压Vth设为-2.5时的该FET的反向导通特性(向漏极侧施加相对于源极为负电压Vds时的在漏极-源极之间流过的电流Id的变化)对栅极电压Vgs的依赖性的曲线图，表示了从左起使Vgs从-5V逐步增加到+0.5V时的特性变化。
根据图7，在阈值电压Vth为-2.5V左右的情况下，当在截止状态下施加的栅极电压Vgs为-5.0V、-4.5V、-4.0V时，进入反向导通状态的反向导通上升电压分别为-2.5V、-2.0V、-1.5V。本实施方式中，在第一晶体管21或者第二晶体管22为常导通型FET的情况下，对第三电源电压的值进行调整，使得该反向导通上升电压在-1.5V -3.0V的范围内。即，将第三电源电压VEE设定在-5.0V -4.0V的范围内，使得经由第三电源电压VEE提供的栅极电压Vgs在-5.0V -4.0V的范围内。
由此，对于第一晶体管21、或者第二晶体管22，即使在使用常导通型FET的情况下，也能在-1.5V -3.0V范围内的绝对值被降低的反向导通上升电压下进行反向导通动作。
由于逆变器用中通常所使用的FWD的正方向电压在1.5V 3.0V左右，因此，通过采用这种结构，并使用本发明的驱动电路I (Ia Id)，能够在不具备通常需要与逆变器用开关元件进行并联连接的FWD的情况下，可靠地进行反向导通动作。
工业上的实用性
本发明可用于向开关元件的控制端子提供用于控制的电压的驱动电路，特别是通过将本发明的驱动电路用于使用了 GaN、SiC等的宽带隙半导体的开关元件的控制，能够利用简单的电路结构来向具有常导通特性的开关元件、或者具有阈值电压低至2V左右的常截止特性的开关元件提供用于使该开关元件截止的负电压。
标号说明
Ula Id:本发明所涉及的驱动电路
2:高压侧输入控制信号
3:低压侧输入控制信号
4:输出端子
5:高压电源
6:第一控制信号
7:第二控制信号
8:延迟电路
9:AND 电路
11:第一控制电路(高压侧)
Ila:高压侧电源端子
Ilb:低压侧电源端子
12:第二控制电路(低压侧)
12a:高压侧电源端子
12b:低压侧电源端子
13:电容器
14:控制电路电源
21:第一晶体管
22:第二晶体管
30:开关元件
31 =MOSFET
VDD:正电压(第一电源电压)
VSS:接地电位(第二电源电压)
VEE:负电压(第三电源电压)
权利要求
1.一种驱动电路， 在该驱动电路中，输入输出端子对的一端与第一电源电压相连接的第一晶体管、与输入输出端子对的一端与比所述第一电源电压更低的第二电源电压相连接的第二晶体管进行串联连接，并输出所述第一晶体管与第二晶体管之间的中间节点的电压， 该驱动电路的特征在于，包括: 第一控制电路，该第一控制电路具有高压侧电源端子及低压侧电源端子，并基于输入信号向所述第一晶体管的控制端子输出用于对所述第一晶体管的导通和截止进行控制的第一控制信号； 第二控制电路，该第二控制电路具有高压侧电源端子及低压侧电源端子，并基于输入信号向所述第二晶体管的控制端子输出用于对所述第二晶体管的导通和截止进行控制的第二控制信号； 开关元件；以及 电容器，该电容器生成向所述第一控制电路提供的电源电压， 所述电容器的一端经由所述开关元件与比所述第二电源电压更低的第三电源电压相连接，另一端与所述第一晶体管的所述输入输出端子的另一端相连接， 所述电容器 的一端的电压提供给所述第一控制电路的所述低压侧电源端子， 所述第三电源电压提供给所述第二控制电路的所述低压侧电源端子， 所述第一控制电路在使所述第一晶体管截止的情况下，将提供给所述第一控制电路的所述低压侧电源端子的电压作为所述第一控制信号进行输出， 所述第二控制电路在使所述第二晶体管截止的情况下，将提供给所述第二控制电路的所述低压侧电源端子的电压作为所述第二控制信号进行输出， 当所述第二晶体管处于导通状态时，进行控制使所述开关元件成为导通状态。
2.如权利要求1所述的驱动电路，其特征在于， 所述第一晶体管是由宽带隙半导体所构成的常导通型的η沟道FET， 所述第一控制电路的所述高压侧电源端子与所述第一晶体管的所述输入输出端子的另一端相连接。
3.如权利要求1或2所述的驱动电路，其特征在于， 所述第二晶体管是由宽带隙半导体所构成的常导通型的η沟道FET， 所述第二控制电路的所述高压侧电源端子与所述第二电源电压相连接。
4.如权利要求1至3中任一项所述的驱动电路，其特征在于， 所述开关元件由MOSFET构成。
5.如权利要求4所述的驱动电路，其特征在于， 基于所述第二控制信号来控制所述开关元件的导通和截止。
6.如权利要求4所述的驱动电路，其特征在于， 基于输入到所述第二控制电路的所述输入信号与该输入信号的延迟信号的逻辑积信号来控制所述开关元件的导通和截止。
7.如权利要求4所述的驱动电路，其特征在于， 基于输入到所述第二控制电路的所述输入信号与所述第二控制信号的逻辑积信号来控制所述开关元件的导通和截止。
8.如权利要求1至7中任一项所述的驱动电路，其特征在于， 所述第一晶体管为常导通型的η沟道FET， 所述第三电源电压设定为当由于所述第一控制信号的输入导致所述第一晶体管处于截止状态时，所述第一晶体管能够进行反向导通动作的电压。
9.如权利要求1至8中任一项所述的驱动电路，其特征在于， 所述第二晶体管为常导通型的η沟道FET， 所述第三电源电压设定为当由于所述第二控制信号的输入导致所述第二晶体管处于截止状态时，所述第二晶体管能够进行反向导通动作的电压。
10.如权利要求8或9所述的驱动电路，其特征在于， 对所述第三电源电压进行设定，使得所述第一晶体管或所述第二晶体管中的至少某一个的反向导通上 升电压在-1.5V -3.0V的范围内。
全文摘要
本发明实现一种能在不另外设置绝缘电源的情况下向高压侧电路提供负栅极电压的栅极驱动电路。在第一晶体管(21)与第二晶体管进行串联连接的半桥电路中，驱动电路(1)包括电容器(13)，该电容器(13)用于经由第一控制电路(11)将负栅极电压提供给高压侧的第一晶体管(21)；以及控制电路电源(14)，该控制电路电源(14)用于经由第二控制电路(12)将负栅极电压提供给低压侧的第二晶体管(22)，电容器(13)的一端经由开关元件(30)与控制电路电源(14)的-端子侧的负电压VEE相连接，另一端与输出端子(4)的电压相连接；对开关元件(30)进行控制，使其在第二晶体管(22)变为导通状态的时刻下导通。
文档编号H03K17/06GK103168421SQ201180050148
公开日2013年6月19日 申请日期2011年7月25日 优先权日2010年10月18日
发明者木原诚一郎, 仲嶋明生 申请人:夏普株式会社