像素电路以及显示装置及其驱动方法与流程

本发明涉及显示装置，更详细而言，涉及有机el显示装置等具有由电流驱动的显示元件的显示装置及其驱动方法以及这样的显示装置中的像素电路。

背景技术：

历来，作为显示装置所具有的显示元件，具有由施加的电压来控制亮度的电光学元件和由流过的电流来控制亮度的电光学元件。作为由施加的电压来控制亮度的电光学元件的代表例，可以举出液晶显示元件。而作为由流动的电流来控制亮度的电光学元件的代表例，可以举出有机el(electroluminescence：电致发光)元件。有机el元件也被称为oled(organiclight-emittingdiode：有机发光二极管)。使用了作为自发光型的电光学元件的有机el元件的有机el显示装置，与需要背光源和滤色片等的液晶显示装置相比，能够容易地实现薄型化、低耗电化、高亮度化等。因此，近年来，积极地推进有机el显示装置的开发。

作为有机el显示装置的驱动方式，已知无源矩阵方式(也被称为“简单矩阵方式”)和有源矩阵方式。采用无源矩阵方式的有机el显示装置，虽然结构简单，但是难以大型化和高清化。而采用有源矩阵方式的有机el显示装置(以下称为“有源矩阵型的有机el显示装置”)与采用无源矩阵方式的有机el显示装置相比，能够容易地实现大型化和高清化。

在有源矩阵型的有机el显示装置中，呈矩阵状形成有多个像素电路。有源矩阵型的有机el显示装置的像素电路，典型地包含选择像素的输入晶体管和控制电流向有机el元件的供给的驱动晶体管。另外，以下有时将从驱动晶体管流向有机el元件的电流称为“驱动电流”。

在有源矩阵型的显示装置中，在显示部形成有多个数据线(也称为“源极线”)、与该多个数据线交叉的多个扫描信号线(也称为“栅极线”)以及沿着该多个数据线和该多个扫描信号线配置成矩阵状的多个像素电路。在这样的有源矩阵型显示装置中，为了应对显示图像的高清化，而要在抑制驱动电路的增大的同时驱动更多的数据线，为此存在采用ssd(sourceshareddriving：源极共享驱动)方式的有源矩阵型显示装置。这里，ssd方式是指，将显示部中的多个数据线以2个以上的规定数量的数据线为一组，分成多组的数据线群，分时地向各组的该规定数量的数据线供给模拟视频信号的方式。

在有源矩阵型显示装置采用ssd方式的情况下，经导通状态的模拟开关对各数据线供给模拟视频信号，然后，使模拟开关的控制信号的电平变化而使该模拟开关为断开状态，由此将模拟视频信号的电压保持于该数据线。在像这样模拟视频信号的电压被保持于各数据线的状态下，通过使上述多个扫描信号线中的任一个扫描信号线被激活(被选择)，与该被激活的扫描信号线连接的像素电路被写入该数据线的电压作为像素数据。

另外，采用ssd方式的有源矩阵型的有机el显示装置例如公开于专利文献1中。在该有机el显示装置中，进行基于rgb3原色的彩色显示，以由r数据线、g数据线和b数据线构成的3条数据线为一组，将显示面板中的数据线分为多组，每组设置有1个信号分离器，其中，r数据线是与红像素对应的像素电路所连接的数据线，g数据线是与绿像素对应的像素电路所连接的数据线，b数据线是与蓝像素对应的像素电路所连接的数据线。各信号分离器构成为，接收从数据驱动器(数据线驱动电路)输出的数据信号，将该数据信号分时地供给至与该信号分离器连接的r数据线、g数据线和b数据线。

现有技术文献

专利文献

专利文献1：日本特许第4637070号公报

专利文献2：国际公开第2014/021201号公报

技术实现要素：

发明要解决的技术问题

如上所述，在采用ssd方式的有源矩阵型的有机el显示装置中，各数据线经导通状态的模拟开关被供给模拟视频信号后，使模拟开关的控制信号的电平变化而使该模拟开关为断开状态，由此将模拟视频信号的电压保持于该数据线。在像这样通过模拟开关进行模拟电压信号的采样和保持的显示装置中，由于寄生电容，产生保持于数据线的电压与模拟视频信号的本来的电压相比降低或上升的现象(该现象被称为“馈通现象”)。以下，参照图41和图42对这一点进行说明。

图41是表示在这样的显示装置中用于对模拟视频信号的电压进行采样并使其保持于各数据线sli(i＝1～n)的采样保持电路中的与1个数据线slk对应的部分(以下称为“单元采样保持电路”)的结构的电路图。该单元采样保持电路包括：作为模拟开关的n沟道型的场效应晶体管(以下略记为“nch晶体管”)swk；和形成于该nch晶体管swk的栅极端子与连接于数据线slk的一个导通端子之间的寄生电容cgd。nch晶体管swk的另一个导通端子被供给模拟视频信号sv1，nch晶体管swk的栅极端子被供给对该nch晶体管swk的导通/断开进行控制的控制信号sck。由这样的nch晶体管swk(包含寄生电容cgd)构成模拟视频信号sv1的采样电路，由该采样电路和数据线slk的电容(由数据线slk和其他电极形成的总电容)csl构成上述单元采样保持电路。

在上述采样电路中，当使模拟开关导通时，作为控制信号sck，导通电压(在模拟开关由nch晶体管构成的情况下，为高电平的电压(以下称为“h电平电压”))被供给至nch晶体管swk的栅极端子，当使该模拟开关断开时，作为控制信号sck，断开电压(在模拟开关由nch晶体管构成的情况下，为低电平的电压(以下称为“l电平电压”))被供给至nch晶体管swk的栅极端子。

如图42所示，当h电平电压vch作为控制信号sck被供给至nch晶体管swk的栅极端子时，该nch晶体管swk成为导通状态，经nch晶体管swk，模拟视频信号sv1被供给至数据线slk。其结果是，数据线slk的电压(以下称为“数据线电压”)vsl与模拟视频信号sv1的电压vv1相等。然后，当作为控制信号sck被供给至nch晶体管swk的栅极端子的电压从h电平电压vch变化至l电平电压vcl时，nch晶体管swk成为断开状态。此时，nch晶体管swk的栅极端子的电压变化(vch→vcl)通过寄生电容cgd对数据线电压vsl产生影响，产生数据线电压vsl与该电压变化相应地从上述模拟视频信号sv1的电压vv1下降这样的现象，即馈通现象。该馈通现象所带来的上述模拟视频信号sv1的电压vv1的下降量，即馈通电压δvsl，在假设上述栅极端子的电压变化瞬时产生时(假设nch晶体管swk是瞬时变为断开状态的晶体管时)，由下式表示。

δvsl＝{cgd/(csl+cgd)}(vch-vcl)

另外，在上述的例子中，作为模拟开关使用nch晶体管，因此通过馈通现象，数据线电压vsl从本来的电压vv1下降，在作为模拟开关使用p沟道型的场效应晶体管(以下称为“pch晶体管”)的情况下，由于馈通现象，数据线电压vsl从本来的电压vv1上升。

像上述那样，在由模拟开关进行模拟电压信号的采样和保持的显示装置(例如ssd方式的有源矩阵型有机el显示装置)中，由于馈通现象，数据线电压vsl变动(降低或上升)，因此无法充分良好地显示从外部供给的输入信号所表示的图像。另一方面，可以考虑在这样的数据线电压vsl由于馈通现象降低的情况下，预先将数据信号的电压调高以补偿该电压降低的方案。但是，该方案会导致耗电的增大。

于是，本发明的目的在于，提供一种具有由电流驱动的显示元件的有源矩阵型的显示装置，该显示装置能够抑制在对模拟电压信号进行采样而将其保持于数据线时产生的馈通现象所导致的数据线电压的变动。

解决技术问题的技术方案

本发明的第一方面是一种像素电路，其在包括用于传递表示要显示的图像的多个模拟电压信号的多个数据线、与上述多个数据线交叉的多个写入控制线以及沿着上述多个数据线和上述多个写入控制线配置成矩阵状的由电流驱动的多个显示元件，并且具有对要供给至各显示元件的驱动电流进行测定的功能的显示装置中，设置成与上述多个数据线中的任一个数据线对应且与上述多个写入控制线中的任一个写入控制线对应，该像素电路的特征在于，包括：

电光学元件，其是上述多个显示元件中的一个显示元件，由电流控制亮度；

电压保持电容，其用于保持对上述电光学元件的驱动电流进行控制的数据电压；

作为开关元件的输入晶体管，其具有与对应的写入控制线连接的控制端子，控制从对应的数据线向上述电压保持电容的电压供给；

驱动晶体管，其用于向上述电光学元件供给与上述数据电压相应的驱动电流；

监测控制晶体管，其具有与沿着上述对应的写入控制线配置的规定的监测控制线连接的控制端子，以向上述驱动晶体管流动的电流能够通过的方式配置在上述驱动晶体管与上述对应的数据线之间；

电压变动补偿晶体管，其具有与沿着上述对应的写入控制线配置的规定的电压变动补偿线连接的控制端子和与上述对应的数据线连接的第一导通端子，与上述监测控制晶体管串联连接；和

电压变动补偿电容，其形成于上述电压变动补偿晶体管的上述第一导通端子与上述电压变动补偿晶体管的上述控制端子之间。

本发明的第二方面是一种显示装置，其包括：用于传递表示要显示的图像的多个模拟电压信号的多个数据线；与上述多个数据线交叉的多个写入控制线；以及沿着上述多个数据线和上述多个写入控制线配置成矩阵状的由电流驱动的多个显示元件，并且具有对要供给至各显示元件的驱动电流进行测定的功能，该显示装置的特征在于，包括：

多个权利要求1上述的像素电路，以分别与上述多个数据线中的任一个数据线对应且与上述多个写入控制线中的任一个写入控制线对应的方式，沿着上述多个数据线和上述多个写入控制线配置成矩阵状；

以与上述多个写入控制线分别对应的方式沿着上述多个写入控制线配置的多个监测控制线；

以与上述多个写入控制线分别对应的方式沿着上述多个写入控制线配置的多个电压变动补偿线；

与上述多个数据线分别对应的多个连接控制晶体管，该多个连接控制晶体管分别具有与对应的数据线连接的第一导通端子、用于接收要供给至上述对应的数据线的模拟电压信号的第二导通端子和用于接收对导通/断开进行控制的连接控制信号的控制端子；

向上述多个连接控制晶体管各自的上述第二导通端子供给上述模拟电压信号的数据线驱动电路；

有选择地驱动上述多个写入控制线的写入控制线驱动电路；

有选择地驱动上述多个监测控制线的监测控制线驱动电路；

有选择地驱动上述多个电压变动补偿线的电压变动补偿线驱动电路；

用于通过上述多个数据线和上述多个连接控制晶体管来测定各像素电路中的要供给至显示元件的驱动电流的电流测定电路；和

对上述多个连接控制晶体管、上述写入控制线驱动电路、上述监测控制线驱动电路和上述电压变动补偿线驱动电路进行控制的驱动控制部，

上述数据线驱动电路具有与以2个以上的规定数量的数据线为一组将上述多个数据线分组而得到的多组的数据线群分别对应的规定数量的输出端子，各输出端子连接于与对应的组的规定数量的数据线对应的规定数量的连接控制晶体管的第二导通端子，

上述驱动控制部生成与各组的规定数量的数据线分别对应的规定数量的连接控制信号，将该规定数量的连接控制信号分别供给至与各组的规定数量的数据线对应的上述规定数量的连接控制晶体管的控制端子，由此，在上述多个写入控制线中的任一个写入控制线为选择状态的第一选择期间中，使各组的上述规定数量的连接控制晶体管依次在规定期间成为导通状态，

上述电压变动补偿线驱动电路，在上述第一选择期间中，在上述多个连接控制晶体管从导通状态变化为断开状态后，使要供给至与选择状态的写入控制线对应的电压变动补偿线的电压从第一电压变化为第二电压，由此，使该对应的电压变动补偿线的电压向与为了使上述多个连接控制晶体管从导通状态向断开状态变化而被供给至上述多个连接控制晶体管的控制端子的电压的变化相反的方向变化。

本发明的第三方面在本发明的第二方面中，特征在于：

上述电压变动补偿线驱动电路，在上述第一选择期间后的上述多个写入控制线为非选择状态的期间中，使与在上述第一选择期间为选择状态的上述写入控制线对应的上述电压变动补偿线的电压从上述第二电压返回上述第一电压。

本发明的第四方面在本发明的第二方面中，特征在于：

上述电压变动补偿线驱动电路，在上述第一选择期间为选择状态的写入控制线的接下来被选择的写入控制线为选择状态的期间中，在首先从导通状态变化为断开状态的连接控制晶体管开始向该断开状态变化之前，使与在上述第一选择期间中为选择状态的上述写入控制线对应的上述电压变动补偿线的电压从上述第二电压返回上述第一电压。

本发明的第五方面在本发明的第二方面中，特征在于：

还包括电压源，其向上述电压变动补偿线驱动电路供给上述第一电压和上述第二电压，且构成为能够使上述第一电压与上述第二电压之差改变。

本发明的第六方面在本发明的第二方面至第五方面中的任一方面中，特征在于：

以通过在上述第一选择期间中上述多个连接控制晶体管从导通状态向断开状态变化而发生的上述多个数据线的电压变动，被与在上述第一选择期间中为选择状态的上述写入控制线对应的上述电压变动补偿线的电压的从上述第一电压向上述第二电压的变化抵消的方式，设定上述第一电压和上述第二电压。

本发明的第七方面在本发明的第二方面至第六方面中，特征在于：

在测定与上述多个写入控制线中的任一个写入控制线对应的像素电路中的要供给至显示元件的驱动电流的情况下，

上述驱动控制部，

控制上述监测控制线驱动电路和上述电压变动补偿线驱动电路，以使得在紧随上述一个写入控制线被选择的第二选择期间之后的上述多个写入控制线为非选择状态的非选择期间中，与上述一个写入控制线对应的像素电路中的监测控制晶体管和电压变动补偿晶体管成为导通状态，

通过分别向与各组的规定数量的数据线对应的上述规定数量的连接控制晶体管的控制端子供给上述规定数量的连接控制信号，在上述非选择期间中，使各组的上述规定数量的连接控制晶体管依次在规定期间成为导通状态，

上述电流测定电路，通过上述监测控制晶体管、上述电压变动补偿晶体管和各组的上述规定数量的连接控制晶体管中的导通状态的晶体管，来测定与上述一个写入控制线对应的像素电路中的流入到驱动晶体管的电流。

本发明的第八方面在本发明的第二方面至第七方面中，特征在于：

各像素电路中包含的晶体管和上述多个连接控制晶体管是沟道层由氧化物半导体形成的薄膜晶体管。

本发明的其他方面由关于本发明的上述第一方面至第八方面和后述的各实施方式的说明可明确，因此省略其说明。

发明效果

在具有本发明的第一方面的像素电路的显示装置中，在表示要写入该像素电路的像素数据的模拟电压信号从数据侧驱动电路经作为开关元件的连接控制晶体管被供给至与该像素电路对应的数据线后，当该连接控制晶体管断开时，由于该连接控制晶体管的寄生电容，保持于该数据线的电压从该模拟电压信号的电压发生变动(在该连接控制晶体管为n沟道型的情况下，数据线的电压降低，在该连接控制晶体管为p沟道型的情况下，数据线的电压上升)。但是，如果对沿着与该像素电路对应的写入控制线配置的电压变动补偿线赋予与为了使该连接控制晶体管从导通状态向断开状态变化而被供给至该控制端子的电压的变化相反的方向的电压变化，则该电压变化通过该像素电路内的电压变动补偿电容向抵消该数据线的电压变动的方向起作用。由此，连接控制晶体管向断开状态变化时产生的数据线的电压变动被补偿。因此，为了补偿这样的数据线的电压变动，不需要预先对上述模拟数据信号电压进行校正。在连接控制晶体管为n沟道型的情况下，当连接控制晶体管向断开状态变化时，数据线的电压降低，因此当以补偿该电压降低的方式预先校正上述模拟电压信号时，该模拟电压信号的电压会变得高于本来的电压，导致耗电的增加。根据本发明的第一方面，能够抑制这样的耗电的增加。

此外，在具有该像素电路的显示装置中，为了补偿该像素电路内的驱动晶体管的特性的偏差而对流入驱动晶体管的电流(要供给至显示元件的驱动电流)进行测定的情况下，沿着与该像素电路对应的写入控制线配置的监测控制线和电压变动补偿线一起为选择状态(有效)，设置于该显示装置的电流测定电路经该像素电路内的监测控制晶体管、电压变动补偿晶体管和上述数据线对流入该驱动晶体管的电流进行测定。另一方面，在这样的电流测定中，在该像素电路为测定对象以外的情况下，沿着与该像素电路对应的写入控制线配置的监测控制线和电压变动补偿线一起为非选择状态(非有效)，在该像素电路内彼此串联连接的监测控制晶体管和电压变动补偿晶体管一起成为断开状态。因此，根据本发明的第一方面，上述电流测定电路能够可靠地抑制在作为测定对象的像素电路以外的像素电路中流出至数据线或从该数据线流入的泄漏电流，能够以高精度对测定对象的像素电路的驱动晶体管的电流进行测定。

根据本发明的第二方面，在上述多个写入控制线中的任一个写入控制线为选择状态的第一选择期间，各组的规定数量的连接控制晶体管依次在规定期间成为导通状态，在该第一选择期间，来自数据线驱动电路的各输出端子的模拟电压信号被供给至与导通状态的连接控制晶体管对应的数据线，当该连接控制晶体管变化为断开状态时，该模拟电压信号作为像素数据电压被保持在该数据线。此时，由于该连接控制晶体管的寄生电容，保持于该数据线的电压从该模拟电压信号的电压变动(在该连接控制晶体管为n沟道型的情况下，数据线的电压降低，在该连接控制晶体管为p沟道型的情况下，数据线的电压上升)。在该第一选择期间，包含该连接控制晶体管的上述多个连接控制晶体管从导通状态变化为断开状态后，与选择状态的写入控制线对应的电压变动补偿线的电压向与为了使上述多个连接控制晶体管从导通状态向断开状态变化而被施加至它们的控制端子的电压的变化相反的方向变化(从第一电压向第二电压变化)。该电压变动补偿线的电压变化通过与上述数据线对应的像素电路内的电压变动补偿电容向抵消上述数据线的电压变动的方向起作用。由此，该连接控制晶体管向断开状态变化时产生的数据线的电压变动被补偿。因此，不需要为了补偿这样的数据线的电压变动而预先对上述模拟数据信号电压进行校正。在连接控制晶体管为n沟道型的情况下，当连接控制晶体管向断开状态变化时，数据线的电压降低，因此当以补偿该电压降低的方式预先对上述模拟电压信号进行校正时，上述模拟电压信号的电压变得高于本来的电压，导致耗电的增加。根据本发明的第二方面，能够抑制这样的耗电的增加。

根据本发明的第三方面，在上述第一选择期间后，在所有的写入控制线为非选择状态的期间，在上述第一选择期间被供给了第二电压的电压变动补偿线的电压返回第一电压，因此该从第二电压向第一电压的变化不对保持于各像素电路的数据电压产生影响。

根据本发明的第四方面，在上述第一选择期间为选择状态的写入控制线的接下来被选择的写入控制线为选择状态的期间(下一选择期间)，在首先从导通状态变化为断开状态的连接控制晶体管开始向该断开状态变化之前，在上述第一选择期间被供给了第二电压的电压变动补偿线的电压返回第一电压。因此，该从第二电压向第一电压的变化不对要写入并保持于与在上述次选择期间为选择状态的写入控制线对应的像素电路的数据电压产生影响，不影响保持于这些像素电路以外的像素电路的数据电压。此外，根据本发明的第四方面，根据各写入控制线的选择定时，与其相应的电压变动补偿线的电压在第一电压与第二电压之间切换，因此不需要用于使各电压变动补偿线的电压返回第一电压的专用的控制信号，能够简化电压变动补偿线驱动电路的结构，与之相应地，也能够降低耗电。

根据本发明的第五方面，将要供给至各电压变动补偿线的第一电压和第二电压供给至电压变动补偿线驱动电路的电源构成为，能够使第一电压与第二电压之差变更。因此，通过与连接控制晶体管向断开状态变化时由于寄生电容而产生的数据线的电压变动的大小相应地，对第一电压与第二电压之差进行调整，能够充分地补偿该电压变动。此外，除了这样的由寄生电容引起的数据线的电压变动的补偿之外，在被供给至数据线的模拟电压信号的电压、被保持于数据线的电压、作为像素数据被写入像素电路的电压不足的情况下，能够通过第一电压与第二电压之差的调整来弥补该不足。

根据本发明的第六方面，以通过在上述第一选择期间中上述多个连接控制晶体管从导通状态变化为断开状态而产生的上述多个数据线的电压变动，被与在上述第一选择期间为选择状态的写入控制线对应的电压变动补偿线的电压的变化抵消的方式，设定要供给至上述多个电压变动补偿线的第一电压和第二电压。由此，不需要用于对上述多个数据线的电压变动进行补偿的模拟电压信号的校正，能够更加可靠地消除由该校正带来的耗电增大等的问题。

根据本发明的第七方面，在对与上述多个写入控制线中的任一个写入控制线对应的像素电路中要供给至显示元件的驱动电流进行测定的情况下，在紧随该一个写入控制线被选择的第二选择期间之后的所有的写入控制线为非选择状态的非选择期间，与该一个写入控制线对应的像素电路中的监测控制晶体管和电压变动补偿晶体管为导通状态，此外，各组的规定数量的连接控制晶体管依次成为导通状态规定期间。在该非选择期间，流入与该一个写入控制线对应的像素电路的驱动晶体管的电流通过该像素电路内的监测控制晶体管、电压变动补偿晶体管和各组的规定数量的连接控制晶体管中的导通状态的晶体管测定。在这样的电流测定中，在与该一个写入控制线对应的像素电路以外，在电流测定的对象以外的像素电路中，彼此串联连接的监测控制晶体管和电压变动补偿晶体管一起成为断开状态。因此，在电流测定的对象以外的像素电路中，能够可靠地抑制流出至数据线或从该数据线流入的泄漏电流，能够高精度地对测定对象的像素电路的驱动晶体管的电流进行测定。

根据本发明的第八方面，各像素电路中包含的晶体管和上述多个连接控制晶体管是沟道层由氧化物半导体形成的薄膜晶体管，因此能够与使用其他种类的薄膜晶体管的情况相比降低耗电，并且能够得到与本发明的上述第二方面相同的效果。

本发明的其他方面的效果由关于本发明的上述第一方面～第八方面的效果和下述实施方式的说明可明确，因此省略说明。

附图说明

图1是表示本发明的第一实施方式的有机el显示装置的整体结构的框图。

图2是用于说明上述第一实施方式的显示部的结构的框。

图3是用于说明上述第一实施方式的写入控制线和监测控制线的驱动的时序图。

图4是表示上述第一实施方式的主要部分的结构的局部电路图。

图5是表示上述第一实施方式的数据侧驱动电路内的数据侧单元电路的结构的电路图。

图6是表示上述第一实施方式的显示控制电路内的驱动控制部的结构的框图。

图7是表示上述第一实施方式的写入线计数器的结构的框图。

图8是上述实施方式的通常动作期间中的时钟信号clk1和时钟信号clk2的信号波形图。

图9是表示上述第一实施方式的匹配电路的结构的电路图。

图10是表示上述第一实施方式的显示控制电路内的校正数据计算/存储部的结构的框图。

图11是表示上述第一实施方式的写入控制线驱动电路的结构的框图。

图12是表示构成上述第一实施方式的写入控制线驱动电路的移位寄存器的单元电路的结构(移位寄存器的1级的结构)的电路图。

图13是用于说明构成上述第一实施方式的写入控制线驱动电路的移位寄存器的单元电路的基本动作的时序图。

图14是表示上述第一实施方式的监测控制线驱动电路的结构的框图。

图15是上述第一实施方式的通常动作期间中的时钟信号clk3和时钟信号clk4的信号波形图。

图16是表示构成上述第一实施方式的监测控制线驱动电路的移位寄存器的单元电路的结构的电路图。

图17是用于说明向构成上述第一实施方式的监测控制线驱动电路的移位寄存器的单元电路内的晶体管t49供给监测使能信号的方式的图。

图18是表示上述第一实施方式的电压变动补偿线驱动电路的结构的框图。

图19是上述第一实施方式的通常动作期间中的时钟信号clk5和时钟信号clk6的信号波形图。

图20是表示构成上述第一实施方式的电压变动补偿线驱动电路的移位寄存器的单元电路的结构的电路图。

图21是用于说明上述第一实施方式的写入控制线驱动电路的动作的时序图。

图22是用于说明上述第一实施方式的监测控制线驱动电路的动作的时序图。

图23是用于说明上述第一实施方式的电压变动补偿线驱动电路的动作的时序图。

图24是用于说明向上述第一实施方式的像素电路写入像素数据的动作的信号波形图。

图25是用于说明作为上述第一实施方式的基础的基本结构显示装置中的问题的电路图。

图26是表示向上述基本结构显示装置的像素电路写入像素数据的的写入动作的信号波形图。

图27是表示对上述第一实施方式的像素电路内的电流进行测定的帧期间的写入控制线、监测控制线和电压变动补偿线的状态变化的时序图。

图28是用于说明对上述第一实施方式的像素电路内的电流进行测定的动作的局部电路图。

图29是表示上述第一实施方式的数据侧驱动电路内的数据侧单元电路的电流测定期间的结构的电路图。

图30是用于说明对上述第一实施方式的像素电路内的电流进行测定的动作的时序图。

图31是表示用于进行上述第一实施方式的特性检测处理(用于检测驱动晶体管的特性的一连串的处理)的控制顺序的流程图。

图32是用于说明上述第一实施方式中关注1个像素(i行j列的像素)时的补偿处理(用于补偿驱动晶体管的特性的偏差的一系列处理)的顺序的流程图。

图33是表示上述第一实施方式的灰度等级-电流特性的图。

图34是表示本发明的第二实施方式的有机el显示装置的电压变动补偿线驱动电路的结构的框图。

图35是上述第二实施方式的通常动作期间中的时钟信号clk5和时钟信号clk6的信号波形图。

图36是表示构成上述第二实施方式的电压变动补偿线驱动电路的移位寄存器的单元电路的结构的电路图。

图37是用于说明构成上述第二实施方式的电压补偿线驱动电路的移位寄存器的单元电路的基本动作的时序图。

图38是用于说明上述第二实施方式的电压变动补偿线驱动电路的动作的时序图。

图39是用于说明上述第二实施方式的向像素电路写入像素数据的写入动作的信号波形图。

图40是表示本发明的第三实施方式的有机el显示装置的整体结构的框图。

图41是表示以往的单元采样保持电路的结构的电路图。

图42是表示以往的单元采样保持电路的动作的信号波形图。

具体实施方式

以下，参照附图对本发明的各实施方式进行说明。另外，以下所提到的各晶体管中，栅极端子相当于控制端子，漏极端子和源极端子中的一者相当于第一导通端子，另一者相当于第二导通端子。此外，晶体管的漏极端子和源极端子，根据通常的定义，会随着电流的方向的转变而变化，但为了方便，将晶体管的2个导通端子中的任一者固定地设为漏极端子，将另一者固定地设为源极端子。

<1.第一实施方式＞

<1.1整体结构和动作概要＞

图1是表示本发明的第一实施方式的有源矩阵型的有机el显示装置1的整体结构的框图。该有机el显示装置1具有显示控制电路100、数据侧驱动电路200、写入控制线驱动电路300、电压变动补偿线驱动电路350、监测控制线驱动电路400、分离信号电路250和显示部500。数据侧驱动电路200包括作为数据线驱动电路210起作用的部分和作为电流测定电路220起作用的部分。另外，在本实施方式中，在有机el面板6内，写入控制线驱动电路300、电压变动补偿线驱动电路350、监测控制线驱动电路400和分离信号电路250与显示部500一体地形成，但本发明不限定于这样的结构。此外，在该有机el显示装置1中设置有逻辑电源610、620、630、有机el用高电平电源650和有机el用低电平电源640，作为用于向有机el面板6供给各种电源电压的结构要素。

有机el面板6从逻辑电源610供给写入控制线驱动电路300的动作所需要的高电平电源电压vdd和低电平电源电压vss，从逻辑电源620供给监测控制线驱动电路400的动作所需要的高电平电源电压vdd和低电平电源电压vss，从逻辑电源630供给电压变动补偿线驱动电路350的动作所需要的高电平电源电压vdd、低电平电源电压vss和电压变动补偿用电压(以下称为“计数器电压”)vcnt。此外，有机el面板6从有机el用高电平电源650供给高电平电源电压elvdd，从有机el用低电平电源640供给低电平电源电压elvss。另外，高电平电源电压vdd、低电平电源电压vss、计数器电压vcnt、有机el用高电平电源电压elvdd和有机el用低电平电源电压elvss均为恒定电压(直流电压)。以下，用于分别供给高电平电源电压vdd、低电平电源电压vss、高电平电源电压elvdd、低电平电源电压elvss的电源线也分别用标记“elvdd”、“elvss”、“vdd”、“vss”表示。

图2是用于说明本实施方式的显示部500的结构的框图。另外，在本说明书中，以有机el面板6为全高清用的面板为例进行说明，但本发明不限定于此。如图2所示，在显示部500中，1080条写入控制线g1_wl(0)～g1_wl(1079)与5760条数据线slr0、slg0、slb0～slrm、slgm、slbm以彼此交叉的方式配置(其中，m＝5760/3-1＝1919)。数据线slri、slgi、slbi分别是红像素用的数据线、绿像素用的数据线、蓝像素用的数据线(i＝0～m)。与写入控制线g1_wl(0)～g1_wl(1079)和数据线slr0～slrm的各交叉点对应地设置有用于红像素的像素电路50r，与写入控制线g1_wl(0)～g1_wl(1079)和数据线slg0～slgm的各交叉点对应地设置有用于绿像素的像素电路50g，与写入控制线g1_wl(0)～g1_wl(1079)和数据线slb0～slbm的各交叉点对应地设置有用于蓝像素的像素电路50b。也就是说，显示部500中，以与红(r)、绿(g)、蓝(b)对应的3个像素电路50r、50g、50b(以下也分别称为“红像素电路50r”、“绿像素电路50g”、“蓝像素电路50b”)为一组的(m+1)×1080＝1920×1080组像素电路沿着写入控制线g1_wl(0)～g1_wl(1079)和数据线slr0、slg0、slb0～slrm、slgm、slbm配置成矩阵状。由此，形成像素矩阵，该像素矩阵具有：以在数据线延伸的方向上排列的1080个红像素电路50r为1列的多个(1920列)红像素电路列；以在数据线延伸的方向上排列的1080个绿像素电路50g为1列的多个(1920列)绿像素电路列；以在数据线延伸的方向上排列的1080个蓝像素电路50b为1列的多个(1920列)蓝像素电路列；和以在写入控制线延伸的方向上排列的1920组(5760个)像素电路50r、50g、50b为1行的多个(1080行)像素电路行。如上所述，在本说明书中，将最前一行称为“第0行”。也就是说，将1080行分别称为“第0行目～第1079行”。同样地，将5760列分别称为“第0列～第5759列”。另外，本实施方式和后述的其他实施方式中的1帧期间包括：按照从最前一行向最后一行的顺序依次向像素电路写入像素数据的期间即有效扫描期间；和用于将像素数据的写入从最后一行返回最前一行而设置的期间即垂直回描期间(参照后述的图23等)。

在显示部500中，以与上述1080条写入控制线g1_wl(0)～g1_wl(1079)一对一地对应的方式配置有1080条监测控制线g2_mon(0)～g2_mon(1079)。此外，以与上述1080条写入控制线g1_wl(0)～g1_wl(1079)一对一地对应的方式配置有1080条电压变动补偿线g3_cnt(0)～g3_cnt(1079)。如图2所示，各电压变动补偿线g3_cnt(i)经设置于监测控制线驱动电路400内的晶体管t50与对应的监测控制线g2_mon(i)连接(i＝0～1079)，各晶体管t50的栅极端子被供给从显示控制电路100的驱动控制部110输出的监测使能信号mon_en。进一步，在显示部500配置有高电平电源线elvdd和低电平电源线elvss。关于像素电路50r、50g、50b的像素结构，将在后文叙述。

另外，以下在不需要将1080条写入控制线g1_wl(0)～g1_wl(1079)彼此区别开来的情况下，仅用标记“g1_wl”表示写入控制线。同样地，有时将监测控制线、电压变动补偿线和数据线分别仅用标记“g2_mon”、标记“g3_cnt”和标记“sl”表示。此外，在不需要将红像素电路50r、绿像素电路50g、蓝像素电路50b彼此区别开来的情况下，仅用标记“50”表示像素电路。

如图1所示，显示控制电路100具有驱动控制部110、校正数据计算/存储部120和灰度等级校正部130，从主显示装置1的外部接收输入信号sin，该输入信号sin包括作为图像信息的rgb影像数据信号din和作为时序控制信息的外部时钟信号clkin。驱动控制部110基于该输入信号sin，输出用于控制写入控制线驱动电路300的动作的写入控制信号wctl、用于控制监测控制线驱动电路400的动作的监测控制信号mctl和监测使能信号mon_en、用于控制电压变动补偿线驱动电路350的动作的电压变动补偿控制信号cctl、用于控制数据侧驱动电路200的动作的源极控制信号sctl、用于控制分离信号电路250的动作的ssd控制信号cssd，并且在显示控制电路100的内部输出基于上述rgb影像数据信号din的数据信号da和后述的灰度等级位置指示信号ps。写入控制信号wctl包含后述的启动脉冲信号gsp、时钟信号clk1和时钟信号clk2。监测控制信号mctl包含后述的启动脉冲信号msp、时钟信号clk3和时钟信号clk4。电压变动补偿控制信号cctl包含后述的启动脉冲信号csp、时钟信号clk5、时钟信号clk6和下拉信号cpd。源极控制信号sctl包括后述的启动脉冲信号ssp、时钟信号sck、锁存选通信号ls和输入输出控制信号dwt。另外，监测使能信号mon_en是用于控制是否使驱动电流的测定能够进行的信号。校正数据计算/存储部120中保持着数据信号da的校正所使用的校正数据。该校正数据由偏移值和增益值构成。校正数据计算/存储部120接收灰度等级位置指示信号ps和数据侧驱动电路200中的电流测定的结果即监测电压vmo，进行校正数据的更新。灰度等级校正部130使用校正数据计算/存储部120中保持的校正数据dh对从驱动控制部110输出的数据信号da实施校正，将通过校正得到的数据作为数字影像信号dv输出。关于显示控制电路100内的结构要素的进一步详细的说明将在后文叙述。

数据侧驱动电路200有选择地进行驱动数据线slr0、slg0、slb0～slrm、slgm、slbm(m＝1919)的动作即作为数据线驱动电路210的动作和对从像素电路50r、50g、50b输出至数据线slr0、slg0、slb0～slrm、slgm、slbm的驱动电流进行测定的动作即作为电流测定电路220的动作。另外，如上所述，校正数据计算/存储部120中保持有偏移值和增益值作为校正数据。为了更新这些校正数据，在数据侧驱动电路200中，基于2种灰度等级(第一灰度等级p1和第二灰度等级p2：p2＞p1)进行驱动电流的测定。

分离信号电路250从数据侧驱动电路200接收基于上述数字影像信号dv的模拟电压信号，即模拟影像信号d0～dm(m＝1919)，通过分时方式，将这m+1个模拟影像信号d1～dm分成3(m+1)＝5760个数据信号dr0、dg0、db0～drm、dgm、dbm分别供给至数据线slr0、slg0、slb0～slrm、slgm、slbm。也就是说，在本实施方式中，采用ssd方式，该ssd方式以显示部500中相邻的3条数据线slri、slgi、slbi为一组，将3(m+1)条数据线sl分为m+1组的数据线群，对各组中的3条数据线slri、slgi、slbi分时地供给模拟影像信号di(i＝0～m)。分离信号电路250如图2所示，包含分别与上述模拟影像信号d0～dm对应的m+1个信号分离器252。各信号分离器252中按照ssd方式要将各模拟影像信号di作为数据信号dri、dgi或dbi供给的用于对数据线sl进行切换的ssd控制信号cssd，如上所述在显示控制电路100的驱动控制部110中生成。

写入控制线驱动电路300基于来自显示控制电路100的写入控制信号wctl驱动1080条写入控制线g1_wl(0)～g1_wl(1079)。监测控制线驱动电路400基于来自显示控制电路100的监测控制信号mctl、监测使能信号mon_en驱动1080条监测控制线g2_mon(0)～g2_mon(1079)。在第n行被规定为补偿对象行(测定对象行)的帧期间，写入控制线g1_wl和监测控制线g2_mon如图3所示被驱动。在图3中，时刻t2以前的期间和时刻t5以后的期间为通常动作期间，时刻t2～时刻t5的期间为特性检测处理期间。(对此，图22、图27也同样。)在通常动作期间，写入控制线g1_wl依次在1水平期间(1h期间)成为选择状态。此外，在通常动作期间，所有的监测控制线g2_mon被维持在非选择状态。特性检测处理期间包括：进行补偿前数据(用于驱动电流的测定的数据)的写入的补偿前数据写入期间；进行驱动电流的测定的电流测定期间；和进行补偿后数据(用于图像显示的数据)的写入的补偿后数据写入期间。在补偿前数据写入期间和补偿后数据写入期间，补偿对象行的写入控制线g1_wl(n)成为选择状态。此外，在电流测定期间，补偿对象行的监测控制线g2_mon(n)成为选择状态。关于在本实施方式中怎样实现以上这样的驱动，将在后文叙述。

电压变动补偿线驱动电路350为了补偿在分离信号电路250中产生的馈通现象所导致的各数据线sl的电压降低(更普遍的是电压变动)δvsl，基于来自显示控制电路100的电压变动补偿控制信号cctl，驱动1080条电压变动补偿线g3_cnt(0)～g3_cnt(1079)。也就是说，电压变动补偿线驱动电路350在各写入控制线g1_wl(i)的选择期间内，在构成输入分离信号电路250的ssd控制信号cssd的后述的红像素连接控制信号rssd、绿像素连接控制信号gssd和蓝像素连接控制信号bssd均从导通电压变化为断开电压之后，使与该写入控制线g1_wl(i)对应的电压变动补偿线g3_cnt(i)从低电平电源电压vss向计数器电压vcnt(高电平的电压)变化(详细情况将参照图24等在后文叙述)。如后述的图23所示，在本实施方式中，各电压变动补偿线g3_cnt(i)的电压如上所述变化到计数器电压vcnt(高电平)后，由于来自显示控制电路100的电压变动补偿控制信号cctl中包含的下拉信号cpd，在垂直回描期间(也称为“垂直同步期间”)回到低电平电源电压vss。在垂直回描期间，所有的写入控制线g1_wl为非选择状态，因此，各电压变动补偿线g3_cnt(i)的电压的从高电平向低电平的变化，对任何像素电路50中保持的作为像素数据的数据电压均不会产生影响。另外，使各电压变动补偿线g3_cnt(i)的电压从高电平回到低电平的时刻只要在所有的写入控制线g1_wl为非选择状态的期间内即可，不限于在垂直回描期间内。

这里，“导通电压”是指，为了使作为开关元件的晶体管为导通状态而施加至作为其控制端子的栅极端子的电压，“断开电压”是指，为了使作为开关元件的晶体管为断开状态而施加至作为其控制端子的栅极端子的电压。在本实施方式中，作为开关元件使用n沟道型的场效应晶体管(具体而言，为薄膜晶体管(tft))，因此“断开电压”为低电平的电压，“导通电压”为高电平的电压，上述馈通现象使数据线sl中保持的电压vsl降低。另一方面，在作为开关元件使用p沟道型的场效应晶体管(具体而言，为薄膜晶体管(tft))的情况下，“断开电压”是高电平的电压，“导通电压”是低电平的电压，上述馈通现象使数据线sl中保持的电压vsl上升。

另外，如后文所述，在进行像素电路50内的驱动晶体管的特性补偿(电流测定)的帧期间，电压变动补偿线驱动电路350停止动作，电压变动补偿线驱动电路350的输出信号全部为低电平且为高阻抗状态。在这样的帧期间的电流测定期间中，供给至监测控制线驱动电路400的监测使能信号mon_en成为高电平，各电压变动补偿线g3_cnt(i)与和其对应的监测控制线g2_mon(i)连接(参照图2)。因此，如图3所示，伴随在该电流测定期间成为选择状态(高电平)的测定对象行的监测控制线g2_mon(i)，与其对应的电压变动补偿线g3_cnt(n)也成为选择状态。

如以上那样，各结构要素进行动作来驱动数据线slr0、slg0、slb0～slrm、slgm、slbm、写入控制线g1_wl(0)～g1_wl(1079)、监测控制线g2_mon(0)～g2_mon(1079)和电压变动补偿线g3_cnt(0)～g3_cnt(1079)，由此在显示部500显示图像。此时，基于驱动电流的测定结果对数据信号da实施校正，因此驱动晶体管的特性的偏差被补偿。

<1.2像素电路、分离信号电路和数据侧驱动电路＞

数据侧驱动电路200如图2所述，具有与分离信号电路250内的m+1个信号分离器252分别连接的m+1个端子td0～tdm，作为数据线驱动电路210起作用时，以这些端子td0～tdm为输出端子进行以下这样的动作。数据侧驱动电路200从显示控制电路100接收源极控制信号sctl，从上述m+1个端子td0～tdm并行地输出m+1个模拟影像信号d0～dm供给至分离信号电路250。此时，在数据侧驱动电路200中，以启动脉冲信号ssp的脉冲为触发器，在产生时钟信号sck的脉冲的时刻，依次保持与要供给至分离信号电路250的m+1个模拟影像信号d0～dm对应的数字影像信号dv。然后，在产生锁存选通信号ls的脉冲的时刻，将上述被依次保持的数字影像信号dv(通过数字影像信号dv的采样和锁存而得到的m+1个数字信号)转换为作为模拟电压的m+1个模拟影像信号d0～dm，一齐输出至分离信号电路250。

图4是表示本实施方式的显示部500、分离信号电路250和数据侧驱动电路200中的与由3条数据线slrj、slgj、slbj构成的一组数据线群的驱动对应的部分的结构的电路图。图4中示出了上述3条数据线slrj、slgj、slbj分别连接的第i行第3j列的像素电路50r、第i行第3j+1列的像素电路50g和第i行第3j+2列的像素电路50b；分离信号电路250的m+1个信号分离器252中的被施加第j个模拟影像信号dj的信号分离器252；数据侧驱动电路200中的与第j个模拟影像信号dj对应的部分，即数据侧单元电路211。

各像素电路50包括1个有机el元件(电光学元件)oled、4个nch晶体管(n沟道型晶体管)t1～t4和2个电容器cst、ccnt。晶体管t1作为选择像素的输入晶体管起作用，晶体管t2作为控制向有机el元件oled的电流供给的驱动晶体管起作用，晶体管t3作为控制是否进行用于检测驱动晶体管的特性的电流测定的监测控制晶体管起作用，晶体管t4作为用于抵消或补偿信号分离器252内的nch晶体管从导通状态变为断开状态时产生的馈通现象所导致的数据线sl的电压降低δvsl的电压变动补偿晶体管起作用。此外，电容器cst作为用于对表示像素数据的数据电压进行保持的电压保持电容起作用，电容器ccnt作为用于对数据线sl的上述电压降低δvsl的补偿作用进行调整的电压变动补偿电容起作用。另外，各像素电路50的上述晶体管t1～t4中的晶体管t2以外的晶体管均作为开关元件起作用。

晶体管t1设置于数据线sl与晶体管t2的栅极端子之间。该晶体管t1的栅极端子和源极端子分别与写入控制线g1_wl(i)和数据线sl连接。晶体管t2与有机el元件oled串联地设置。该晶体管t2的栅极端子、漏极端子和源极端子分别与晶体管t1的漏极端子、高电平电源线elvdd和有机el元件oled的阳极端子连接。晶体管t3的栅极端子和漏极端子分别与监测控制线g2_mon(i)和有机el元件oled的阳极端子连接。晶体管t4与晶体管t3串联地设置，作为其控制端子的栅极端子、作为其第一导通端子的源极端子和作为其第二导通端子的漏极端子分别与电压变动补偿线g3_cnt(j)、数据线sl和晶体管t3的源极端子连接。电容器cst的一个端子与晶体管t2的栅极端子连接，另一个端子与晶体管t2的漏极端子连接。电容器ccnt的一个端子与晶体管t4的栅极端子连接，另一个端子与数据线sl连接。有机el元件oled的阴极端子与低电平电源线elvss连接。

在本实施方式中，像素电路50内的晶体管t1～t4均为n沟道型。这些晶体管t1～t4采用沟道层由氧化物半导体(例如ingazno(氧化铟镓锌))形成的tft。分离信号电路250、写入控制线驱动电路300、监测控制线驱动电路400和电压变动补偿线驱动电路350内的晶体管也同样。另外，也能够将本发明应用于使用沟道层由非晶硅、多晶硅、微晶硅或连续晶粒硅(cg硅)等形成的晶体管的结构中。

信号分离器252包括：一个导通端子(第一导通端子)与红像素用的数据线slrj连接的作为开关元件的第一晶体管swr；一个导通端子(第一导通端子)与绿像素用的数据线slgj连接的作为开关元件的第二晶体管swg；和一个导通端子(第一导通端子)与蓝像素用的数据线slbj连接的作为开关元件的第三晶体管swb。这3个晶体管swr、swg、swb的另一个导通端子(第二导通端子)彼此连接，与该信号分离器252的输入端子连接。该输入端子从数据侧单元电路211供给第j个模拟影像信号dj。上述3个晶体管swr、swg、swb的作为控制端子的栅极端子被分别供给构成来自显示控制电路100的ssd控制信号cssd的红像素连接控制信号rssd、绿像素连接控制信号gssd和蓝像素连接控制信号bssd。像这样，输出第j个模拟影像信号di的数据侧单元电路211与构成第j组的数据线slrj、slgj、slbj所连接的信号分离器252对应，向对应的信号分离器252供给该第j个模拟影像信号dj。

数据侧单元电路211包括数据电压输出单元电路211d、电流测定单元电路211m和切换开关sw，由来自显示控制电路100的源极控制信号sctl中包含的输入输出控制信号dwt控制切换开关sw，由此，与信号分离器252(的输入端子)连接的电路在数据电压输出单元电路211d与电流测定单元电路211m之间切换。也就是说，在上述的电流测定期间以外的期间，输入输出控制信号dwt成为高电平，数据电压输出单元电路211d以端子tdj为输出端子与信号分离器252连接，而在上述的电流测定期间，输入输出控制信号dwt成为低电平，电流测定单元电路211m以端子tdj为输入端子与信号分离器252连接。即，在数据侧驱动电路200作为数据线驱动电路210起作用时，数据电压输出单元电路211d与信号分离器252连接，在数据侧驱动电路200作为电流测定电路220起作用时，电流测定单元电路211m与信号分离器252连接。

图5是表示数据侧驱动电路200中的数据侧单元电路211的结构例的电路图。图5所示的数据侧单元电路211包括da转换器21、运算放大器22、电阻元件r1、第一开关24、第二开关25和ad转换器23。da转换器21的输入端子被供给数字影像信号dv(更正确的是通过采样和锁存得到的数字信号dvj)，第一开关24和第二开关25被供给源极控制信号sctl中包含的输入输出控制信号dwt作为控制信号。如上所述，该输入输出控制信号dwt在电流测定期间成为低电平，在电流测定期间以外的期间成为高电平。第二开关是具有2个输入端子的切换开关，一个输入端子与da转换器21的输出端子连接，另一个输入端子与低电平电源线elvss连接，输出端子与运算放大器22的非反转输入端子连接。通过该第二开关25，运算放大器22的非反转输入端子在输入输出控制信号dwt为高电平时被供给与数字影像信号dv(更正确的是数字信号dvj)相当的模拟信号，在输入输出控制信号dwt为低电平时，被供给低电平电源电压elvss。da转换器21将该数字影像信号dv转换为模拟的数据电压。da转换器21的输出端子与运算放大器22的非反转输入端子连接。运算放大器22的反转输入端子与信号分离器252的输入端子连接。第一开关24设置在运算放大器22的反转输入端子与输出端子之间。电阻元件r1与第一开关24并联地设置在运算放大器22的反转输入端子与输出端子之间。运算放大器22的输出端子与ad转换器23的输入端子连接。

在以上这样的结构中，第一开关24和第二开关25相当于图4所示的数据侧单元电路211中的切换开关sw，在输入输出控制信号dwt为高电平时，第一开关24成为导通状态，第二开关将与数字影像信号dv相当的模拟信号作为数据电压输出。由此，运算放大器22的反转输入端子-输出端子间成为短路状态，运算放大器22的非反转输入端子被供给与数字影像信号dv相当的数据电压。因此，运算放大器22作为缓冲放大器起作用，与该数据侧单元电路211对应的信号分离器252(数据线slrj、slgj、slbj所连接的信号分离器252)被输入供给至运算放大器22的非反转输入端子的数据电压作为模拟影像信号dj。

另一方面，在输入输出控制信号dwt为低电平时，第一开关24成为断开状态，第二开关25输出低电平电源电压elvss。由此，运算放大器22的反转输入端子和输出端子经电阻元件r1连接，运算放大器22的非反转输入端子被供给低电平电源电压elvss。其结果是，从运算放大器22输出以下电压，即：从与上述数据线slrj、slgj、slbj中的由对应的信号分离器252选择的数据线(与晶体管swr、swg、swb中的导通状态的晶体管连接的数据线，以下称为“选择数据线”)slsj连接的像素电路50s输入至该选择数据线slsj的驱动电流所对应的电压(s为r、g、b中的任一个)。该运算放大器22的输出电压由ad转换器23转换为数字值，作为监测电压vmoj输出。从各数据侧单元电路211输出的监测电压vmoj作为电流测定电路220中的电流测定结果vmo被发送至显示控制电路100的校正数据计算/存储部120。

如以上那样，数据侧单元电路211在电流测定期间，输入输出控制信号dwt成为低电平，作为电流测定单元电路211m起作用，在电流测定期间以外的期间，输入输出控制信号dwt成为高电平，作为数据电压输出单元电路211d起作用。因此，数据侧驱动电路200在电流测定期间，作为电流测定电路220起作用，在电流测定期间以外的期间，作为数据线驱动电路210起作用。

<1.3显示控制电路＞

接着，对本实施方式的显示控制电路100的详细结构和动作进行说明。

<1.3.1驱动控制部＞

图6是表示显示控制电路100内的驱动控制部110的详细结构的框图。如图6所示，驱动控制部110包括写入线计数器111、补偿对象线地址存储器112、匹配电路113、匹配计数器114、状态机115、图像数据/源极控制信号生成电路116和栅极控制信号生成电路117。来自外部的输入信号sin中的外部时钟信号clkin被供给至状态机115，rgb影像数据信号din被供给至图像数据/源极控制信号生成电路116。

状态机115是根据输入信号和现在的内部状态来决定输出信号和下一个内部状态的时序电路，具体而言，如下述那样工作。即，状态机115基于外部时钟信号clkin和匹配信号ms，输出控制信号s1、控制信号s2和监测使能信号mon_en。此外，状态机115输出用于将写入线计数器111初始化的清零信号clr和用于将匹配计数器114初始化的清零信号clr2。进一步，状态机115输出用于对补偿对象线地址存储器112中存储的补偿对象线地址addr进行更新的改写信号we。

图7是表示写入线计数器111的结构的框图。写入线计数器111如图7所示，包括：对从栅极控制信号生成电路117输出的时钟信号clk1的时钟脉冲的数量进行计数的第一计数器1111；对从栅极控制信号生成电路117输出的时钟信号clk2的时钟脉冲的数量进行计数的第二计数器1112；和将表示第一计数器1111的输出值与第二计数器1112的输出值之和的值作为写入计数值cntwl输出的加法器1113。这里，时钟信号clk1、clk2是与写入控制信号wctl中包含的时钟信号clk1、clk2相同的信号，在通常动作期间中，如图8所示那样变化，时钟信号clk1和时钟信号clk2相位相差180度。该写入线计数器111构成为，启动脉冲信号gsp的脉冲产生后，在第一次时钟信号clk1上升的时刻，写入计数值cntwl成为0。在第一次时钟信号clk1上升后，每当时钟信号clk1和时钟信号clk2中的任一个上升，写入计数值cntwl增加1。此外，从写入线计数器111输出的写入计数值cntwl由于来自状态机115的清零信号clr而初始化为0。

在图6所示的驱动控制部110的补偿对象线地址存储器112中存储有表示要接下来进行驱动电流的测定的行(补偿对象行)的地址(以下称为“补偿对象线地址”)addr。补偿对象线地址存储器112中存储的补偿对象线地址addr被从状态机115输出的改写信号we改写。另外，在本说明书中，假设表示补偿对象行为第几行的数值是由补偿对象线地址addr规定的来进行说明。例如，如果第5行为补偿对象行，则补偿对象线地址成为“5”。

匹配电路113判定从写入线计数器111输出的写入计数值cntwl与补偿对象线地址存储器112中存储的补偿对象线地址addr是否一致，输出表示其判定结果的匹配信号ms。另外，写入计数值cntwl和补偿对象线地址addr由相同的位数表示。在本实施方式中，如果写入计数值cntwl与补偿对象线地址addr一致，则匹配信号ms为高电平，如果两者不一致，则匹配信号ms为低电平。从匹配电路113输出的匹配信号ms被供给至状态机115和匹配计数器114。

图9是表示本实施方式的匹配电路113的结构的逻辑电路图。该匹配电路113包括4个exor电路(异或电路)71(1)～71(4)、4个反相器(逻辑非电路)72(1)～72(4)和1个and电路(逻辑与电路)73。exor电路71(1)～71(4)和反相器72(1)～72(4)一对一地对应。各exor电路71的一个输入端子被供给表示补偿对象线地址存储器112中存储的补偿对象线地址addr的4位数据中的1位数据作为第一输入数据in(a)。各exor电路71的另一个输入端子被供给从写入线计数器111输出的4位数据(写入计数值cntwl)中的1位数据作为第二输入数据in(b)。各exor电路71输出表示第一输入数据in(a)的逻辑值和第二输入数据in(b)的逻辑值的异或的值作为第一输出数据out(c)。各反相器72的输入端子被供给从对应的exor电路71输出的第一输出数据out(c)。各反相器72输出使第一输出数据out(c)的逻辑值反转后的值(即表示第一输出数据out(c)的逻辑值的逻辑非的值)作为第二输出数据out(d)。and电路73输出表示从反相器72(1)～72(4)输出的4个第二输出数据out(d)的逻辑与的值作为匹配信号ms。另外，这里举出比较4位数据的例子，但实际上，为了比较例如10位的数据，exor电路71和反相器72各设置10个。也就是说，只要随着写入控制线g1_wl的条数变多，增多exor电路71和反相器72的数量即可。另外，匹配电路113不限于图9所示的结构，例如可以为代替本实施方式的反相器72(1)～72(4)和and电路73而使用nor电路(或非电路)的结构。

另外，在本实施方式中，在启动脉冲信号gsp的脉冲产生后，基于时钟信号clk1、clk2，写入控制线g1_wl依次成为选择状态。此外，从写入线计数器111输出的写入计数值cntwl基于时钟信号clk1、clk2逐1增加。因此，写入计数值cntwl表示要为选择状态的写入控制线g1_wl的行的值。例如，在某时刻tx时钟信号clk1上升，写入计数值cntwl成为“50”时，从该时刻tx起1水平期间，第50行的写入控制线g1_wl(50)成为选择状态。此外，由于表示补偿对象行的补偿对象线地址addr存储于补偿对象线地址存储器112，所以写入计数值cntwl与补偿对象线地址addr一致的时刻成为特性检测处理期间的开始时刻。

在图6所示的驱动控制部110中，匹配计数器114输出匹配计数值cntm。该匹配计数值cntm在被初始化后(为“0”后)，每次匹配信号ms从低电平变化为高电平都被加上1。此外，从匹配计数器114输出用于识别是基于第一灰度等级p1进行了驱动电流的测定还是基于第二灰度等级p2进行了驱动电流的测定的灰度等级位置指示信号ps。另外，匹配计数器114由从状态机输出的清零信号clr2初始化。

图像数据/源极控制信号生成电路116基于来自外部的输入信号sin中包含的rgb影像数据信号din和从状态机115供给的控制信号s1输出源极控制信号sctl、数据信号da和ssd控制信号cssd。另外，控制信号s1包含例如指示补偿处理(用于补偿驱动晶体管的特性的偏差的一系列处理)的开始的信号。栅极控制信号生成电路117基于从状态机115供给的控制信号s2输出写入控制信号wctl、监测控制信号mctl和电压变动补偿控制信号cctl。另外，控制信号s2包含基于输入信号sin中含有的外部时钟信号clkin的信号，例如控制时钟信号clk1～clk4的时钟动作的信号和指示启动脉冲信号gsp、msp的脉冲的输出的信号。

<1.3.2灰度等级校正部＞

图1所示的结构中，显示控制电路100包含的灰度等级校正部130读出校正数据计算/存储部120中保持的校正数据dh(偏移值和增益值)，进行从驱动控制部110输出的数据信号da的校正。然后，灰度等级校正部130将通过校正得到的灰度等级电压作为数字影像信号dv输出。该数字影像信号dv被发送至数据侧驱动电路200。

<1.3.3校正数据计算/存储部＞

图10是表示显示控制电路100内的校正数据计算/存储部120的结构的框图。如图10所示，校正数据计算/存储部120包括ad转换器121、校正运算电路122、非易失性存储器123和缓冲存储器124。ad转换器121将从数据侧驱动电路200输出的监测电压vmo(模拟电压)转换为数字信号dmo。校正运算电路122基于数字信号dmo，求出用于灰度等级校正部130中的校正的校正数据(偏移值和增益值)。此时，为了判断从ad转换器121输出的数字信号dmo是基于第一灰度等级p1的数据还是基于第二灰度等级p2的数据，参照从匹配计数器114输出的灰度等级位置指示信号ps。校正运算电路122中求出的校正数据dh被保持于非易失性存储器123。详细而言，非易失性存储器123中保持各像素电路50的偏移值和增益值。在灰度等级校正部130中进行数据信号da的校正时，使用从非易失性存储器123暂时读出到缓冲存储器124中的校正数据dh。

<1.4写入控制线驱动电路的结构＞

图11是表示本实施方式的写入控制线驱动电路300的结构的框图。该写入控制线驱动电路300用移位寄存器3来实现。以与显示部500内的各写入控制线g1_wl一对一地对应的方式设置有移位寄存器3的各级。也就是说，在本实施方式中，写入控制线驱动电路300包括由1080级构成的移位寄存器3。另外，图11仅示出构成1080级中的从第(i-1)级至第(i+1)级的单元电路30(i-1)～30(i+1)。为了说明方便，假设i为偶数(图14、图18中也同样)。在移位寄存器3的各级(各单元电路)设置有用于接收时钟信号vclk的输入端子、用于接收置位信号s的输入端子、用于接收复位信号r的输入端子和用于输出表示各级的内部状态的状态信号q的输出端子。

如图11所示，被供给至移位寄存器3的各级(各单元电路)的输入端子的信号如下所述。第奇数级被供给时钟信号clk1作为时钟信号vclk，第偶数级被供给时钟信号clk2作为时钟信号vclk。此外，任意的级被供给从前一级输出的状态信号q作为置位信号s，且被供给从后一级输出的状态信号q作为复位信号r。其中，第一级(图11中未图示)被供给启动脉冲信号gsp作为置位信号s。另外，低电平电源电压vss(图11中未图示)被共用地供给至所有的单元电路30。从移位寄存器3的各级输出状态信号q。从各级输出的状态信号q被输出至对应的写入控制线g1_wl，并且作为复位信号r被输出至前一级，作为置位信号s被输出至后一级。

图12是表示构成写入控制线驱动电路300的移位寄存器3的单元电路30的结构(移位寄存器3的1级的结构)的电路图。如图12所示，单元电路30包括4个晶体管t31～t34。此外，单元电路30除了低电平电源电压vss用的输入端子之外，还具有3个输入端子31～33和1个输出端子38。这里，对接收置位信号s的输入端子标注标记“31”，对接收复位信号r的输入端子标注标记“32”，对接收时钟信号vclk的输入端子标注标记“33”。此外，对输出状态信号q的输出端子标注标记“38”。在晶体管t32的栅极端子-漏极端子间形成有寄生电容cgd，在晶体管t32的栅极端子-源极端子间形成有寄生电容cgs。晶体管t31的源极端子、晶体管t32的栅极端子和晶体管t34的漏极端子彼此连接。另外，以下将它们彼此连接的区域(配线)称为“第一节点”。对第一节点标注标记“n1”。

晶体管t31的栅极端子和漏极端子与输入端子31连接(即成为二极管连接)，源极端子与第一节点n1连接。晶体管t32的栅极端子与第一节点n1连接，漏极端子与输入端子33连接，源极端子与输出端子38连接。晶体管t33的栅极端子与输入端子32连接，漏极端子与输出端子38连接，源极端子与低电平电源电压vss用的输入端子连接。晶体管t34的栅极端子与输入端子32连接，漏极端子与第一节点n1连接，源极端子与低电平电源电压vss用的输入端子连接。

接着，对该单元电路30的功能进行说明。晶体管t31当置位信号s变为高电平时，使第一节点n1的电位向高电平变化。晶体管t32当第一节点n1的电位变为高电平时，将时钟信号vclk的电位供给至输出端子38。晶体管t33当复位信号r变为高电平时，使输出端子38的电位向低电平电源电压vss的电位变化。晶体管t34当复位信号r变为高电平时，使第一节点n1的电位向低电平电源电压vss的电位变化。

参照图12和图13对单元电路30的基本的动作进行说明。被作为时钟信号vclk供给至单元电路30的时钟信号clk1、clk2的波形如图8所示(其中，除去特性检测处理期间)。如图13所示，在时刻t20之前的期间，第一节点n1的电位和状态信号q的电位(输出端子38的电位)成为低电平。此外，输入端子33被供给每隔规定期间成为高电平的时钟信号vclk。另外，关于图13，实际的波形会产生些许延迟，但这里示出理想的波形。

当到达时刻t20时，对输入端子31供给置位信号s的脉冲。晶体管t31如图12所示，为二极管连接，因此，通过该置位信号s的脉冲，晶体管t31成为导通状态。由此，第一节点n1的电位上升。

当到达时刻t21时，时钟信号vclk从低电平变化为高电平。此时，复位信号r为低电平，因此晶体管t34为断开状态。因此，第一节点n1成为浮置状态。如上所述，晶体管t32的栅极端子-漏极端子间形成有寄生电容cgd，晶体管t32的栅极端子-源极端子间形成有寄生电容cgs。因此，由于自举效应，第一节点n1的电位大幅上升。其结果是，晶体管t32的栅极端子被施加大的电压。由此，状态信号q的电位(输出端子38的电位)上升到时钟信号vclk的高电平的电位。另外，在时刻t21～时刻t22的期间中，复位信号r为低电平。因此，晶体管t33维持在断开状态，因而在该期间中，状态信号q的电位不会降低。

当到达时刻t22时，时钟信号vclk从高电平变化到低电平。由此，随着输入端子33的电位的降低，状态信号q的电位降低，进一步通过寄生电容cgd、cgs，第一节点n1的电位也降低。此外，在时刻t22，输入端子32被供给复位信号r的脉冲。由此，晶体管t33和晶体管t34成为导通状态。由于晶体管t33成为导通状态，状态信号q的电位降低到低电平，由于晶体管t34成为导通状态，第一节点n1的电位降低到低电平。

考虑上述这样的单元电路30的动作和图11所示的移位寄存器3的结构，可知在通常动作期间进行如下动作。当移位寄存器3的第一级被供给作为置位信号s的启动脉冲信号gsp的脉冲时，基于时钟信号clk1、clk2，将从各级输出的状态信号q中包含的移位脉冲从第0级向后续的级依次传递。此外，从各级输出的状态信号q被输出至对应的写入控制线g1_wl。因此，随着移位脉冲的传递，写入控制线g1_wl逐条(1条1条地)依次成为选择状态。像这样，在通常动作期间，写入控制线g1_wl逐条依次成为选择状态。

另外，单元电路30的结构不限定于图12所示的结构(包含4个晶体管t31～t34的结构)。一般而言，为了实现驱动性能的提高、可靠性的提高，单元电路30包含多于4个的数量的晶体管。在这种情况下，也能够应用本发明。

<1.5监测控制线驱动电路的结构＞

图14是表示本实施方式的监测控制线驱动电路400的结构的框图。该监测控制线驱动电路400用移位寄存器4来实现。以与显示部500内的各监测控制线g2_mon一对一地对应的方式，设置有移位寄存器4的各级。即，在本实施方式中，监测控制线驱动电路400包括由1080级构成的移位寄存器4。另外，图14中仅示出构成1080级中的从第(i-1)级至第(i+1)级的单元电路40(i-1)～40(i+1)。在移位寄存器4的各级(各单元电路)设置有用于接收时钟信号vclk的输入端子、用于接收置位信号s的输入端子、用于接收复位信号r的输入端子、用于输出状态信号q的输出端子和用于输出输出信号q2的输出端子。

如图14所示，被供给至移位寄存器4的各级(各单元电路)的输入端子的信号如下所述。第奇数级被供给时钟信号clk3作为时钟信号vclk，第偶数级被供给时钟信号clk4作为时钟信号vclk。此外，任意的级被供给从前一级输出的状态信号q作为置位信号s，且被供给从后一级输出的状态信号q作为复位信号r。其中，第一级(图14中未图示)被供给启动脉冲信号msp作为置位信号s。另外，低电平电源电压vss(图14中未图示)被共用地供给至所有的单元电路40。此外，所有的单元电路40被共用地供给监测使能信号mon_en(图14中未图示)。从移位寄存器4的各级输出状态信号q和输出信号q2。从各级输出的状态信号q被作为复位信号r供给至前一级，并且作为置位信号s供给至后一级。从各级输出的输出信号q2被输出至对应的监测控制线g2_mon。另外，在通常动作期间中，时钟信号clk3和时钟信号clk4如图15所示那样变化。

图16是表示构成监测控制线驱动电路400的移位寄存器4的单元电路40的结构(移位寄存器4的1级的结构)的电路图。如图16所示，单元电路40包括5个晶体管t41～t44、t49。此外，单元电路40除了低电平电源电压vss用的输入端子之外，还具有4个输入端子41～44和2个输出端子48、49。图16的晶体管t41～t44、输入端子41～43和输出端子48分别相当于图12的晶体管t31～t34、输入端子31～33和输出端子38。也就是说，单元电路40除了以下点之外，为与单元电路30相同的结构。单元电路40设置有输出端子48之外的输出端子49。此外，单元电路40设置有以漏极端子与输出端子48连接，源极端子与输出端子49连接，栅极端子被供给监测使能信号mon_en的方式构成的晶体管t49。另外，与构成写入控制线驱动电路300的移位寄存器3的单元电路30同样地，该单元电路40也不限于图16所示的结构。

如上所述，除了设置有输出端子49和晶体管t49之外，单元电路40为与单元电路30相同的结构。此外，移位寄存器4被供给图15所示的波形的时钟信号clk3、clk4。根据以上所述，基于时钟信号clk3、clk4，从移位寄存器4的各级输出的状态信号q依次成为高电平。这里，关注任意的单元电路40时，如果监测使能信号mon_en成为低电平，则晶体管t49成为断开状态。此时，即使状态信号q成为高电平，输出信号q2也能够维持在低电平。因此，与该单元电路40对应的监测控制线g2_mon不会成为选择状态。与之相对，如果监测使能信号mon_en成为高电平，则晶体管t49成为导通状态。此时，如果状态信号q成为高电平，则输出信号q2也成为高电平。由此，与该单元电路40对应的监测控制线g2_mon也成为选择状态。

这里，参照图17对监测使能信号mon_en的向单元电路40内的晶体管t49的供给方式进行说明。如图17所示，被供给至晶体管t49的监测使能信号mon_en从延迟电路1151输出。该延迟电路1151设置于显示控制电路100的驱动控制部110内的状态机115中。当从写入线计数器111输出的写入计数值cntwl与存储于补偿对象线地址存储器112的补偿对象线地址addr一致时，匹配信号ms从低电平变化为高电平。延迟电路1151使匹配信号ms的波形延迟1水平期间。由此得到的信号被作为监测使能信号mon_en从延迟电路1151输出。如以上那样，在匹配信号ms从低电平变化为高电平的时刻起1水平期间后，被供给至晶体管t49的监测使能信号mon_en成为高电平。

<1.6电压变动补偿线驱动电路的结构＞

图18是表示本实施方式的电压变动补偿线驱动电路350的结构的框图。该电压变动补偿线驱动电路350用移位寄存器35sr来实现。以与显示部500内的各电压变动补偿线g3_cnt一对一地对应的方式设置有移位寄存器35sr的各级。也就是说，在本实施方式中，电压变动补偿线驱动电路350包含由1080级构成的移位寄存器35sr。另外，在图18中仅示出1080级中的从第(i-1)级至第(i+1)级的单元电路35(i-1)～35(i+1)。在移位寄存器35sr的各级(各单元电路)设置有用于接收时钟信号vclk的输入端子、用于接收置位信号s的输入端子、用于接收复位信号r的输入端子、用于接收将输出信号复位的清零信号clr的输入端子、用于输出状态信号q的输出端子和用于输出输出信号q2的输出端子。

如图18所示，被供给至移位寄存器35sr的各级(各单元电路)的输入端子的信号如下所述。第奇数级被供给时钟信号clk5作为时钟信号vclk，第偶数级被供给时钟信号clk6作为时钟信号vclk。此外，任意的级被供给从前一级输出的状态信号q作为置位信号s，且被供给从后一级输出的状态信号q作为复位信号r。其中，第一级(图18中未图示)被供给启动脉冲信号csp作为置位信号s。另外，低电平电源电压vss和计数器电压vcnt(图18中未图示)被共用地供给至所有的单元电路35。此外，所有的单元电路35被共用地供给下拉信号cpd作为清零信号clr。从移位寄存器35sr的各级输出状态信号q和输出信号q2，其中，输出信号q2被向对应的电压变动补偿线g3_cnt输出。另外，在通常动作期间中，时钟信号clk5和时钟信号clk6如图19所示那样变化。

图20是表示构成电压变动补偿线驱动电路350的移位寄存器35sr的单元电路35的结构(移位寄存器35sr的1级的结构)的电路图。如图20所示，单元电路35包括6个晶体管t351～t356。此外，单元电路35除了低电平电源电压vss用的输入端子之外，还具有5个输入端子351～354、357和2个输出端子355、356。图20的晶体管t351～t354、输入端子351～353和输出端子355分别相当于图12的晶体管t31～t34、输入端子31～33和输出端子38。也就是说，单元电路35除了以下的点之外，为与单元电路30相同的结构。在单元电路35设置有输出端子355之外的输出端子356。此外，在单元电路35设置有以栅极端子与输出端子355连接，源极端子与输出端子356连接，漏极端子被供给计数器电压vcnt的方式构成的晶体管t355。进一步，在单元电路35设置有以漏极端子与晶体管t355的源极端子连接，源极端子被供给低电平电源电压vss，栅极端子被供给下拉信号cpd的方式构成的晶体管t356。另外，与构成写入控制线驱动电路300的移位寄存器3的单元电路30同样地，该单元电路35也不限定于图20所示的结构。

如上所述，除了设置有输入端子354、357、输出端子356、晶体管t355和晶体管t356这一点之外，单元电路35为与单元电路30相同的结构。此外，移位寄存器35sr被供给图19所示的波形的时钟信号clk5、clk6。根据以上所述，基于时钟信号clk5、clk6，从移位寄存器35sr的各级输出的状态信号q依次成为高电平。另外，关于作为清零信号clr输入的下拉信号cpd和状态信号q与输出信号q2之间的关系将在后文叙述。

<1.7显示控制电路的控制处理＞

接着，对为了使写入控制线驱动电路300和监测控制线驱动电路400进行期望的动作而在显示控制电路100中进行的控制处理进行说明。在各帧期间，在监测使能信号mon_en为低电平，且补偿对象线地址存储器112中设定有表示补偿对象行的补偿对象线地址addr，并且写入线计数器111被初始化的状态下，输出指示写入控制线驱动电路300的动作开始的启动脉冲信号gsp的脉冲。此外，从启动脉冲信号gsp的脉冲输出起1水平期间后，输出指示监测控制线驱动电路400的动作开始的启动脉冲信号msp的脉冲。启动脉冲信号gsp的脉冲输出后，基于时钟信号clk1、clk2，写入计数值cntwl增加。另外，在进行像素电路50内的驱动晶体管t2的特性补偿(电流测定)的帧期间(图6所示的补偿对象线地址存储器112中设定有适当的值作为补偿对象线地址的帧期间)，电压变动补偿线驱动电路350停止动作，电压变动补偿线驱动电路350的输出信号全部为低电平且为高阻抗状态。因此，在这样的帧期间，显示控制电路100将时钟信号clk5、clk6和下拉信号cpd维持在低电平(非有效)。关于没有进行上述驱动晶体管t2的特性补偿(电流测定)的帧期间中的由显示控制电路100进行的电压变动补偿线驱动电路350的控制动作将在后文叙述。

如上所述，匹配电路113判定从写入线计数器111输出的写入计数值cntwl与存储于补偿对象线地址存储器112的补偿对象线地址addr是否一致。并且，在写入计数值cntwl与补偿对象线地址addr一致时，被供给至状态机115的匹配信号ms从低电平向高电平变化。此时，由状态机115进行以下这样的控制。另外，写入计数值cntwl与补偿对象线地址addr一致的时刻成为特性检测处理期间的开始时刻。

(a)对时钟信号clk1、clk2的控制

在写入计数值cntwl与补偿对象线地址addr一致的时刻的1水平期间后，时钟信号clk1和时钟信号clk2这两者都成为低电平。然后，在整个电流测定期间，基于时钟信号clk1、clk2的时钟动作成为停止状态。电流测定期间结束后，时钟信号clk1、clk2的状态返回紧临电流测定期间开始之前的状态。

(b)对时钟信号clk3、clk4的控制

在写入计数值cntwl与补偿对象线地址addr一致的时刻的1水平期间后，使时钟信号clk3和时钟信号clk4这两者与通常同样地变化。然后，在整个电流测定期间，基于时钟信号clk3、clk4的时钟动作为停止状态。在电流测定期间结束后，基于时钟信号clk3、clk4的时钟动作再次开始。

(c)对监测使能信号mon_en的控制

在写入计数值cntwl与补偿对象线地址addr一致的时刻的1水平期间后，监测使能信号mon_en为高电平。然后，在整个电流测定期间，监测使能信号mon_en维持在高电平。在电流测定期间结束后，使监测使能信号mon_en为低电平。

换而言之，由显示控制电路100内的驱动控制部110进行如下的控制处理。驱动控制部110以如下方式控制时钟信号clk1、clk2，即：在电流测定期间的开始时刻和结束时刻，仅2个时钟信号clk1、clk2中的被供给至与补偿对象行对应的单元电路30的时钟信号的电位变化，且在整个电流测定期间，基于时钟信号clk1、clk2的时钟动作停止。此外，驱动控制部110以如下方式控制时钟信号clk3、clk4，即：在电流测定期间的开始时刻，时钟信号clk3、clk4的电位变化后，在整个电流测定期间，基于时钟信号clk3、clk4的时钟动作停止。进一步，驱动控制部110仅在电流测定期间，使监测使能信号mon_en有效。

<1.8写入控制线驱动电路的动作＞

基于显示控制电路100中的上述控制处理的内容，对特性检测处理期间附近的写入控制线驱动电路300的动作进行说明。图21是用于说明写入控制线驱动电路300的动作的时序图。另外，假设第n行被设定为补偿对象行。

当到达时刻t1时，第(n-1)行的写入控制线g1_wl(n-1)成为选择状态。由此，在第(n-1)行，进行通常的数据写入。此外，第(n-1)行的写入控制线g1_wl(n-1)成为选择状态，由此在移位寄存器3内的第n级的单元电路30(n)，第一节点n1(n)的电位上升。另外，直至紧临时刻t2之前的时刻，补偿对象线地址addr与写入计数值cntwl不一致。

当到达时刻t2时，时钟信号clk1上升。由此，在第n级的单元电路30(n)中，第一节点n1(n)的电位进一步上升。其结果是，第n行的写入控制线g1_wl(n)成为选择状态。在该选择状态，第n行的各像素电路50被写入补偿前数据。此外，在时刻t2，第n行的写入控制线g1_wl(n)成为选择状态，由此在移位寄存器3内的第(n+1)级的单元电路30(n+1)，第一节点n1(n+1)的电位上升。

此外，在时刻t2，时钟信号clk1上升，由此，补偿对象线地址addr与写入计数值cntwl一致。由此，显示控制电路100在从时刻t2起的1水平期间后的时刻t3使时钟信号clk1下降，然后，直到电流测定期间的结束时刻(时刻t4)为止，使基于时钟信号clk1、clk2的时钟动作停止。也就是说，在时刻t3～时刻t4的期间中，时钟信号clk1和时钟信号clk2维持在低电平。

另外，在时刻t3，由于时钟信号clk1下降，在第n级的单元电路30(n)中，第一节点n1(n)的电位降低。此外，在时刻t3，时钟信号clk2不上升，因此第(n+1)行的写入控制线g1_wl(n+1)不成为选择状态。因此，第n级的单元电路30(n)不被输入高电平的复位信号r。因此，紧随时刻t3之后的时刻的第n级的单元电路30(n)内的第一节点n1(n)的电位与紧随时刻t2之后的时刻的电位几乎相等。

在时刻t3～时刻t4的期间(电流测定期间)，进行用于检测驱动晶体管的特性的驱动电流的测定。在该电流测定期间，基于时钟信号clk1、clk2的时钟动作停止。因此，在电流测定期间中，第n级的单元电路30(n)内的第一节点n1(n)的电位被维持。

当到达电流测定期间的结束时刻即时刻t4时，显示控制电路100使基于时钟信号clk1、clk2的时钟动作再次开始。此时，使时钟信号clk1和时钟信号clk2中的在电流测定期间的开始时刻(时刻t3)下降的信号(图21所示的例子中是时钟信号clk1)上升。这样，在时刻t4，时钟信号clk1上升，因此在第n级的单元电路30(n)中，第一节点n1(n)的电位上升。其结果是，第n行的写入控制线g1_wl(n)成为选择状态。此时，第n行的各像素电路50被写入补偿后数据。

当到达时刻t5时，时钟信号clk1下降，时钟信号clk2上升。在该时刻t5以后的期间，写入控制线g1_wl逐行(1行1行地)成为选择状态。由此，逐行进行通常的数据写入。

<1.9监测控制线驱动电路的动作＞

基于显示控制电路100中的上述控制处理的内容，对特性检测处理期间附近的监测控制线驱动电路400的动作进行说明。图22是用于说明监测控制线驱动电路400的动作的时序图。另外，这里也假设第n行被设定为补偿对象行。

在监测控制线驱动电路400中，基于时钟信号clk3和时钟信号clk4，从移位寄存器4内的各单元电路40输出的状态信号q依次在1水平期间成为高电平。例如，在时刻t1～时刻t2的期间，从第(n-2)级的单元电路40(n-2)输出的状态信号q(n-2)成为高电平，在时刻t2～时刻t3的期间，从第(n-1)级的单元电路40(n-1)输出的状态信号q(n-1)成为高电平。但是，在仅临时刻t3之前的时刻以前的期间，监测使能信号mon_en成为低电平，因此，第(n-2)行的监测控制线g2_mon(n-2)、第(n-1)行的监测控制线g2_mon(n-1)不成为选择状态。

当到达时刻t2时，补偿对象线地址addr与写入计数值cntwl一致。由此，显示控制电路100在从时刻t2起的1水平期间后的时刻t3，使监测使能信号mon_en从低电平变化到高电平。其结果是，在时刻t3，所有的单元电路40内的晶体管t49成为导通状态。此外，在时刻t3，从第n级的单元电路40(n)输出的状态信号q(n)成为高电平。根据以上所述，从第n级的单元电路40(n)输出的输出信号q2(n)成为高电平，第n行的监测控制线g2_mon(n)成为选择状态。

此外，显示控制电路100在时刻t3使时钟信号clk3和时钟信号clk4的值变化后，在整个电流测定期间(时刻t3～时刻t4的期间)，使基于时钟信号clk3、clk4的时钟动作停止。在图22所示的例子中，在时刻t3，时钟信号clk3从低电平向高电平变化，时钟信号clk4从高电平向低电平变化，因此在电流测定期间中，时钟信号clk3维持在高电平，时钟信号clk4维持在低电平。这样，基于时钟信号clk3、clk4的时钟动作停止，因此在整个电流测定期间，第n行的监测控制线g2_mon(n)维持在选择状态。

当到达电流测定期间的结束时刻即时刻t4时，显示控制电路100使监测使能信号mon_en从高电平变化至低电平，并且使基于时钟信号clk3、clk4的时钟动作再次开始。在时刻t4～时刻t5的期间，从第(n+1)级的单元电路40(n+1)输出的状态信号q(n+1)成为高电平，而监测使能信号mon_en成为低电平，因此第(n+1)行的监测控制线g2_mon(n+1)不成为选择状态。同样地，在时刻t5以后的期间，任一监测控制线g2_mon都不成为选择状态。

<1.10电压变动补偿线驱动电路的动作＞

如上所述，在进行像素电路50内的驱动晶体管的特性补偿(电流测定)的帧期间，电压变动补偿线驱动电路350停止动作。以下，对不进行像素电路50内的驱动晶体管t2的特性补偿的帧期间中的电压变动补偿线驱动电路350的动作进行说明。图23是用于说明该情况下的电压变动补偿线驱动电路350的动作的时序图。

在写入控制线驱动电路300中，在启动脉冲信号gsp的脉冲产生后，首先在时钟信号clk1上升的时刻t3从第一级的单元电路30(0)输出的状态信号q(0)成为高电平，接着在时钟信号clk1下降的时刻t5成为低电平。在该时钟信号clk1下降的时刻t5，时钟信号clk2上升，由此从第二级的单元电路30(1)输出的状态信号q(1)成为高电平。这样，写入控制线驱动电路300内的移位寄存器3的各级的状态信号q依次在1水平期间成为高电平。与此相应地，如图23所示，写入控制线g1_wl(0)、g1_wl(1)、g1_wl(2)、……、g1_wl(1079)依次在1水平期间成为选择状态(写入控制线g1_wl的电压成为高电平)。

指示电压变动补偿线驱动电路350的动作开始的启动脉冲信号csp的脉冲在从写入控制线驱动电路300的启动脉冲信号gsp的脉冲上升的时刻t1起经过了比1水平期间稍短的时间后的时刻t2被输出。在电压变动补偿线驱动电路350中，该启动脉冲信号csp的脉冲产生后，首先在时钟信号clk5上升的时刻t4，从第一级的单元电路35(0)输出的状态信号q(0)成为高电平，接着，在时钟信号clk5下降的时刻t6成为低电平。在该时钟信号clk5下降的时刻t6，时钟信号clk6上升，由此，从第二级的单元电路35(1)输出的状态信号q(1)成为高电平。这样，电压变动补偿线驱动电路350内的移位寄存器35sr的各级的状态信号q依次在1水平期间成为高电平。这里，考虑到下拉信号cpd在垂直回描期间以外为低电平，如图20所示那样构成的各单元电路35中，输出信号q2在状态信号q为高电平时，成为作为高电平的计数器电压vcnt，在状态信号q为低电平时，成为高阻抗状态。因此，在各单元电路35中，输出信号q2一旦成为高电平(计数器电压vcnt)，即使状态信号q成为低电平，也由与输出端子356连接的电压变动补偿线g3_cnt的电容维持其高电平(计数器电压vcnt)，然后，在垂直回描期间当下拉信号cpd成为高电平时，成为低电平。与此相应地，电压变动补偿线g3_cnt(0)、g3_cnt(1)、g3_cnt(2)、……、g3_cnt(1079)如图23所示，以1水平期间间隔依次成为选择状态(电压变动补偿线g3_cnt的电压成为计数器电压vcnt)，然后，在垂直回描期间，当下拉信号cpd成为高电平时，成为非选择状态(电压变动补偿线g3_cnt的电压成为低电平)。

另外，在电压变动补偿线驱动电路350像上述那样动作的帧期间，监测使能信号mon_en被维持在低电平，因此无论各监测控制线驱动电路400内的各单元电路40的状态信号q如何，监测控制线g2_mon(0)～g2_mon(1079)全部被维持在非选择状态(监测控制线g2_mon的电压为低电平)(参照图14、图16、图23)。

<1.11用于向像素电路写入像素数据的动作＞

图24是用于说明向像素电路50写入像素数据的动作的信号波形图。该动作在电压变动补偿线驱动电路350进行动作的帧期间(不进行像素电路50的驱动晶体管t2的特性补偿的帧期间)进行。

在该帧期间，来自显示控制电路100的输入输出控制信号dwt是高电平，数据侧驱动电路200中的各信号分离器252的输入端子与数据电压输出单元电路211d连接(图4、图5)，由此，数据侧驱动电路200作为数据线驱动电路210起作用。写入控制线g1_wl和电压变动补偿线g3_cnt由该数据线驱动电路210和电压变动补偿线驱动电路350以上述的图23所示的方式驱动。图24示出该帧期间内的1水平期间，即第i行的写入控制线g1_wl(i)成为选择状态的期间中的用于进行像素数据写入的各种信号的变化。以下，参照图4和图24，对该水平期间中的用于像素数据向像素电路50的写入的动作进行说明。

构成从显示控制电路100被施加至各信号分离器252的ssd控制信号cssd的红像素连接控制信号rssd、绿像素连接控制信号gssd和蓝像素连接控制信号bssd为了对构成各组的3条数据线slri、slgi、slbi进行分时驱动，在各水平期间成为高电平(有效)规定期间。例如如图24所示，这些连接控制信号rssd、gssd、bssd在第i行的写入控制线g1_wl(i)成为选择状态的水平期间，依次在比1水平期间的1/3的长度稍短的期间成为高电平。

在红像素连接控制信号rssd成为高电平的期间(ta～tb)，各模拟影像信号dj作为红像素数据信号drj被从数据线驱动电路210(的第j个数据电压输出单元电路211d)经对应的信号分离器252中的导通状态的第一晶体管swr供给至红像素数据线slrj(j＝0～m)。各红像素数据线slrj具有在与其他电极(构成写入控制线g1_wl或监测控制线g2_mon、电压变动补偿线等的电极)之间形成的电容(以下称为“数据线电容”)csl(各绿像素数据线slgj和各蓝像素数据线slbj也同样地分别具有数据线电容csl)，因此被该红像素数据信号drj充电，保持该红像素数据信号drj的电压vrdata作为像素数据。

当第i行的写入控制线g1_wl(i)成为选择状态时，在与该写入控制线g1_wl(i)连接的像素电路50r、50g、50b(以下称为“选择像素电路50”)，晶体管t1成为导通状态。由此，作为红像素数据信号drj被供给至数据线slrj的模拟影像信号dj经晶体管t1被供给至驱动晶体管t2的栅极端子，对作为电压保持电容的电容器cst进行充电。其结果是，选择像素电路50中的红像素电路(以下称为“选择红像素电路”)50r的驱动晶体管t2的栅极端子的电压(以下称为“选择红像素栅极电压”)vgr与该模拟影像信号dj的电压vrdata相等。

然后，当红像素连接控制信号rssd成为低电平(非有效)时，各信号分离器252中的第一晶体管swr成为断开状态，各模拟影像信号drj向红像素数据线slrj的供给被切断。此时的红像素连接控制信号rssd从高电平向低电平的电压变化，通过第一晶体管swr的栅极端子与漏极端子(与红像素数据线slrj连接的导通端子)之间形成的寄生电容cssdr，对红像素数据线slrj中保持的数据线电压vr造成影响(参照图4)。也就是说，由于与各红像素数据线slrj连接的第一晶体管swr从导通状态变化为断开状态时产生的馈通现象，数据线电压vsl＝vr降低(以下，将此时的电压降低量称为“红像素写入时的第一馈通电压”或仅称为“第一馈通电压”，用标记“δvr1”表示)。与此相应地，如图24所示，选择红像素栅极电压vgr也降低第一馈通电压δvr1。

在绿像素连接控制信号gssd成为高电平的期间(tb～tc)，在各信号分离器252中，第二晶体管swg成为导通状态，因此各模拟影像信号dj作为绿像素数据信号dgj被供给至绿像素数据线slgj(j＝0～m)，各绿像素数据线slgj保持该绿像素数据信号dgj的电压vgdata。其结果是，与选择状态的写入控制线g1_wl(i)连接的像素电路50，即选择像素电路50中的绿像素电路(以下称为“选择绿像素电路”)50g的驱动晶体管t2的栅极端子的电压(以下称为“选择绿像素栅极电压”)vgg与该模拟影像信号dj的电压vgdata相等。

然后，当绿像素连接控制信号gssd成为低电平(非有效)时，由于在第二晶体管swg的栅极端子与漏极端子(与绿像素数据线slgj连接的导通端子)之间形成的寄生电容cssdg所引起的馈通现象(参照图4)，数据线电压vsl＝vg降低(以下将此时的电压降低量称为“绿像素写入时的第一馈通电压”或仅称为“第一馈通电压”，用标记“δvg1”表示)。与此相应地，如图24所示，选择绿像素栅极电压vgg也降低第一馈通电压δvg1。

在蓝像素连接控制信号bssd成为高电平的期间(tc～td)，在各信号分离器252中，第三晶体管swb成为导通状态，因此各模拟影像信号dj作为蓝像素数据信号dbj被供给至蓝像素数据线slbj(j＝0～m)，各蓝像素数据线slbj保持该蓝像素数据信号dbj的电压vbdata。其结果是，选择像素电路50中的蓝像素电路(以下称为“选择蓝像素电路”)50b的驱动晶体管t2的栅极端子的电压(以下称为“选择蓝像素栅极电压”)vgb与该模拟影像信号dj的电压vbdata相等。

然后，当蓝像素连接控制信号bgssd成为低电平(非有效)时，由于第三晶体管swb的栅极端子与漏极端子(与蓝像素数据线slbj连接的导通端子)之间形成的寄生电容cssdb所引起的馈通现象(参照图4)，数据线电压vsl＝vb降低(以下将此时的电压降低量称为“蓝像素写入时的第一馈通电压”或仅称为“第一馈通电压”，用标记“δvb1”表示)。与此相应地，如图24所示，选择蓝像素栅极电压vgb也降低第一馈通电压δvb1。

由于在紧临现帧期间之前的垂直回描期间，下拉信号cpd成为高电平，因此电压变动补偿线g3_cnt(0)～g3_cnt(1079)全部成为非选择状态(电压变动补偿线g3_cnt的电压为低电平)(参照图18、图20)。然后，如图23所示，在电压变动补偿线g3_cnt(0)在比对应的写入控制线g1_wl(0)成为选择状态后成为非选择状态的时刻(t5)提前规定施加tcnt的时刻(t4)，变化为选择状态(电压变动补偿线g3_cnt(i)的电压变化为作为高电平的计数器电压vcnt)。图24所示的信号波形图中，写入控制线g1_wl(0)成为非选择状态的时刻(t5)相当于时刻tf，电压变动补偿线g3_cnt(0)成为选择状态的时刻(t4)相当于时刻te。如图24所示，在各水平期间内，在比连接控制信号rssd、gssd、bssd依次成为高电平后全部成为低电平的时刻td靠后的时刻te，电压变动补偿线g3_cnt(i)成为选择状态。写入控制线g1_wl(i)在其后的时刻tf成为非选择状态。

在电压变动补偿线g3_cnt(i)成为选择状态的上述时刻te，电压变动补偿线g3_cnt(i)的电压向与用于使第一晶体管swr、第二晶体管swg和第三晶体管swb从导通状态向断开状态变化的连接控制信号rssd、gssd、bssd的电压变化相反的方向变化。也就是说，电压变动补偿线g3_cnt(i)的电压从低电平向高电平(计数器电压vcnt)变化。由图4所示的像素电路50r、50g、50b的结构可知，该电压变动补偿线g3_cnt(i)的电压变化(电压上升)通过作为电压变动补偿电容的电容器ccnt向使数据线电压vr、vg、vb上升的方向起作用。因此，通过预先适当地设定各选择像素电路50r、50g、50b内的电容器ccnt的电容值和来自逻辑电源630的计数器电压vcnt的值，能够抵消或充分补偿数据线slrj、slgj、slbj的电压降低。也就是说，能够抵消或充分补偿与数据线slrj、slgj、slbj的电压分别相等的作为选择红像素栅极电压vgr、选择绿像素栅极电压vgg、选择蓝像素栅极电压vgb的降低量的第一馈通电压δvr1、δvg1、δvb1(详细情况将在后文叙述)。另外，从由模拟影像信号di进行的各数据线slr、slg、slb的电容csl的充电的观点来看，在1水平期间内，各连接控制信号rssd、gssd、bssd成为高电平的期间越长越好。因此，上述规定时间tcnt＝t5-t4＝tf-te以在通过电压变动补偿线g3_cnt(i)的电压变化(电压上升)能够可靠地补偿第一馈通电压δvr1、δvg1、δvb1的范围内充分地短的方式设定。

显示控制电路100的驱动控制部110构成为，生成使写入控制线g1_wl(i)和电压变动补偿线g3_cnt(i)的选择状态/非选择状态的变化以及连接控制信号rssd、gssd、bssd的电平的变化为图24所示的上述时序那样的源极控制信号sctl、电压变动补偿控制信号cctl和连接控制信号rssd、gssd、bssd(参照图1、图6、图23)。

如图24所示，在第i行的写入控制线g1_wl(i)变化为非选择状态的上述时刻tf，该写入控制线g1_wl(i)的电压从高电平向低电平变化，该电压变化在各选择像素电路50r、50g、50b中，通过输入晶体管t1的栅极端子与漏极端子之间形成的寄生电容cgd2对驱动晶体管的栅极端子的电压造成影响。也就是说，由于选择红像素电路50r、选择绿像素电路50g和选择蓝像素电路50b中的输入晶体管t1从导通状态变化至断开状态时产生的馈通现象，选择红像素栅极电压vgr、选择绿像素栅极电压vgg和选择蓝像素栅极电压vgb分别降低电压δvr2、δvg2、δvb2(以下将此时的电压降低量称为“第二馈通电压”)。

以后，在这些选择红像素电路50r、选择绿像素电路50g、选择蓝像素电路50b中，由作为电压保持电容的电容器cst分别维持该降低后的选择红像素栅极电压vgr、选择绿像素栅极电压vgg、选择蓝像素栅极电压vgb。由此，基于这些选择红像素栅极电压vgr、选择绿像素栅极电压vgg、选择蓝像素栅极电压vgb，在像素电路50r、50g、50b中，与保持于电容器cst的电压相应的电流ioelr、ioelg、ioelb分别流入有机el元件oled，有机el元件oled分别以与这些电流ioelr、ioelg、ioelb相应的亮度发光。

然后，接下来在第i行的写入控制线g1_wl(i)再次成为选择状态时，通过从数据线驱动电路210经各信号分离器252新作为红像素数据信号drj、绿像素数据信号dgj、蓝像素数据信号dbj被供给的模拟影像信号dj，改写这些选择红像素栅极电压vgr、选择绿像素栅极电压vgg、选择蓝像素栅极电压vgb。

另外，图25是表示作为本实施方式的基本的结构的电路图，即是表示没有设置电压变动补偿线g3_cnt和与其连接的晶体管t4的情况的像素电路50r、50g、50b和信号分离器252的电路图。在这样的情况下，表示像素数据向像素电路的写入动作的信号波形成为图26所示的波形，通过馈通现象，产生数据线电压vsl和选择像素栅极电压vgx(x＝r、g、b)的降低(第一馈通电压δvx1和第二馈通电压δvx2)，这些降低没有被补偿。

<1.12用于测定像素电路中的驱动电流的动作＞

图27是表示进行像素电路50内的驱动晶体管的特性补偿(电流测定)的帧期间中的写入控制线g1_wl、监测控制线g2_mon、电压变动补偿线g3_cnt的状态变化(选择状态/非选择状态的变化)的时序图。图28是用于说明进行像素电路50内的电流测定的动作的局部电路图，示出本实施方式中的显示部500、分离信号电路250和数据侧驱动电路200中的与由3条数据线slrj、slgj、slbj构成的一组数据线群的驱动对应的部分的结构。

图28示出在图4所示的电路中，将输入输出控制信号dwt从高电平变为低电平时的连接结构(寄生电容cgd2、cssdr等省略)，图28所示的电路中，电流测定单元电路211m与信号分离器252连接。图28所示的电路中的数据侧单元电路211能够为例如图29所示的结构。图29示出在图5所示的数据侧单元电路211中将输入输出控制信号dwt从高电平变为低电平时的连接结构。在图29所示的数据侧单元电路211中，第一开关24成为断开状态，因此运算放大器22的反转输入端子与输出端子经电阻元件r1连接。此外，从第二开关25输出低电平电源电压elvss，被供给至运算放大器22的非反转输入端子。

在图27所示的例子中，通过上述的写入控制线驱动电路300和监测控制线驱动电路400的动作(图21、图22)，写入控制线g1_wl(0)～g1_wl(4)被依次选择1水平期间，在时刻t2，补偿对象线地址addr与写入计数值cntwl一致，由此，从时刻t3至时刻t4成为电流测定期间。图21和图22中的补偿对象行n在图27所示的例子中为第4行(n＝4)。如上所述，在该电流测定期间t3～t4中，任一写入控制线g1_wl都为非选择状态，监测使能信号mon_en成为高电平。由此，监测控制线g2_mon(n)成为选择状态(参照图16)，并且电压变动补偿线g3_cnt(n)与该监测控制线g2_mon(n)连接(参照图2)，电压变动补偿线g3_cnt(n)也成为选择状态。

在紧临该电流测定期间t3～t4之前写入控制线g1_wl(n)为选择状态的期间(期间t2～t3)，补偿对象行n的各像素电路(以下称为“对象像素电路”)50的输入晶体管t1成为导通状态。此时，输入输出控制信号dwt为低电平，因此从各数据侧单元电路211中的数据电压输出单元电路211d向对象像素电路50写入模拟影像信号dj(补偿前数据)作为像素数据。更加详细而言，作为补偿前数据的表示灰度等级电压的模拟影像信号dj按照基于红像素连接控制信号rssd、绿像素连接控制信号gssd、蓝像素连接控制信号bssd的ssd方式，作为像素数据被依次写入补偿对象行n的红像素电路50r、绿像素电路50g、蓝像素电路50b(参照图4)。

在时刻t3，写入控制线g1_wl(n)成为非选择状态，电流测定期间开始。在该电流测定期间t3～t4中，对象像素电路50的输入晶体管t1成为断开状态，与补偿前像素数据相当的数据电压被保持在对象像素电路的电容器cst中。此外，在时刻t3，输入输出控制信号dwt成为低电平，各数据侧单元电路211中的电流测定单元电路211m与信号分离器252连接。进一步，监测使能信号mon_en成为高电平，监测控制线g2_mon(n)和电压变动补偿线g3_cnt(n)成为选择状态(高电平)，因此，对象像素电路50的晶体管t3和t4成为导通状态。

图30是用于说明电流测定期间t3～t4中的对象像素电路50的驱动电流的测定的时序图。在电流测定期间t3～t4中，与补偿对象行n对应的写入控制线g1_wl(n)和电压变动补偿线g3_cnt(n)维持在高电平，构成从显示控制电路100供给到各信号分离器252的ssd控制信号cssd的红像素连接控制信号rssd、绿像素连接控制信号gssd、蓝像素连接控制信号bssd在该电流测定期间t3～t4成为高电平(有效)规定期间。

在本实施方式中，如图30所示，在该电流测定期间t3～t4中，首先，仅在第一期间tmr，红像素连接控制信号rssd成为高电平，接着仅在第二期间tmg，绿像素连接控制信号gssd成为高电平，最后仅在第三期间tmb，蓝像素连接控制信号bssd成为高电平。因此，各信号分离器252中的第一晶体管swr、第二晶体管swg和第三晶体管swb分别在第一期间tmr、第二期间tmg和第三期间tmb的期间，成为导通状态。由此，在第一期间tmr，补偿对象行n中的各红像素电路50r的驱动电流经该红像素电路50r的晶体管t3、t4和对应的信号分离器252的第一晶体管swr被供给至电流测定单元电路211m(参照图28)。在第二期间tmg中，补偿对象行n中的各绿像素电路50g的驱动电流经该绿像素电路50g的晶体管t3、t4和对应的信号分离器252的第二晶体管swg被供给至电流测定单元电路211m。在第三期间tmb中，补偿对象行n中的各蓝像素电路50b的驱动电流经该蓝像素电路50b的晶体管t3、t4和对应的信号分离器252的第三晶体管swb，被供给至电流测定单元电路211m。各电流测定单元电路211m对像这样依次被供给的红像素电路50r、绿像素电路50g和蓝像素电路50b的驱动电流进行测定，依次输出表示其测定结果的监测电压vmoj(参照图29)。

另外，通过图29所示的结构的电流测定单元电路211m(输入输出控制信号dwt为低电平时的数据侧单元电路211)，在第一期间tmr，各红像素数据线slrj被维持在低电平电源电压elvss，因此上述红像素电路50r中的驱动晶体管t2的源极端子也维持在低电平电源电压elvss(参照图28)。此外，在第二期间tmg中，各绿像素数据线slgj被维持在低电平电源电压elvss，因此上述绿像素电路50g中的驱动晶体管t2的源极端子也维持在低电平电源电压elvss，在第三期间tmb，各蓝像素数据线slbj被维持在低电平电源电压elvss，因此上述蓝像素电路50b中的驱动晶体管t2的源极端子也维持在低电平电源电压elvss。因此，在正被测定驱动电流的上述像素电路50r、50g、50b中，电流不流入有机el元件oled。

从各电流测定单元电路211m依次输出的监测电压vmoj作为电流测定电路220中的电流测定结果vmo被发送至显示控制电路100中的校正数据计算/存储部120(参照图1)。如上所述，该校正数据计算/存储部120保持校正数据(偏移值和增益值)，在针对各对象像素电路50得到与2种灰度等级(第一灰度等级p1和第二灰度等级p2：p2＞p1)对应的2个电流测定结果的时刻，算出新的校正数据(偏移值和增益值)，由此，更新被保持的校正数据。

上述电流测定之后，在时刻t4，与补偿对象行n对应的监测控制线g2_mon(n)和电压变动补偿线g3_cnt(n)成为低电平时，各对象像素电路50的晶体管t3和t4成为断开状态。此外，如图27所示，在时刻t4，时钟信号clk1上升，与此相应地写入控制线g1_wl(n)被选择(成为高电平)。此时，输入输出控制信号dwt成为高电平，各数据侧单元电路211中的数据电压输出单元电路211d与信号分离器252连接，由此，从该信号分离器252向对象像素电路50写入模拟影像信号dj(补偿后数据)作为像素数据。更详细而言，作为补偿后数据的表示校正后的灰度等级电压的模拟影像信号dj按照基于红像素连接控制信号rssd、绿像素连接控制信号gssd、蓝像素连接控制信号bssd的ssd方式，作为像素数据依次被写入补偿对象行n的红像素电路50r、绿像素电路50g、蓝像素电路50b(参照图4)。不过，仅上述第一灰度等级p1和第二灰度等级p2中的一者的电流测定结束的像素电路50被写入既定值的灰度等级电压(默认灰度等级电压)作为像素数据。

<1.13特性检测处理＞

接着，参照图31，说明为了基于上述电流检测来检测像素电路50的驱动晶体管t2的特性而在本实施方式中执行的一系列的处理(以下称为“特性检测处理”)。图31是表示用于该特性检测处理的控制顺序的流程图。另外，假设写入线计数器111和匹配计数器114预先被初始化，存储于补偿对象线地址存储器112的补偿对象线地址addr的值为表示补偿对象行的值。

在特性检测处理开始后，每当产生时钟信号clk1或时钟信号clk2的时钟脉冲，1条写入控制线g1_wl作为扫描对象被选择(步骤s100)。然后，进行存储于补偿对象线地址存储器112的补偿对象线地址addr与从写入线计数器111输出的写入计数值cntwl是否一致的判定(步骤s110)。其结果是，如果两者一致，则处理行进至步骤s120，如果两者不一致，则处理行进至步骤s112。在步骤s112中，进行扫描对象是否为最后一行的写入控制线的判定。其结果是，如果扫描对象为最后一行的写入控制线，则处理行进到步骤s150，如果扫描对象不为最后一行的写入控制线，则处理返回步骤s100。另外，在处理行进至步骤s112时，进行通常的数据写入。

在步骤s120中，对匹配计数值cntm加上1。然后，进行匹配计数值cntm是1还是2的判定(步骤s130)。其结果是，如果匹配计数值cntm是1，则处理行进至步骤s132，如果匹配计数值cntm是2，则处理行进至步骤s134。在步骤s132中，进行基于第一灰度等级p1的驱动电流的测定。在步骤s134中，进行基于第二灰度等级p2的驱动电流的测定。

在步骤s132或步骤s134结束后，进行扫描对象是否为最后一行的写入控制线的判定(步骤s140)。其结果是，如果扫描对象是最后一行的写入控制线，则处理行进至步骤s150，如果扫描对象不是最后一行的写入控制线，则处理返回步骤s100。

在步骤s150中，写入计数值cntwl被初始化。然后，进行是否满足“匹配计数值cntm是1且补偿对象线地址addr的值为表示最后一行的值wl_max以下”这样的条件的判定(步骤s160)。其结果是，如果满足该条件，则处理行进至步骤s162，如果不满足该条件，则处理行进至步骤s164。

在步骤s162中，补偿对象线地址存储器112内的补偿对象线地址addr被代入相同的值。另外，该步骤s162不一定需要设定。在步骤s164中，进行是否满足“匹配计数值cntm是2且补偿对象线地址addr的值为表示最后一行的值wl_max以下”这样的条件的判定。其结果是，如果满足该条件，则处理行进至步骤s166，如果不满足该条件，则处理行进至步骤s170。在步骤s166中，对补偿对象线地址addr加上1。在步骤s168中，匹配计数值cntm被初始化。

在步骤s170中，进行是否满足“补偿对象线地址addr的值与通过对表示最后一行的值wl_max加上1而得到的值相等”这样的条件的判定。其结果是，如果满足该条件，则处理行进至步骤s180，如果不满足该条件，则处理返回步骤s100。在步骤s180中，补偿对象线地址addr被初始化。通过以上所述，针对显示部500内的所有驱动晶体管的1次特性检测处理结束。

<1.14补偿处理＞

接着，参照图32，说明为了补偿像素电路50的驱动晶体管t2的特性的偏差而在本实施方式中执行的一系列的处理(以下称为“补偿处理”)。图32是用于说明关注1个像素(i行j列的像素)时的补偿处理的顺序的流程图。

首先，如上所述，在特性检测处理期间进行驱动电流的测定(步骤s200)。驱动电流的测定基于2种灰度等级(第一灰度等级p1和第二灰度等级p2：p2＞p1)进行。在本实施方式中，在连续的2帧中，在第一帧进行基于第一灰度等级p1的驱动电流的测定，在第二帧进行基于第二灰度等级p2的驱动电流的测定。更详细而言，在第一帧，进行通过将下式(1)中算出的第一测定用灰度等级电压vmp1作为像素数据写入像素电路50而得到的驱动电流的测定，在第二帧，进行通过将下式(2)中算出的第二测定用灰度等级电压vmp2作为像素数据写入像素电路50而得到的驱动电流的测定。

vmp1＝vcw×vn(p1)×b(i，j)+vth(i，j)……(1)

vmp2＝vcw×vn(p2)×b(i，j)+vth(i，j)……(2)

这里，vcw是对应于最小灰度等级的灰度等级电压与对应于最大灰度等级的灰度等级电压之差(即灰度等级电压的范围)。vn(p1)是将第一灰度等级p1归一化至0～1的范围的值后得到的值，vn(p2)是将第二灰度等级p2归一化至0～1的范围的值后得到的值。b(i，j)是下式(3)中算出的关于i行j列的像素的归一化系数。vth(i，j)是关于i行j列的像素的偏移值(该偏移值相当于驱动晶体管的阈值电压)。

b＝√(β0/β)……(3)

这里，β0是所有像素的增益值的平均值，β是关于i行j列的像素的增益值。

在进行了基于2种灰度等级的驱动电流的测定后，基于测定值，进行偏移值vth和增益值β的算出(步骤s210)。该步骤s210的处理在校正数据计算/存储部120内的校正运算电路122(参照图10)中进行。算出偏移值vth和增益值β时，使用表示晶体管的漏极-源极间电流(驱动电流)ids与栅极-源极间电压vgs的关系的下式(4)。

ids＝β×(vgs-vth)²……(4)

具体而言，从将基于第一灰度等级p1的测定结果代入上述式(4)的式子和将基于第二灰度等级p2的测定结果代入上述式(4)的式子的联立方程式，得到下式(5)所示的偏移值vth和下式(6)所示的增益值β。

vth＝{vgsp2√(iop1)-vgsp1√(iop2)}/{√(iop1)-√(iop2)}……(5)

β＝{√(iop1)-√(iop2)}²/(vgsp1-vgsp2)²……(6)这里，iop1是作为基于第一灰度等级p1的测定结果的驱动电流，iop2是作为基于第二灰度等级p2的测定结果的驱动电流。此外，vgsp1是基于第一灰度等级p1的栅极-源极间电压，vgsp2是基于第二灰度等级p2的栅极-源极间电压。如上所述，在本实施方式中，正被测定驱动电流的像素电路50中的驱动晶体管t2的源极端子被维持在低电平电源电压elvss(参照图28、图29)。以下，设该低电平电源电压elvss为“0”来进行说明。在此情况下，vgsp1由下式(7)得出，vgsp2由下式(8)得出。

vgsp1＝vmp1……(7)

vgsp2＝vmp2……(8)

使用通过以上所述而算出的偏移值vth和增益值β，更新在校正数据计算/存储部120内的非易失性存储器123(参照图10)中保持的校正数据。另外，为了以高速进行步骤s210的处理，步骤s200中得到的测定值的数据被暂时存储在sram(静态随机存取存储器)、dram(动态随机存取存储器)等能够进行高速存取的存储器中。

接着，在向i行j列的像素电路50写入像素数据时，用偏移值vth和增益值β通过下式(9)算出灰度等级电压vp(步骤s220)。该步骤s220的处理在灰度等级校正部130(参照图1)中进行。

vp＝vcw×vn(p)×√(β0/β)+vth+vf……(9)

这里，vn(p)是将i行j列的像素的显示灰度等级归一化至0～1的范围的值后得到的值。vf是有机el元件oled的正向电压，在本实施方式中，为已知的固定值。

然后，步骤s220中算出的灰度等级电压vp作为像素数据被写入i行j列的像素电路50(步骤s230)。通过对所有的像素进行以上这样的补偿处理，驱动晶体管的特性的偏差被补偿。

图33是表示灰度等级-电流特性的图。图33中，作为目标特性，示出γ＝2.2的特性。在驱动晶体管产生劣化时，进行基于第一灰度等级p1的像素数据的写入时得到的驱动电流iop1与对应于第一灰度等级p1的目标电流不一致，进行基于第二灰度等级p2的像素数据的写入时得到的驱动电流iop2与对应于第二灰度等级p2的目标电流不一致。但是，在本实施方式中，对于各像素电路50，基于上述驱动电流iop1、iop2以上述的方法算出偏移值vth和增益值β。然后，基于来自外部的rgb影像数据信号din的数据信号da所示的各灰度等级电压被使用针对要写入该灰度等级电压的像素电路50算出的偏移值vth和增益值β校正，将校正后的灰度等级电压作为像素数据写入该像素电路50。由此，在任一像素电路50中，作为要写入该像素电路50的灰度等级电压，与数据信号da所示的任意的灰度等级电压对应地，流动与目标电流几乎相等的驱动电流。其结果是，抑制显示画面内的亮度不均的产生，进行高画质显示。

<1.15作用和效果＞

<1.15.1像素数据的写入中的作用和效果＞

如上所述，根据本实施方式，在像素数据向各像素电路50x(x＝r、g、b)的写入动作中，通过ssd方式用的信号分离器252中的晶体管swx的从导通状态向断开状态的变化而产生的馈通电压δvx1(和由此产生的选择像素栅极电压vgx的降低)，被与该像素电路50x连接的电压变动补偿线g3_cnt(i)的电位变化所抵消或补偿(以下将该作用称为“馈通补偿作用”)(参照图24)。以下，参照图4和图24，关注像素数据向红像素电路50r的写入地对本实施方式的馈通补偿作用详细进行说明。

(1)期间ta～tb的动作

从图24所示的时刻ta至时刻tb的期间ta～tb，在与选择状态的写入控制线g1_wl(i)连接的红像素电路50r，即选择红像素电路50r中，输入晶体管t1为导通状态，由于红像素连接控制信号rssd为高电平，信号分离器252的第一晶体管swr为导通状态。因此，来自数据侧驱动电路200的模拟影像信号dj作为红像素数据信号drj经第一晶体管swr、红像素数据线slrj、输入晶体管t1被供给至驱动晶体管t2的栅极端子，电容器cst被充电。

(2)期间tb～te的动作

在时刻tb，红像素连接控制信号rssd变化至低电平而信号分离器252的第一晶体管swr变化至断开状态。此时，红像素连接控制信号rssd的电压变化(高电平→低电平)通过第一晶体管swr的栅极-漏极间的寄生电容cssdr对红像素数据线slrj的电压vr1造成影响(馈通现象)，该电压vr1降低δvr1。选择红像素电路50r的输入晶体管t1在写入控制线g1_wl(i)为选择状态的期间为导通状态，因此由于该馈通现象，选择红像素电路50r的驱动晶体管t2的栅极端子的电压(选择红像素栅极电压)vgr也降低δvr1。即，选择红像素栅极电压vgr在期间ta～tb中，自从数据侧驱动电路200(的数据电压输出单元电路211d)被供给至信号分离器252的模拟影像信号dj的电压(以下称为“红像素数据电压”)vrdata降低，

成为vgr＝vrdata-δvr1……(10)。

这里，信号分离器252的第一晶体管swr的栅极-漏极间的寄生电容的值也用“cssdr”表示，假设将红像素连接控制信号rssd的振幅(导通电压与断开电压之差)用“vssd”表示，则作为选择红像素栅极电压vgr的降低量的第一馈通电压δvr1由下式表示。

δvr1＝vssd×cssdr/ctot1……(11)

这里，ctot1是在第一晶体管swr的漏极侧寄生的电容的总和，与在红像素数据线slrj寄生的电容的总和即数据线电容csl相等。

(3)期间te～tf的动作

在时刻te，电压变动补偿线g3_cnt(i)变化为选择状态。此时的电压变动补偿线g3_cnt(i)的电压变化，即从低电平向作为高电平的计数器电压vcnt的变化，通过作为电压变动补偿电容的电容器ccnt向使数据线电压vr1和选择红像素栅极电压vgr上升的方向起作用。假设将此时的电压变动补偿线g3_cnt(i)的电压变化量表示为“vcnt”，即将电压变动补偿线g3_cnt(i)的电压振幅设为“vcnt”，将低电平设为“0”，则时刻te的选择红像素栅极电压vgr的上升量(以下称为“补偿电压”)δvr3为

δvr3＝vcnt×ccnt/ctot1……(12)。

(4)时刻tf以后的动作

在时刻tf，与选择红像素电路50r连接的写入控制线g1_wl(i)变化为非选择状态。此时，该写入控制线g1_wl(i)的从高电平向低电平的电压变化通过输入晶体管t1的栅极-漏极间的寄生电容cgd2对选择红像素栅极电压vgr造成影响，该选择红像素栅极电压vgr降低。将此时的选择红像素栅极电压vgr的降低量即第二馈通电压设为用“δvr2”表示的电压，则时刻tf的选择红像素栅极电压vgr成为

vgr＝vrdata-δvr1+δvr3-δvr2……(13)。

上述式中包含的第二馈通电压δvr2，当将写入控制线g1_wl(i)的电压振幅(表示非选择状态的低电平的电压与表示选择状态的高电平的电压之差)用“vg1”表示时，

成为δvr2＝vg1×cgd2/ctot2……(14)。

这里，cgd2是输入晶体管t1的栅极-漏极间的寄生电容，ctot2是在选择红像素电路50r的包含驱动晶体管t2的栅极端子的节点寄生的电容的总和。

当向上述式(13)代入上述(11)、(12)、(14)时，选择红像素栅极电压vgr成为，

vgr＝vrdata-vssd×cssdr/ctot1+vcnt×ccnt/ctot1

-vg1×cgd2/ctot2……(15)。

这里，设连接控制信号rssd的振幅vssd、写入控制线g1_wl(i)的电压振幅vg1和电压变动补偿线g3_cnt(i)的电压振幅vcnt彼此相等且用“vpp”表示时，选择红像素栅极电压vgr成为

vgr＝vrdata-vpp{(cssdr-ccnt)/ctot1+cgd2/ctot2}……(16)。另一方面，如果在各像素电路50没有设置电压变动补偿用的晶体管t4，则各像素电路50成为图25所示那样的结构(ccnt＝0)，该选择红像素栅极电压vgr成为

vgr＝vrdata-vpp(cssdr/ctot1+cgd2/ctot2)……(17)。

在该情况下，ssd方式用的信号分离器252的第一晶体管swr的寄生电容cssdr和像素电路50的输入晶体管t1的寄生电容cgd2所引起的电压降低大。

由上述式(16)与(17)的比较可知，根据本实施方式，能够减小ssd方式用的电路内的寄生电容cssdr所引起的选择红像素栅极电压vgr的降低。由上述说明可知，这样的馈通补偿作用不仅在像素数据向红像素电路50r的写入中，而且在像素数据向绿像素电路50g和蓝像素电路50b的写入中也同样得到。因此，根据本实施方式，能够充分良好地显示从外部供给的输入信号sin(中的rgb影像数据信号din)所表示的图像。此外，由馈通现象导致的各像素电路50中的像素数据的电压(选择红像素栅极电压vgr等)降低的情况下，可以考虑将数据线驱动电路210的输出信号即模拟影像信号dj的电压预先调整得高，使得该电压降低被补偿。与此相对，根据本实施方式，能够不需要该调整或降低其调整量，因此在这一点上，可以说与以往相比能够降低耗电。

接着，用具体的数值对本实施方式的上述效果即像素数据的写入中的效果进行说明。其中，以下提及的数值、作为显示面板的有机el面板的规格只是一例，本发明不限于此。

以下，以下面记载的数值条件为前提。

(a)显示面板的分辨率为wvga(800×480×rgb)。

(b)像素电路50中的输入晶体管t1的栅极-漏极间的寄生电容cgd2和栅极-源极间的寄生电容cgs2的值均为10[a.u.]。这里，单位[a.u.]是任意单位(用于将物理量作为相对于规定的基准值而言的相对值表示的单位)。以下也同样。

(c)信号分离器252中的第一晶体管swr的寄生电容cssdr的值为20[a.u.]。即，设用于ssd的晶体管swr的尺寸(更正确地说，是沟道宽度)为像素电路50内的晶体管t1、t2的尺寸(沟道宽度)的2倍。

(d)用于ssd的连接控制信号的振幅vssd、写入控制线g1_wl(i)的电压振幅vg1和电压变动补偿线g3_cnt(i)的电压振幅vcnt均为12[a.u.](vpp＝vssd＝vg1＝vcnt＝12[a.u.])。

上述式(16)表示决定本实施方式中的选择红像素电路50r内的驱动电流ioelr的选择红像素栅极电压vgr(参照图4)，上述式(17)表示决定以往的选择红像素电路50r内的驱动电流ioelr的选择红像素栅极电压vgr(参照图25)。其中，上述式(16)所含的补偿电压δvr3＝vpp×(ccnt/ctot1)＝vcnt×(ccnt/ctot1)表示由电压变动补偿线g3_cnt(i)导致的电压上升的量，上述式(16)和(17)所含的第一馈通电压δvr1＝vpp×cssdr/ctot1＝vssd×cssdr/ctot1表示ssd方式用的电路内的寄生电容cssdr所引起的电压降低的量。这些作为电压上升的量的补偿电压δvr3和作为电压降低的量的第一馈通电压δvr1的值由于上述(a)～(d)而如下所述。即，在第一晶体管swr的漏极侧寄生的电容的总和，即在红像素数据线slrj寄生的电容的总和(以下也称为“红像素数据线总电容”)ctot1能够用各红像素电路50r的输入晶体管t1的栅极-源极间电容cgs2、电压变动补偿电容ccnt等近似地如以下那样表示。

ctot1＝(cgs2+ccnt)×800(纵像素数)+cssdr

＝(10+10)×800+20

＝16020[a.u.]……(18)

因此，作为电压上升的量的补偿电压δvr3成为

δvr3＝vcnt×(ccnt/ctot1)

＝12×(10/16020)

＝0.007[a.u.]……(19)，

作为电压降低的量的第一馈通电压δvr1成为

δvr1＝vssd×cssdr/ctot1

＝12×20/16020

＝0.015[a.u.]……(20)。

因此，在基于上述(a)～(d)的数值条件的例子中，用于ssd的电路内的馈通现象所导致的像素数据的电压降低的量(上述式(20))的大致50％由基于电压变动补偿线g3_ccnt(i)的电压变化的馈通补偿作用抵消。

<1.15.2像素电路的驱动电流的测定中的作用和效果＞

如上所述，在本实施方式中，为了补偿要抑制亮度不均的各像素电路50的驱动晶体管t2的特性(偏移值vth和增益值β)，而测定各像素电路50中的驱动电流(参照图28～图30等)。每1个像素电路的驱动电流微量(μa～pa的级别)，因此与非选择状态的监测控制线g2_mon(k)(k≠i)连接的像素电路(以下称为“非选择像素电路”)50内的泄漏电流在高精度的用于特性补偿的电流测定中可能成为障害。

与此相对，在本实施方式的各像素电路50中，栅极端子与用于电流测定的监测控制线g2_mon连接的晶体管t3上，串联地连接有栅极端子与电压变动补偿线g3_cnt连接的晶体管t4(图28)。驱动晶体管t2的源极端子(晶体管t2与有机el元件oled的连接点)经这些晶体管t3和t4与数据线sl连接。根据这样的晶体管t3和t4带来的双栅极结构，即使在某一非选择像素电路50中晶体管t3产生短路故障的情况下，以及在由于晶体管t3的不良而产生以往的结构中无法忽略的泄漏电流的情况下，晶体管t4与该晶体管t3串联地连接，因此该晶体管t3的短路故障或不良所引起的泄漏电流不会流入数据线sl。因此，晶体管t4作为晶体管t3的所谓“备用晶体管”起作用。此外，在非选择像素电路50中晶体管t3正常的情况下的泄漏电流也降低，因此晶体管t3和t4带来的双栅极结构有助于高精度的电流测定。

根据这样的本实施方式，在电流测定期间中泄漏电流从非选择像素电路50向数据线sl的流入被阻止，能够进行高精度的电流测定，因此能够充分地抑制亮度不均。另外，使用沟道层由ingazno等氧化物半导体形成的tft的情况当然不用说，在使用沟道层由多晶硅或非晶硅(a-si)形成且断开泄漏电流比较多的tft的情况下，具有这样的晶体管t3和t4所带来的双栅极结构的像素电路也有效。

<2.第二实施方式＞

接着，对本发明的第二实施方式的有源矩阵型的有机el显示装置进行说明。在本实施方式中，电压变动补偿线驱动电路的结构与上述第一实施方式不同，作为电压变动补偿线驱动电路的控制信号，没有使用在上述第一实施方式中使用的下拉信号cpd，其他的结构与上述第一实施方式相同。因此，对本实施方式的结构中的与上述第一实施方式的结构相同或对应的部分标注同一参照标记，省略详细的说明。另外，包含电流测定期间的帧期间中的本实施方式的动作与上述第一实施方式相同，因此以下以不包含电流测定期间的帧期间中的动作为前提说明本实施方式。

在上述第一实施方式中，显示控制电路100内的驱动控制部110的栅极控制信号生成电路117(图1、图6)所生成的电压变动补偿控制信号cctl包含下拉信号cpd(图20)，但本实施方式中，电压变动补偿控制信号cctl不包含下拉信号cpd。本实施方式中的显示控制电路100的结构除了不产生该下拉信号cpd这一点之外，与上述第一实施方式的显示控制电路100相同。

图34是表示本实施方式的电压变动补偿线驱动电路350的结构的框图。该电压变动补偿线驱动电路350用移位寄存器36sr来实现。以与显示部500内的各电压变动补偿线g3_cnt一对一地对应的方式设置有移位寄存器36sr的各级。在本实施方式中，移位寄存器36sr由1080级构成，但图34仅示出构成1080级中的从第(i-1)级至第(i+1)级的单元电路36(i-1)～36(i+1)。在移位寄存器36sr的各级(各单元电路)设置有用于接收时钟信号vclk的输入端子、用于接收置位信号s的输入端子、用于接收复位信号r的输入端子和用于输出状态信号q的输出端子，但与第一实施方式中的移位寄存器35sr(图18)不同，均没有设置用于接收清零信号clr的输入端子和用于将输出信号q2输出的输出端子。

如图34所示，供给至移位寄存器36sr的各级(各单元电路)的输入端子的信号如以下所述。第奇数级被供给时钟信号clk5作为时钟信号vclk，第偶数级被供给时钟信号clk6作为时钟信号vclk(参照图34)。此外，任意的级被供给从前一级输出的状态信号q作为置位信号s，且被供给从后一级输出的状态信号q作为复位信号r。其中，第一级(图34中未图示)被供给启动脉冲信号csp作为置位信号s。另外，低电平电源电压vss和计数器电压vcnt(图34中未图示)被共用地供给至所有的单元电路36。从移位寄存器36sr的各级输出的状态信号q向对应的电压变动补偿线g3_cnt输出。

如图35所示，在本实施方式中，被供给至构成电压变动补偿线驱动电路350的移位寄存器36sr的上述时钟信号clk5、clk6，为了使电压变动补偿线g3_cnt的电压按后述的时序从高电平向低电平变化，与上述第一实施方式的时钟信号clk5、clk6(图19)相比，下降的时序不同，占空比(时钟周期中的高电平期间的比例)为1/6或稍小于1/6的值。此外，如图35所示，本实施方式的时钟信号clk5、clk6的高电平为计数器电压vcnt。另外，在本实施方式中，与上述第一实施方式同样，在包含电流测定期间的帧期间，电压变动补偿线驱动电路350的输出信号全部为低电平且为高阻抗状态，因此在该帧期间，时钟信号clk5、clk6与图35所示的波形不同，被维持在低电平。

图36是表示构成本实施方式的电压变动补偿线驱动电路350的移位寄存器36sr的单元电路36的结构(移位寄存器36sr的1级的结构)的电路图。该单元电路36与构成上述第一实施方式的电压变动补偿线驱动电路350的移位寄存器35sr的单元电路35(图20)相比，不具有晶体管t355、t356、输入端子354、357和输出端子355，其他结构与该单元电路35(图20)相同，对相同或对应的部分标注相同的参照标记。此外，将图34和图36与图11和图12进行比较可知，该移位寄存器36sr和该单元电路36为与构成写入控制线驱动电路300的移位寄存器3的单元电路30相同的结构。因此，本实施方式的电压变动补偿线驱动电路350基本上与写入控制线驱动电路300同样地动作。但是，被输入的时钟信号的时序和电压电平在这两者中不同(参照图8、图35)，与此相应地输出信号的时序和电压电平也在这两者中不同。也就是说，在本实施方式中，图35所示那样的波形的时钟信号clk5、clk6被供给至移位寄存器36sr，因此单元电路36与上述第一实施方式的移位寄存器3的单元电路30的动作(图13)不同，如图37的信号波形图所示动作。如上所述，本实施方式的时钟信号clk5、clk6的占空比为1/6或稍小于1/6的值，因此从单元电路36的输出端子355输出的状态信号q的脉冲宽度，为1水平期间的大致1/3的长度，更详细而言，为1/3或比1/3稍短的长度(参照图37)。

在本实施方式中，电压变动补偿线驱动电路350如图34和图36所示那样构成，基于图35所示的时钟信号clk5、clk6，单元电路36如图37所示那样动作，因此对电压变动补偿线g3_cnt(0)～g3_cnt(1079)分别供给依次在1水平期间的大致1/3的长度的期间(以下称为“大致1/3水平期间”)成为高电平(电压vcnt)的1080个输出信号。由此，电压变动补偿线g3_cnt(0)～g3_cnt(1079)按照图38所示的时序依次被选择大致1/3水平期间。即，在比第i行的写入控制线g1_wl(i)被选择而维持1水平期间选择状态(高电平)后成为非选择状态(低电平)的时刻稍微靠前的时刻，对应的电压变动补偿线g3_cnt(i)从低电平向高电平(电压vcnt)变化，从该时刻起大致1/3水平期间后返回低电平(i＝0～1079)。在图38所示的例子中，例如第0行的写入控制线g1_wl(0)在时刻t3成为选择状态(高电平)，在时刻t5成为非选择状态(低电平)，与此对应的电压变动补偿线g3_cnt(0)的电压在比该时刻t5稍微靠前的时刻t4从低电平变化为高电平(vcnt)，在从该时刻起大致1/3水平期间后的时刻t6返回低电平。像这样，在本实施方式中，各电压变动补偿线g3_cnt(i)的电压从低电平向高电平变化之后大致1/3水平期间后返回低电平，上述第一实施方式中使用的下拉信号cpd(图23)变得不需要。

另外，图38示出没有进行像素电路50中的驱动晶体管t2的特性补偿的帧期间(不包含电流测定期间的帧期间)的动作，在本实施方式中，也是在包含电流测定期间的帧期间，电压变动补偿线驱动电路350停止动作，电压变动补偿线驱动电路350的输出信号全部在低电平成为高阻抗状态。

图39是用于说明向像素电路50写入像素数据的动作的信号波形图。该动作在电压变动补偿线驱动电路350动作的帧期间(不包含电流测定期间的帧期间)进行。将该图39与图24进行比较可知，本实施方式中的像素数据的写入动作不需要下拉信号cpd，与写入对象的行对应的电压变动补偿线g3_cnt(i)成为高电平(电压vcnt)起大致1/3水平期间后返回低电平这一点，与上述第一实施方式中的像素数据的写入动作不同。更详细而言，如图39所示，与写入对象的行对应的电压变动补偿线g3_cnt(i)的电压从高电平返回低电平的时刻tg是比接下来成为选择状态的写入控制线g1_wl(i+1)的选择期间中首先成为导通状态的信号分离器252的第一晶体管swr开始向断开状态变化的时刻(红像素连接控制信号rssd从高电平向低电平变化的时刻)th靠前的时刻。该第一晶体管swr在写入控制线g1_wl(i+1)的选择期间中，在各信号分离器252内的晶体管swr、swg、swb中，首先从导通状态向断开状态变化，在时刻tg，从数据线驱动电路210(的数据电压输出单元电路211d)经导通状态的第一晶体管swr向数据线slrj供给模拟影像信号dj(参照图4)。因此，该数据线slrj的电压不被电压变动补偿线g3_cnt(i)的电压从高电平向低电平的变化所影响。

本实施方式中的像素数据的写入动作除了与写入对象的行对应的电压变动补偿线g3_cnt(i)如上所述那样变化这一点以外，与上述第一实施方式的像素数据的写入动作相同，分别表示写入选择红像素电路50r、选择绿像素电路50g、选择蓝像素电路50b的像素数据的选择红像素栅极电压vgr、选择绿像素栅极电压vgg、选择蓝像素栅极电压vgb的波形也同样。因此，在本实施方式中，像素数据向各像素电路50x(x＝r、g、b)的写入动作中，通过ssd方式用的信号分离器252中的晶体管swx的从导通状态向断开状态的变化而产生的馈通电压δvx1(驱动晶体管t2的栅极电压vgx的降低)，被与该像素电路50x连接的电压变动补偿线g3_cnt(i)的电位变化抵消或补偿。也就是说，在本实施方式中，也能够得到馈通补偿作用。

除此之外，在本实施方式中，不需要下拉信号cpd，电压变动补偿线驱动电路350的结构被简化(参照图34和图36)，由此耗电被降低。具体而言，在构成电压变动补偿线驱动电路350的移位寄存器36sr的单元电路36中，不需要上述第一实施方式中的单元电路35所使用的晶体管t355、t356(参照图36和图20)，因此耗电降低。此外，在上述第一实施方式中，各电压变动补偿线g3_cnt(i)的电压一旦变化为高电平，就在垂直回描期间直至下拉信号cpd变为有效(高电平)为止被维持在高电平(参照图23)，会对作为各像素电路50的晶体管t4的tft的栅极端子长时间施加高电平的电压。因此，有可能由于晶体管t4的阈值的偏移而导致可靠性降低。但是，根据本实施方式，向晶体管t4的栅极端子施加高电平电压的时间变短，即向晶体管t4的栅极端子施加的电压的占空比(成为高电平的时间的比率)下降，因此能够抑制晶体管t4的阈值偏移。基于这一点，本实施方式在像素电路50中作为像素电路50的晶体管使用例如沟道层由非晶硅形成的tft等阈值vt的正电压侧偏移大的晶体管的情况下，特别有效。

另外，本实施方式中的像素电路50的驱动晶体管t2的特性补偿处理及用于该特性补偿处理的电流测定所用的结构和动作，与上述第一实施方式相同。因此，在本实施方式中，能够得到与上述第一实施方式中的像素电路的驱动电流的测定所涉及的效果相同的效果(参照图28～图33)。

<3.第三实施方式＞

接着，对本发明的第三实施方式的有源矩阵型的有机el显示装置进行说明。上述第一实施方式和第二实施方式的有机el显示装置构成为，在像素数据向各像素电路50x(x＝r、g、b)的写入动作中，对ssd方式用的信号分离器252的晶体管swx的从导通状态向断开状态的变化所产生的馈通电压δvx1进行补偿。关于上述第一实施方式和第二实施方式，仅对为了补偿该馈通电压δvx1而使用的计数器电压vcnt是与其他的驱动电路200、300、400中使用的电源电压vdd相同的固定值，电压变动补偿线g3_cnt的电压振幅与写入控制线g1_wl等的电压振幅vpp相同的情况进行了说明。与此相对，在本实施方式中，以能够变更计数器电压vcnt的方式构成，计数器电压vcnt能够取与电源电压vdd不同的值。除了用于这样的计数器电压可变的结构以外，本实施方式的有机el显示装置具有与上述第一实施方式相同的结构。因此，对本实施方式的结构中的与上述第一实施方式的结构相同或对应的部分标注相同的参照标记，省略详细的说明。

图40是表示本实施方式的有机el显示装置的整体结构的框图。在该有机el显示装置中，与上述第一实施方式(图1)不同，作为向电压变动补偿线驱动电路350供给电源电压的电压源设置有可变电压源635。从该可变电压源635向电压变动补偿线驱动电路350供给作为高电平电源电压的计数器电压vcnt和低电平电源电压vss，电压变动补偿线驱动电路350基于这些电源电压vcnt、vss动作。该可变电压源635构成为，通过来自有机el显示装置1的外部的控制信号(例如输入信号sin中包含的控制信号)或对未图示的调整操作部的操作，可变更计数器电压vcnt的值。

此外，与上述结构对应地，如图40所示，本实施方式的显示控制电路100包括电平位移器140，该电平位移器140对构成要向电压变动补偿线驱动电路350供给的电压变动补偿控制信号cctl的启动脉冲信号csp、时钟信号clk5、时钟信号clk6和下拉信号cpd等的信号的电压电平进行转换。该电平位移器140对驱动控制部110内的栅极控制信号生成电路117(图6)中产生的电压变动补偿控制信号cctl的电压电平进行转换，生成使低电平电源电压vss为低电平，使计数器电压vcnt为高电平的电压变动补偿控制信号cctlh。生成的电压变动补偿控制信号cctlh被输入电压变动补偿线驱动电路350。

上述这样的结构的本实施方式在功能上与上述第一实施方式同样地动作，但能够将计数器电压vcnt设定为与其他驱动电路200、300、400中使用的电源电压vdd不同的值，因此起到下述这样的特有的作用和效果。

在本实施方式中，像素数据向各像素电路50的写入的动作与上述第一实施方式相同。也就是说，如图24所示，被供给至各信号分离器252的红像素连接控制信号rssd、绿像素连接控制信号gssd、蓝像素连接控制信号bssd在1水平期间依次成为有效(高电平)，由此向选择红像素电路50r、选择绿像素电路50g、选择蓝像素电路50b分别写入模拟影像信号dj作为红像素数据电压vrdata、绿像素数据电压vgdata、蓝像素数据电压vbdata。这里，当关注像素数据向红像素电路50r的写入时，如图24所示，与上述第一实施方式同样地，在时刻tb，由于被供给至信号分离器252的红像素连接控制信号rssd的从导通电压(高电平)向断开电压(低电平)的变化，选择红像素栅极电压vgr从红像素数据电压vrdata起降低由下式所示的第一馈通电压δvr1。

δvr1＝vssd×cssdr/ctot1……(21)

这里，vssd是红像素连接控制信号rssd的电压振幅(导通电压与断开电压之差)。另一方面，在时刻te，由于电压变动补偿线g3_cnt(i)的电压的从低电平(vss)向高电平(vcnt)的变化，选择红像素栅极电压vgr上升由下式表示的补偿电压δvr3(其中，设vss＝0)。

δvr3＝vcnt×ccnt/ctot1……(22)

此外，在时刻tf，由于与选择红像素电路50r连接的写入控制线g1_wl(i)的电压的从高电平向低电平的变化，选择红像素栅极电压vgr降低由下式所示的第二馈通电压δvr2。

δvr2＝vg1×cgd2/ctot2……(23)

这里，vg1是写入控制线g1_wl(i)的电压振幅。与上述第一实施方式同样地，vssd＝vg1，如果预先设定vpp＝vssd＝vg1，则在本实施方式中，vcnt≠vpp。

因此，写入控制线g1_wl(i)从选择状态向非选择状态变化的时刻f的选择红像素栅极电压vgr如下式所示。

vgr＝vrdata-δvr1+δvr3-δvr2

＝vrdata-vpp(cssdr/ctot1+cgd2/ctot2)

+vcnt×ccnt/ctot1……(24)

另一方面，如果假设在各像素电路50中没有设置电压变动补偿用的晶体管t4，则各像素电路50成为图25所示那样的结构(ccnt＝0)，选择红像素栅极电压vgr成为

vgr＝vrdata-vpp(cssdr/ctot1+cgd2/ctot2)……(25)。

在此情况下，ssd方式用的信号分离器252的第一晶体管的寄生电容cssdr和像素电路50的输入晶体管t1的寄生电容cgd2所引起的电压降低大。

由上述式(24)与(25)的比较可知，根据本实施方式，能够抑制ssd方式用的电路内的寄生电容cssdr所引起的选择红像素栅极电压vgr的降低，通过将计数器电压vcnt变更为比上述vpp大的值，能够使该抑制效果比上述第一实施方式大。这一点不仅在像素数据向红像素电路50r的写入中，在像素数据向绿像素电路50g和蓝像素电路50b的写入中也同样。

接着，使用具体的数值对本实施方式的上述效果进行说明。其中，以下提及的数值及表示作为显示面板的有机el面板的规格的数值只不过是一例，本发明不限于此。

以下，以下列的数值条件为前提。

(a)设显示面板的分辨率为wvga(800×480×rgb)。

(b)像素电路50中的输入晶体管t1的栅极-漏极间的寄生电容cgd2和栅极-源极间的寄生电容cgs2的值均为10[a.u.]。这里，单位[a.u.]为任意单位(以下也同样)。

(c)信号分离器252中的第一晶体管swr的寄生电容cssdr的值为20[a.u.]。

(d)用于ssd的连接控制信号的振幅vssd和写入控制线g1_wl(i)的电压振幅vg1均为12[a.u.](vpp＝vssd＝vg1＝12[a.u.])。

(e)电压变动补偿线g3_cnt(i)的电压振幅，即计数器电压vcnt，为24[a.u.]。

上述数值条件除了上述(d)、(e)之外，与用于说明上述第一实施方式的效果的前文所述的数值条件(a)～(c)相同。

上述式(24)示出决定本实施方式中的选择红像素电路50r内的驱动电流ioelr的选择红像素栅极电压vgr(参照图4)，上述式(25)示出决定以往的选择红像素电路50r内的驱动电流ioelr的选择红像素栅极电压vgr(参照图25)。其中上述式(24)包含的补偿电压δvr3＝vcnt×(ccnt/ctot1)表示由电压变动补偿线g3_cnt(i)引起的电压上升的量，上述式(24)和(25)包含的第一馈通电压δvr1＝vpp×cssdr/ctot1＝vssd×cssdr/ctot1表示ssd方式用的电路内的寄生电容cssdr所引起的电压降低的量。作为这些电压上升的量的补偿电压δvr3和作为电压降低的量的第一馈通电压δvr1的值，由于上述(a)～(e)而如下所述。也就是说，在第一晶体管swr的漏极侧寄生的电容的总和，即红像素数据线总电容ctot1，能够使用各红像素电路50r的输入晶体管t1的栅极-源极间电容cgs2、电压变动补偿电容ccnt等近似地如下述那样表示。

ctot1＝(cgs2+ccnt)×800(纵像素数)+cssdr

＝(10+10)×800+20

＝16020[a.u.]……(26)

因此，作为电压上升的量的补偿电压δvr3成为

δvr3＝vcnt×(ccnt/ctot1)

＝24×(10/16020)

＝0.015[a.u.]……(27)，

作为电压降低的量的第一馈通电压δvr1成为

δvr1＝vssd×cssdr/ctot1

＝12×20/16020

＝0.015[a.u.]……(28)。

因此，在基于上述(a)～(e)的数值条件的例子中，由用于ssd的电路内的馈通现象引起的像素数据的电压降低的量(上述式(28))的100％被基于电压变动补偿线g3_ccnt(i)的电压变化的馈通补偿作用所抵消。

根据本实施方式，除了能够基于计数器电压vcnt得到由这样的馈通补偿作用所带来的效果以外，数据线驱动电路210(参照图1、图4)在输出电压(模拟影像信号dj的电压)不足的情况下，能够通过该计数器电压vcnt的设定来弥补。

如上所述，本实施方式是以具有用于计数器电压vcnt可变的结构的方式对上述第一实施方式进行修正而得到的实施方式，但也可以代替此方式，在上述第二实施方式中，在显示控制电路100内追加电平位移器140，将用于电压变动补偿线驱动电路350的电源630变为可变电压源635(参照图40)，由此具有用于计数器电压vcnt可变的结构。

另外，在上述实施方式中，也可以代替用于计数器电压vcnt可变的结构，而将计数器电压vcnt设定为能够充分抵消第一馈通电压δvr1等这样的固定值的结构。也就是说，也可以代替上述可变电压源635，使用供给固定电压的电源630，将计数器电压vcnt设定为与其他驱动电路200、300、400中使用的电源电压vdd不同且由上述补偿电压δvr3充分抵消第一馈通电压vr1(或第一馈通电压δvr1和第二馈通电压δvr2这两者)这样的固定值。

<4.变形例＞

本发明不限于上述各实施方式，只要不脱离本发明的范围，能够进行各种变形。例如，在上述各实施方式中举出有机el显示装置为例进行了说明，但只要是具有由电流驱动的显示元件的显示装置，则在有机el显示装置以外的显示装置中也能够应用本发明。

另外，在上述各实施方式中，包含电流测定期间的特性检测处理期间设置在用于显示1个帧的图像的有效扫描期间中(图27)，但本发明不限于此，例如可以代替此方案，在垂直回描期间中每规定数量的线地进行包含电流测定的特性检测处理(参照专利文献2(国际公开第2014/021201号小册子)。该专利文献2的内容通过引用包含于本说明书中)。此外，像素电路50不限于图4所示的结构，只要构成为，用于电流测定的监测控制晶体管t3设置在有机el元件oled和驱动晶体管t2的连接点与数据线sl之间即可。

此外，在上述各实施方式中，像素电路50和信号分离器252中使用的晶体管都是n沟道型的晶体管，但也可以代替它使用p沟道型的晶体管。如上述各实施方式那样使用n沟道型的晶体管的情况下，由于馈通现象，数据线slxj(x＝r、g、b)的保持电压vsl、像素电路50中的驱动晶体管t2的栅极电压vgx降低，但在使用p沟道型的晶体管的情况下，由于馈通现象，数据线sljx的保持电压vsl、像素电路50中的驱动晶体管t2的栅极电压vgx上升。在使用n沟道型的晶体管的情况下，为了抵消由馈通现象引起的电压降低，电压变动补偿线驱动电路350如图24所示构成为，在时刻tf，电压变动补偿线g3_cnt(i)的电压从低电平向高电平(计数器电压vcnt)变化，但在使用p沟道型的晶体管的情况下，为了抵消由馈通现象引起的电压上升，电压变动补偿线驱动电路350构成为，在与上述时刻te相当的时刻，电压变动补偿线g3_cnt(i)的电压从高电平向低电平变化。另外，此时电压变动补偿线g3_cnt(i)的电压向与用于使信号分离器252中的晶体管从导通状态向断开状态变化的连接控制信号rssd、gssd、bssd的电压变化相反的方向变化，这一点与使用n沟道型的晶体管的情况相同。

产业上的可利用性

本发明能够应用于具有由电流驱动的显示元件的显示装置及其驱动方法以及这样的显示装置中的像素电路，特别适于采用ssd方式的有源矩阵型的有机el显示装置等。

附图标记说明

1……有机el显示装置

6……有机el面板

3，4，35sr，36sr……移位寄存器

30，35，36，40……(移位寄存器内的)单元电路

50，50r、50g、50b……像素电路

100……显示控制电路

110……驱动控制部

116……图像数据/源极控制信号生成电路

117……栅极控制信号生成电路

120……校正数据计算/存储部

130……灰度等级校正部

210……数据线驱动电路

211……数据侧单元电路

220……电流测定电路

252……信号分离器

300……写入控制线驱动电路

350……电压变动补偿线驱动电路

400……监测控制线驱动电路

500……显示部

635……可变电压源

t1……输入晶体管

t2……驱动晶体管

t3……监测控制晶体管

t4……电压变动补偿晶体管

swr、swg、swb……用于ssd的晶体管(连接控制晶体管)

cst……电容器(电压保持电容)

ccnt……电容器(电压变动补偿电容)

cssdr，cssdg，cssdb……晶体管的寄生电容

sl，slrj、slgj、slbj……数据线(j＝0～m)

g1_wl，g1_wl(0)～g1_wl(1079)……写入控制线

g2_mon，g2_mon(0)～g2_mon(1079)……监测控制线

g3_cnt，g3_cnt(0)～g3_cnt(1079)……电压变动补偿线

clk1～clk6……时钟信号

mon_en……监测使能信号

rssd、gssd、bssd……连接控制信号

vcnt……计数器电压(第二电压)

vss……低电平电源电压(第一电压)。