本发明涉及显示技术领域，具体涉及一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。
背景技术：
阵列基板行驱动(gateonarray，简称goa)技术是将栅极驱动的电路集成在阵列基板上，来代替外接驱动芯片的一种工艺技术，该技术具有降低生产成本，减少生产工序等特点，得到了广泛应用。栅极驱动电路包括多个级联的移位寄存器单元，每个移位寄存器单元对应一行栅线，在一帧图像的显示周期内，栅极驱动电路依次向各条栅线依次提供扫描信号。
图1所示的是最基本的移位寄存器单元的结构示意图，其包括四个薄膜晶体管和一个电容。在移位寄存器单元的充电阶段，其输入端in输入高电平信号、时钟信号端clk输入低电平信号，此时，第一晶体管m11开启，以对电容c充电，上拉节点pu电位升高，第三晶体管m13导通，移位寄存器单元的信号输出端out输出低电平；在输出阶段，输入端in输入低电平信号、时钟信号端输入高电平信号，此时，第三晶体管m13导通，信号输出端out输出高电平信号，并且，在电容c的自举作用下，上拉节点的电位进一步升高；在复位阶段，复位端reset输入高电平信号，第二晶体管m12和第四晶体管m14导通，从而将上拉节点pu和信号输出端out均与无效信号端vss导通。
在上述过程中，上拉节点pu在输出阶段由于电容c的自举作用会达到较高的电位，使得第三晶体管m13承受较高的栅极偏压，导致第三晶体管m13的阈值电压(vth)特性逐渐漂移，当漂移达到一定程度后，第三晶体管m13的开关特性将发生改变，从而导致信号输出异常，进而发生显示不良。
技术实现要素：
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置，以减少晶体管的vth特性漂移，保证信号输出的稳定，改善显示效果。
为了解决上述技术问题之一，本发明提供一种移位寄存器单元，包括：第一输入端、第二输入端、第一上拉节点、第二上拉节点、复位端、信号输出端、时钟信号端、无效信号端以及
第一输入模块，该第一输入模块与所述第一输入端、所述第一上拉节点相连，用于在所述第一输入端接收到有效信号时将所述第一输入端与所述第一上拉节点导通；
第二输入模块，该第二输入模块与所述第二输入端、第二上拉节点相连，用于在所述第二输入端接收到有效信号时将所述第二输入端与所述第二上拉节点导通；
上拉晶体管，该上拉晶体管为双栅薄膜晶体管，其第一栅极与第一上拉节点相连，第二栅极与第二上拉节点，源极和漏极中的一者与时钟信号端相连、另一者与所述信号输出端相连；
第一电容，连接在所述第一上拉节点与所述信号输出端之间；
第二电容，连接在所述第二上拉节点与所述信号输出端之间；
复位模块，该复位模块与所述第一上拉节点、所述第二上拉节点、所述复位端和所述无效信号端相连，用于在所述复位端接收到有效信号时，将所述第一上拉节点、所述第二上拉节点、所述信号输出端均与所述无效信号端导通。
优选地，所述复位端包括第一复位端口和第二复位端口，所述复位模块包括：
第一复位单元，与所述第一上拉节点、所述第一复位端口、所述第二复位端口和所述无效信号端相连，用于在所述第一复位端口和所述第二复位端口中的任意一者接收到有效信号时将所述第一上拉节点与所述无效信号端导通；
第二复位单元，与所述第二上拉节点、所述第一复位端口、所述第二复位端口和所述无效信号端相连，用于在所述第一复位端口和所述第二复位端口中的任意一者接收到有效信号时将所述第二上拉节点与所述无效信号端导通；
第三复位单元，与所述信号输出端、所述第一复位端口、所述第二复位端口和所述无效信号端相连，用于在所述第一复位端口和所述第二复位端口中的任意一者接收到有效信号时将所述信号输出端与所述无效信号端导通。
优选地，所述第一复位单元包括第一复位晶体管，该第一复位晶体管为双栅薄膜晶体管，其第一栅极与所述第一复位端口相连，第二栅极与所述第二复位端口相连，源极和漏极中的一者与所述第一上拉节点相连、另一者与所述无效信号端相连。
优选地，所述第二复位单元包括第二复位晶体管，该第二复位晶体管为双栅薄膜晶体管，其第一栅极与所述第一复位端口相连，第二栅极与所述第二复位端口相连，源极和漏极中的一者与所述第二上拉节点相连、另一者与所述无效信号端相连。
优选地，所述第三复位单元包括第三复位晶体管，该第三复位晶体管为双栅薄膜晶体管，其第一栅极与所述第一复位端口相连，第二栅极与所述第二复位端口相连，源极和漏极中的一者与所述信号输出端相连、另一者与所述无效信号端相连。
优选地，所述第一输入模块包括第一输入晶体管，所述第一输入晶体管的栅极与所述第一输入端相连，源极和漏极中的一者与所述第一输入端相连、另一者与所述第一上拉节点相连。
优选地，所述第二输入模块包括第二输入晶体管，所述第二输入晶体管的栅极与所述第二输入端相连，源极和漏极中的一者与所述第二输入端相连、另一者与所述第二上拉节点相连。
相应地，本发明还提供一种栅极驱动电路，所述栅极驱动电路包括n级移位寄存器单元以及与第1级至第n-1级移位寄存器单元一一对应的n-1级第一选通模块，所述移位寄存器单元为本发明提供的上述移位寄存器单元；
所述第一选通模块包括输入端、第一控制端、第二控制端、第一输出端和第二输出端，用于在其第一控制端接收到有效信号时将其输入端与第一输出端导通，在其第二控制端接收到有效信号时将其输入端与第二输出端导通；
其中，第n级移位寄存器单元的第一输入端与第n级第一选通模块的第一输出端相连，第n级移位寄存器单元的第二输入端与第n级第一选通模块的第二输出端相连，第n级移位寄存器单元的信号输出端与第n+1级第一选通模块的输入端相连，第n级移位寄存器单元的复位端与第n+1级移位寄存器单元的信号输出端相连；其中，1≤n<n，n为整数；
第1级第一选通模块的输入端与帧起始信号端相连。
优选地，所述栅极驱动电路还包括第一控制线和第二控制线，所述第一控制线用于在显示奇数帧图像时提供有效信号，所述第二控制线用于在显示偶数帧图像时提供有效信号，
所述第一选通模块的第一控制端与所述第一控制线相连，所述第一选通模块的第二控制端与所述第二控制线相连。
优选地，当所述移位寄存器单元的复位端包括第一复位端口和第二复位端口时，所述栅极驱动电路还包括与第1级至第n-1级移位寄存器单元一一对应的n-1级第二选通模块，
所述第二选通模块包括输入端、第一控制端、第二控制端和输出端，所述第二选通模块用于在其第一控制端接收到有效信号时，将其输入端与其第一输出端导通，并在其第二控制端接收到有效信号时将其输入端与其第二输出端导通；
每级所述第二选通模块的第一控制端与所述第一控制线相连，所述第二选通模块的第二控制端与所述第二控制线相连；
第n级第二选通模块的输入端与第n+1级移位寄存器单元的信号输出端相连，第n级第二选通模块的第一输出端与第n级移位寄存器单元的第一复位端口相连，第n级第二选通模块的第二输出端与第n级移位寄存器单元的第二复位端口相连。
优选地，所述第一选通模块包括第一选通晶体管和第二选通晶体管，
所述第一选通晶体管的栅极作为所述第一选通模块的第一控制端，所述第一选通晶体管的源极和漏极中的一者作为所述第一选通模块的输入端、另一者作为所述第一选通模块的第一输出端；
所述第二选通晶体管的栅极作为所述第一选通模块的第二控制端，所述第二选通晶体管的源极和漏极中的一者与所述第一选通模块的输入端相连、另一者作为所述第一选通模块的第二输出端。
优选地，所述第二选通模块包括第三选通晶体管和第四选通晶体管，
所述第三选通晶体管的栅极作为所述第二选通模块的第一控制端；所述第三选通晶体管的源极和漏极中的一者作为所述第二选通模块的输入端、另一者作为所述第二选通模块的第一输出端；
所述第四选通晶体管的栅极作为所述第二选通模块的第二控制端，所述第四选通晶体管的源极和漏极中的一者与所述第二选通模块的输入端相连、另一者作为所述第二选通模块的第二输出端。
相应地，本发明还提供一种显示装置，包括本发明提供的上述栅极驱动电路。
相应地，本发明还提供一种上述移位寄存器单元的驱动方法，显示奇数帧图像时，所述驱动方法包括：
在移位寄存器单元的充电阶段，向该移位寄存器单元的第一输入端提供有效信号、向时钟信号端提供无效信号，以使该移位寄存器单元的第一输入端与第一上拉节点导通、时钟信号端与信号输出端导通；
在移位寄存器单元的输出阶段，向该移位寄存器单元的时钟信号端提供有效信号、向第一输入端提供无效信号，以使得所述第一上拉节点浮接、所述信号输出端与时钟信号端导通；
在移位寄存器单元的复位阶段，向该移位寄存器单元的复位端提供有效信号，以使所述第一上拉节点、所述第二上拉节点和所述信号输出端均与所述无效信号端导通；
显示偶数帧图像时，所述驱动方法包括：
在移位寄存器单元的充电阶段，向该移位寄存器单元的第二输入端提供有效信号、向时钟信号端提供无效信号，以使该移位寄存器单元的第二输入端与第二上拉节点导通、时钟信号端与信号输出端导通；
在移位寄存器单元的输出阶段，向该移位寄存器单元的时钟信号端提供有效信号、向第二输入端提供无效信号，以使得第二上拉节点浮接，所述信号输出端与所述时钟信号端导通；
在移位寄存器单元的复位阶段，向该移位寄存器单元的复位端提供有效信号，以使所述第一上拉节点、所述第二上拉节点和所述信号输出端均与所述无效信号端导通。
优选地，当所述复位端包括第一复位端口和第二复位端口时，
显示奇数帧图像时，在移位寄存器单元的复位阶段，向该移位寄存器单元的复位端提供有效信号的步骤包括：
向所述移位寄存器单元的第一复位端口提供有效信号；
在显示偶数帧图像时，在移位寄存器单元的复位阶段，向该移位寄存器单元的复位端提供有效信号的步骤包括：
向所述移位寄存器单元的第二复位端口提供有效信号。
在本发明中，上拉晶体管为双栅薄膜晶体管，具有对称的低栅和顶栅，两个栅极与第一上拉节点和第二上拉节点的控制，因此，在对所述移位寄存器单元进行驱动时，可以通过在相邻两帧的显示周期分别向第一输入端和第二输入端提供开启信号，从而使上拉晶体管在相邻两帧显示周期中分别受到第一上拉节点和第二上拉节点的控制，这样，上拉晶体管在相邻两帧显示周期所受到的偏压应力相反，二者造成的漂移相互抵消，从而减少上拉晶体管的阈值特性的漂移，提高了移位寄存器单元输出的稳定性，进而改善显示装置的显示效果。并且，复位模块的第一复位晶体管、第二复位晶体管和第三复位晶体管也均是双栅薄膜晶体管，同样可以减少阈值电压的漂移；并且，移位寄存器单元中的晶体管数量较少，整体结构简单，有利于实现窄边框。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是现有技术中的移位寄存器单元的结构示意图；
图2是本发明实施例中提供的移位寄存器单元的结构框图；
图3是本发明实施例中提供的移位寄存器单元的具体结构示意图；
图4是本发明实施例中提供移位寄存器单元的信号时序图；
图5是本发明实施例中移位寄存器单元在奇数帧的充电阶段的电流流向示意图；
图6是本发明实施例中移位寄存器单元在奇数帧的输出阶段的电流流向示意图；
图7是本发明实施例中移位寄存器单元在奇数帧的复位阶段的电流流向示意图；
图8是本发明实施例中移位寄存器单元在偶数帧的充电阶段的电流流向示意图；
图9是本发明实施例中移位寄存器单元在偶数帧的复位阶段的电流流向示意图；
图10是本发明实施例中提供的栅极驱动电路的结构示意图；
图11是本发明实施例中第一选通模块的结构以及与移位寄存器单元的连接示意图；
图12是本发明实施例中第二选通模块的结构以及与移位寄存器单元的连接示意图。
其中，附图标记包括：
m11、第一晶体管；m12、第二晶体管；m13、第三晶体管；m14、第四晶体管；c、电容；pu、上拉节点；in、移位寄存器单元的输入端；out、信号输出端；clk、时钟信号端；vss、无效信号端；reset、复位端；
10、第一输入模块；20、第二输入模块；30、复位模块；31、第一复位单元；32、第二复位单元；33、第三复位单元；in_1、第一输入端；in_2、第二输入端；reset_1、第一复位端口；reset_2、第二复位端口；pu_1、第一上拉节点；pu_2、第二上拉节点；vss、无效信号端；60、第一选通模块；70、第二选通模块；m1、第一输入晶体管；m2、第二输入晶体管；m3、上拉晶体管；m4、第一复位晶体管；m5、第二复位晶体管；m6、第三复位晶体管；m21、第一选通晶体管；m22、第二选通晶体管；m23、第三选通晶体管；m24、第四选通晶体管；c1、第一电容；c2、第二电容；clk、时钟信号端；stv、帧起始信号端；clk1、第一时钟提供端；clk2、第二时钟提供端；vss1、无效信号提供端。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一方面，提供一种移位寄存器单元，如图2所示，该移位寄存器单元包括：第一输入端in_1、第二输入端in_2、第一上拉节点pu_1、第二上拉节点pu_2、复位端reset、信号输出端out、时钟信号端clk、无效信号端vss、第一输入模块10、第二输入模块20、上拉晶体管m3、第一电容c1、第二电容c2和复位模块30。其中，第一输入模块10与第一输入端in_1、第一上拉节点pu_1相连，用于在第一输入端in_1接收到有效信号时将第一输入端in_1与第一上拉节点pu_1导通。第二输入模块20与第二输入端in_2、第二上拉节点pu_2相连，用于在第二输入端in_2接收到有效信号时将第二输入端in_2与第二上拉节点pu_2导通。上拉晶体管m3为双栅薄膜晶体管，上拉晶体管m3的第一栅极与第一上拉节点pu_1相连，上拉晶体管m3的第二栅极与第二上拉节点pu_2，上拉晶体管m3的源极和漏极中的一者与时钟信号端clk相连、另一者与信号输出端out相连。第一电容c1连接在第一上拉节点pu_1和信号输出端out之间。第二电容c2连接在第二上拉节点pu_2与信号输出端out之间。复位模块30与第一上拉节点pu_1、第二上拉节点pu_2、复位端reset和无效信号端vss相连，用于在复位端reset接收到有效信号时，将第一上拉节点pu_1、第二上拉节点pu_2、信号输出端out均与无效信号端vss导通。
本发明具体以开启信号为高电平信号为例进行说明，相应地，下文所述的薄膜晶体管均为n型薄膜晶体管；当然，所述有效信号也可以为低电平信号，相应地，各薄膜晶体管为p型薄膜晶体管。
在现有技术中，移位寄存器单元的上拉节点在输出阶段会达到较高的电位，从而使得受到上拉节点pu控制的第三晶体管m13受到较高的栅极偏压。而本发明中，上拉晶体管m3为双栅薄膜晶体管，具有对称的底栅和顶栅，两个栅极与第一上拉节点pu_1和第二上拉节点pu_2的控制，因此，在对所述移位寄存器单元进行驱动时，可以通过在显示相邻两帧图像的过程中分别向第一输入端in_1和第二输入端in_2提供开启信号，从而使上拉晶体管m3在显示相邻两帧图像时分别受到第一上拉节点pu_1和第二上拉节点pu_2的控制，这样，上拉晶体管m3在相邻两帧所受到的偏压应力相反，二者造成的漂移相互抵消，从而减少上拉晶体管m3的阈值特性漂移，提高了移位寄存器单元输出的稳定性，进而改善显示装置的显示效果。
复位端reset可以与下一级移位寄存器单元的信号输出端out相连，从而在下一级输出有效信号时，复位模块30对本级的第一上拉节点pu_1、第二上拉节点pu_2和信号输出端out进行复位，保证正常输出。其中，而当复位端reset接收到有效信号时，复位模块30将第一上拉节点pu_1、第二上拉节点pu_2和信号输出端out与无效信号端vss导通，从而保证在任意一帧中，移位寄存器单元输出有效信号后均可以对第一上拉节点pu_1、第二上拉节点pu_2和信号输出端out进行复位，保证正常输出。
下面结合图2和图3对本发明提供的移位寄存器单元的具体结构进行介绍。
第一输入模块10包括第一输入晶体管m1，第一输入晶体管m1的栅极与第一输入端in_1相连，源极和漏极中的一者与第一输入端in_1相连、另一者与第一上拉节点pu_1相连。
第二输入模块20包括第二输入晶体管m2，第二输入晶体管m2的栅极与第二输入端in_2相连，源极和漏极中的一者与第二输入端in_2相连、另一者与第二上拉节点pu_2相连。
复位端reset包括第一复位端口reset_1和第二复位端口reset_2，复位模块30包括第一复位单元31、第二复位单元32和第三复位单元33。其中，第一复位单元31与第一上拉节点pu_1、第一复位端口reset_1、第二复位端口reset_2和无效信号端vss相连，用于在第一复位端口reset_1和第二复位端口reset_2中的任意一者接收到有效信号时将第一上拉节点pu_1与无效信号端vss导通。第二复位单元32与第二上拉节点pu_2、第一复位端口reset_1、第二复位端口reset_2和无效信号端vss相连，用于在第一复位端口reset_1和第二复位端口reset_2中的任意一者接收到有效信号时将第二上拉节点pu_2与无效信号端vss导通。第三复位单元33与信号输出端out、第一复位端口reset_1、第二复位端口reset_2和无效信号端vss相连，用于在第一复位端口reset_1和第二复位端口reset_2中的任意一者接收到有效信号时将信号输出端out与无效信号端vss导通。和第一输入端in_1、第二输入端in_2相对应地，将复位端reset设置为包括第一复位端口reset_1和第二复位端口reset_2的结构，这样，在显示相邻两帧图像时，移位寄存器单元在复位阶段分别根据第一复位端口reset_1和第二复位端口reset_2对待拉低的节点(即第一上拉节点pu_1、第二上拉节点pu_2和信号输出端out)进行复位。
其中，第一复位单元31包括第一复位晶体管m4，该第一复位晶体管m4为双栅薄膜晶体管，其第一栅极与第一复位端口reset_1相连，第二栅极与第二复位端口reset_2相连，源极和漏极中的一者与第一上拉节点pu_1相连、另一者与无效信号端vss相连，从而在第一复位晶体管m4的第一栅极或第二栅极接收到有效信号时，均将其源极和漏极导通。第二复位单元32包括第二复位晶体管m5，该第二复位晶体管m5为双栅薄膜晶体管，其第一栅极与第一复位端口reset_1相连，第二栅极与第二复位端口reset_2相连，源极和漏极中的一者与第二上拉节点pu_2相连、另一者与无效信号端vss相连，从而在第二复位晶体管m5的第一栅极或第二栅极接收到有效信号时，均将其源极和漏极导通。第三复位单元33包括第三复位晶体管m6，第三复位晶体管m6为双栅薄膜晶体管，其第一栅极与第一复位端口reset_1相连，第二栅极与第二复位端口reset_2相连，源极和漏极中的一者与信号输出端out相连、另一者与无效信号端vss相连，从而在第三复位晶体管m6的第一栅极或第二栅极接收到有效信号时，均将其源极和漏极导通。和上拉晶体管m3类似地，本发明将第一复位晶体管m4、第二复位晶体管m5和第三复位晶体管m6均设置为双栅薄膜晶体管的好处在于，使得第一复位晶体管m4、第二复位晶体管m5和第三复位晶体管m6中每一个晶体管的两个栅极分别受到第一复位端口reset_1和第二复位端口reset_2的控制，因此，可以在显示奇数帧和偶数帧图像时，分别利用第一复位端口reset_1和第二复位端口reset_2对每个复位晶体管进行控制，从而使得每个复位晶体管在相邻两帧分别受到相反的偏压应力，该相反的偏压应力对复位晶体管造成的漂移相互抵消，从而减少三个复位晶体管的阈值特性漂移，进一步提高了移位寄存器单元输出的稳定性。
下面结合图4至图9对移位寄存器单元的工作过程进行介绍。
在显示奇数帧图像时(即，第奇数个显示周期中)：
在所述移位寄存器单元的充电阶段(如图4中的t1阶段)，向所述移位寄存器单元的第一输入端in_1提供有效信号、向时钟信号端clk提供无效信号(其他未提及的信号端口均提供无效信号，下同)，此时，第一输入晶体管m1导通，第一输入端in_1为第一电容c1充电，第一上拉节点pu_1达到有效电位，从而使得上拉晶体管m3导通，信号输出端out与时钟信号端导通，输出无效信号(其他未提及的晶体管关断，下同)。移位寄存器单元在该阶段的电流主要流向如图5所示。
在所述移位寄存器单元的输出阶段(如图4中的t2阶段)，向所述移位寄存器单元的第一输入端in_1提供无效信号、向时钟信号端clk提供有效信号，此时，第一输入晶体管m1关断、上拉晶体管m3导通，信号输出端out有效信号，同时，在第一电容c1的自举作用下，第一上拉节点pu_1的电位进一步升高。移位寄存器单元在该阶段的电流主要流向如图6所示。
在所述移位寄存器单元的复位阶段(如图4中的t3阶段)，向所述移位寄存器单元的第一复位端口reset_1、时钟信号端clk提供有效信号，此时，第一复位晶体管m4、第二复位晶体管m5和第三复位晶体管m6导通，从而将第一上拉节点pu_1、第二上拉节点pu_2和信号输出端out均与无效信号端vss导通，信号输出端out输出无效信号。移位寄存器单元在该阶段的电流主要流向如图7所示，其中，由于第二上拉节点pu_2在该阶段之前已处于无效电位，因此，图中未标出第二下拉节点pu_2与无效信号端vss之间的电流流向。
在显示偶数帧图像时(即，第偶数个显示周期中)：
在所述移位寄存器单元的充电阶段(如图4中的t1’阶段)，向所述移位寄存器单元的第二输入端in_2提供有效信号、向时钟信号端提供无效信号，此时，第二输入晶体管m2导通，第二输入端in_2为第二电容c2充电，第二上拉节点pu_2达到有效电位，从而使得上拉晶体管m3导通，信号输出端out与时钟信号端clk导通，输出无效信号。移位寄存器单元在该阶段的电流主要流向如图8所示。
在所述移位寄存器单元的输出阶段(如图4中的t2’阶段)，向所述移位寄存器单元的第二输入端in_2提供无效信号、向时钟信号端clk提供有效信号，此时，第二输入晶体管m2关断、上拉晶体管m3导通，信号输出端out有效信号，同时，在第二电容c2的自举作用下，第二上拉节点pu_2的电位进一步升高。移位寄存器单元在该阶段的电流主要流向与图6相同，可参见图6。
在所述移位寄存器单元的复位阶段(如图4中的t3’阶段)，向所述移位寄存器单元的第二复位端口reset_2、时钟信号端clk提供有效信号，此时，第二复位晶体管m5、第二复位晶体管m5和第三复位晶体管m6导通，从而将第一上拉节点pu_1、第二上拉节点pu_2和信号输出端out均与无效信号端vss导通，信号输出端out输出无效信号。移位寄存器单元在该阶段的电流主要流向如图9所示，由于第一上拉节点pu_1在该阶段前以处于无效电位，因此，图中未标出第一上拉节点pu_1与无效信号端vss之间的电流流向。
作为本发明的第二个方面，提供一种栅极驱动电路，如图10所示，栅极驱动电路用于为栅线(如图10中的gate1、gate2等)逐行提供扫描信号，所述栅极驱动电路包括n级移位寄存器单元(如图10中的goa(1)、goa(2)等)以及与第1级至第n-1级移位寄存器单元一一对应的n-1级第一选通模块60，即，第一选通模块60共n-1级，第n级第一选通模块60与第n级移位寄存器单元对应。所述移位寄存器单元为本发明提供的上述移位寄存器单元，每级移位寄存器单元对应一条栅线，以向对应的栅线输出扫描信号。结合图10和图11所示，第一选通模块60包括输入端in_a、第一控制端ctr1_a、第二控制端ctr2_a、第一输出端o1_a和第二输出端o2_a，该第一选通模块60用于在其第一控制端ctr1_a接收到有效信号时将其输入端in_a与第一输出端o1_a导通，在其第二控制端ctr2_a接收到有效信号时将其输入端in_a与第二输出端o2_a导通。第n级移位寄存器单元的第一输入端in_1与第n级第一选通模块60的第一输出端o1_a相连，第n级移位寄存器单元的第二输入端in_2与第n级第一选通模块60的第二输出端o2_a相连，第n级移位寄存器单元的信号输出端out与第n+1级第一选通模块60的输入端in_a相连，第n级移位寄存器单元的复位端reset与第n+1级移位寄存器单元的信号输出端out相连；其中，1≤n<n，n为整数。第1级第一选通模块60的输入端in_1与帧起始信号端stv相连。
如上文所述，为了使得移位寄存器单元的上拉晶体管m3在相邻两帧时受到的偏压应力相反，可在奇数帧时向移位寄存器单元的第一输入端in_1提供有效信号，在偶数帧时向第二输入端in_2提供有效信号。为使栅极驱动电路中的每个移位寄存器单元的第一输入端in_1和第二输入端in_2分别在奇数帧和偶数帧交替接收到有效信号，可以在显示奇数帧图像时，向各第一选通模块60的第一控制端ctr1_a以及帧起始信号端stv提供有效信号；在显示偶数帧图像时，向各第一选通模块60的第二控制端ctr2_a以及帧起始信号端stv提供有效信号。这种情况下，在显示奇数帧图像时，各第一选通模块60的输入端与其第一输出端导通，即，第n级移位寄存器单元的信号输出端out与第n+1级移位寄存器单元的第一输入端in_1导通，第n级移位寄存器单元输出有效信号时，第n+1级移位寄存器单元的第一输入端in_1接收到有效信号，且第n+1级移位寄存器单元输出有效信号时，第n级移位寄存器单元的复位端reset接收到有效信号，结合上文描述的移位寄存器单元的工作过程，各移位寄存器单元依次输出有效信号。在显示偶数帧图像时，各第一选通模块60的输入端in_a与第二输出端o2_a导通，即，第n级移位寄存器单元的信号输出端out与第n+1级移位寄存器单元的第二输入端in_2导通，结合上述移位寄存器单元的工作过程，各移位寄存器单元依次输出有效信号。
为了便于向各第一选通模块60的第一控制端ctr1_a和第二控制端ctr2_a提供控制信号，以进行上文中各移位寄存器单元在奇数帧和偶数帧时均依次输出有效信号的过程，所述栅极驱动电路还包括第一控制线和第二控制线(未示出)，第一控制线用于在显示奇数帧图像时提供有效信号，第二控制线用于在显示偶数帧图像时提供有效信号。第一选通模块60的第一控制端ctr1_a与第一控制线线相连，所述第一选通模块60的第二控制端与所述第二控制线相连。
需要说明的是，“第n级移位寄存器单元的复位端与第n+1级移位寄存器单元的信号输出端out相连”可以为直接相连，也可以为间接相连，本发明具体采用间接相连的形式。具体地，如上所述，所述栅极驱动电路还包括与第1级至第n-1级移位寄存器单元一一对应的n-1级第二选通模块70，第n级移位寄存器单元的复位端reset与第n+1级移位寄存器单元的信号输出端out通过第二选通模块70相连。结合图10和图12所示，第二选通模块70包括输入端in_b、第一控制端ctr1_b、第二控制端ctr2_b、第一输出端o1_b和第二输出端o2_b，第二选通模块70用于在其第一控制端ctr1_b接收到有效信号时，将该第二选通模块70的输入端in_b与其第一输出端o1_b导通，并在该第二选通模块70的第二控制端ctr2_b接收到有效信号时将其输入端in_b与其第二输出端o2_b导通。每级第二选通模块70的第一控制端ctr1_b与所述第一控制线相连，第二选通模块70的第二控制端ctr2_b与所述第二控制线相连；第n级第二选通模块70的输入端in_b与第n+1级移位寄存器单元的信号输出端out相连，第n级第二选通模块70的第一输出端o1_b与第n级移位寄存器单元的第一复位端口reset_1相连，第n级第二选通模块70的第二输出端o2_b与第n级移位寄存器单元的第二复位端口reset_2相连。
因此，在显示奇数帧图像时，当第n+1级(1≤n<n，n为整数)移位寄存器单元输出有效信号时，该有效信号提供给第n级的移位寄存器单元的第一复位端口reset_1，从而使第一复位晶体管m4的第一栅极、第二复位晶体管m5的第一栅极和第三复位晶体管m6的第一栅极均接收到有效信号，进而拉低第一上拉节点pu_1和信号输出端out的电位。在显示偶数帧图像时，当第n+1级移位寄存器单元输出有效信号时，该有效信号提供给第n级的移位寄存器单元的第二复位端口reset_2，从而使第一复位晶体管m4的第二栅极、第二复位晶体管m5的第二栅极和第三复位晶体管m6的第二栅极均接收到有效信号，进而拉低第二上拉节点pu_2和信号输出端out的电位，可见，第一复位晶体管m4、第二复位晶体管m5和第三复位晶体管m6中，各复位晶体管的两个栅极在相邻两帧的复位阶段交替达到有效电位，从而使得各复位晶体管在相邻两帧受到相反的偏压应力，进而减少各复位晶体管的漂移。
另外，还需要说明的是，为了给第n级移位寄存器单元的复位端reset提供复位信号，可以在第n级移位寄存器单元的复位阶段为其单独提供一个复位信号，例如，可以在第n级移位寄存器单元的之后设置一个冗余移位寄存器单元，该冗余移位寄存器单元的结构可以和之前的n移位寄存器单元的结构相同，其信号输出端out可以不再向栅线提供扫描信号，而只向复位端提供复位信号，并且，该冗余移位寄存器单元的第一输入端、第二输入端也可以通过一个第一选通模块60与第n级移位寄存器单元的信号输出端out相连，该冗余移位寄存器单元的信号输出端也可以通过一个第二选通模块70与第n级的第一复位端口reset_1和第二复位端口reset_2相连，具体连接方式与前面n级移位寄存器单元及对应的第一选通模块60、第二选通模块70的连接方式相同，这里不再赘述。
如图11所示，第一选通模块60的具体包括第一选通晶体管m21和第二选通晶体管m22。第一选通晶体管m21的栅极为第一选通模块60的第一控制端ctr1_a，第一选通晶体管m21的源极和漏极中的一者为第一选通模块60的输入端in_a、另一者为第一选通模块60的第一输出端o1_a。第二选通晶体管m22的栅极为第一选通模块60的第二控制端ctr2_a，第二选通晶体管m22的源极和漏极中的一者与第一选通模块60的输入端in_a相连、另一者作为第一选通模块60的第二输出端o2_a。
如图12所示，第二选通模块70具体包括第三选通晶体管m23和第四选通晶体管m24。第三选通晶体管m23的栅极为第二选通模块70的第一控制端；第三选通晶体管m23的源极和漏极中的一者作为所述第二选通模块70的输入端in_b、另一者作为第二选通模块70的第一输出端o1_b。第四选通晶体管m24的栅极作为第二选通模块70的第二控制端ctr2_b，第四选通晶体管m24的源极和漏极中的一者与第二选通模块70的输入端相连in_b、另一者作为第二选通模块70的第二输出端o2_b。
如图10所示，栅极驱动电路还包括无效信号提供端vss1、第一时钟提供端clk1、第二时钟提供端clk2，第一时钟提供端clk1和第二信号提供端clk2提供相位相反的时钟信号，每相邻两个移位寄存器单元中，其中一个移位寄存器单元的时钟信号端clk与第一时钟提供端clk1，另一个移位寄存器单元的时钟信号端clk与第二时钟提供端相连，以保证各级移位寄存器单元的时钟信号端均在输出阶段接收到有效信号。如图10中，第1级移位寄存器单元goa(1)的时钟信号端clk连接第一时钟提供端，第二级移位寄存器单元goa(2)的时钟信号端clk连接第二时钟提供端，以此类推。
作为本发明的第三个方面，提供一种显示装置，包括本发明提供的上述栅极驱动电路。所述显示装置包括阵列基板，阵列基板上设置有多条栅线，所述栅极驱动电路可以设置在所述阵列基板上，栅极驱动电路的移位寄存器单元与栅线一一对应相连，从而为各栅线依次提供扫描信号。
作为本发明的第四个方面，提供一种上述移位寄存器的单元的驱动方法，结合图3至图9，在显示奇数帧图像时，所述驱动方法包括：
在移位寄存器单元的充电阶段(图4中的t1阶段)，向该移位寄存器单元的第一输入端in_1提供有效信号、向时钟信号端clk提供无效信号，以使该移位寄存器单元的第一输入端in_1与第一上拉节点pu_1导通、时钟信号端与信号输出端out导通，信号输出端out输出无效信号。
在移位寄存器单元的输出阶段(图4中的t2阶段)，向该移位寄存器单元的时钟信号端clk提供有效信号、向第一输入端in_1提供无效信号，以使得所述第一上拉节点pu_1浮接，所述信号输出端out与时钟信号端导通，从而使得信号输出端out输出有效信号，同时，第一上拉节点pu_1的电位进一步升高。
在移位寄存器单元的复位阶段(图4中的t3阶段)，向该移位寄存器单元的复位端reset提供有效信号，以使第一上拉节点pu_1、第二上拉节点pu_2和信号输出端out均与无效信号端vss导通。
显示偶数帧图像时，所述驱动方法包括：
在移位寄存器单元的充电阶段(图4中的t1’阶段)，向该移位寄存器单元的第二输入端in_2提供有效信号、向时钟信号端clk提供无效信号，以使该移位寄存器单元的第二输入端in_2与第二上拉节点pu_2导通、时钟信号端clk与信号输出端out导通，信号输出端out输出无效信号。
在移位寄存器单元的输出阶段(图4中的t2’阶段)，向该移位寄存器单元的时钟信号端clk提供有效信号、向第二输入端in_2提供无效信号，以使得第二上拉节点pu_2浮接，信号输出端out与所述时钟信号端导通，从而使得信号输出端out输出有效信号，同时，第二上拉节点pu_2的电位进一步升高。
在移位寄存器单元的复位阶段(图4中的t3’阶段)，向该移位寄存器单元的复位端reset提供有效信号，以使第一上拉节点pu_1、第二上拉节点pu_2和信号输出端out均与无效信号端vss导通。
其中，复位端reset可以包括第一复位端口reset_1和第二复位端口reset_2，这种情况下，显示奇数帧图像时，在移位寄存器单元的复位阶段，向该移位寄存器单元的复位端reset提供有效信号的步骤包括：向所述移位寄存器单元的第一复位端口reset_1提供有效信号。在显示偶数帧图像时，在移位寄存器单元的复位阶段，向该移位寄存器单元的复位端reset提供有效信号的步骤包括：向所述移位寄存器单元的第二复位端口reset_2提供有效信号；从而在每一帧的复位阶段，均通过第一复位单元31将第一上拉节点pu_1与无效信号端vss导通、通过第二复位单元32将第二上拉节点pu_2与无效信号端vss导通、通过第三复位单元33将信号输出端out与无效信号端vss导通
由于上文已结合移位寄存器单元的结构对其工作过程进行了描述，这里不再赘述。
以上为对本发明提供的移位寄存器单元及其驱动方法、栅极驱动电路和显示装置的描述，可以看出，本发明中，上拉晶体管为双栅薄膜晶体管，具有对称的低栅和顶栅，两个栅极与第一上拉节点和第二上拉节点的控制，因此，在对所述移位寄存器单元进行驱动时，可以通过在相邻两帧的显示周期分别向第一输入端和第二输入端提供开启信号，从而使上拉晶体管在相邻两帧显示周期中分别受到第一上拉节点和第二上拉节点的控制，这样，上拉晶体管在相邻两帧显示周期所受到的偏压应力相反，二者造成的漂移相互抵消，从而减少上拉晶体管的阈值特性的漂移，提高了移位寄存器单元输出的稳定性，进而改善显示装置的显示效果。并且，复位模块的第一复位晶体管、第二复位晶体管和第三复位晶体管也均是双栅薄膜晶体管，同样可以减少阈值电压的漂移；并且，移位寄存器单元中的晶体管数量较少，整体结构简单，有利于实现窄边框。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。