一种显示驱动系统和一体式电脑的制作方法

本实用新型属于显示技术领域，尤其涉及一种显示驱动系统和一体式电脑。

背景技术：

随着芯片的升级换代，各种芯片的接口也在不断的更新换代。英特尔公司的第四代CPU(Central Processing Unit，中央处理器)中，已经不再设置LVDS 接口，LVDS接口正逐渐被EDP接口所取代。EDP接口为嵌入式数码音视讯传输接口，该接口提供了全高画质及3D显示功能，而且EDP接口由于传输速率快，更适合高分辨率面板，加上可减少连接线数，也有助于成品薄形设计，是未来液晶屏设计的首要选择接口。但目前主流的液晶显示屏仍采用LVDS接口显示，存在液晶显示屏与CPU显示接口不兼容的问题。

技术实现要素：

本实用新型的目的在于提供一种显示驱动系统，旨在解决传统的技术方案中存在的液晶显示屏与CPU显示接口不兼容的问题。

一种显示驱动系统，与具有LVDS接口的显示屏连接，所述系统包括设有 CPU的主板、用于设置显示参数的BOOT ROM芯片、用于驱动显示屏背光的背光驱动单元和转换芯片；所述转换芯片分别与所述主板、所述BOOT ROM芯片、所述显示屏和所述背光驱动单元连接，所述转换芯片根据所述BOOT ROM 芯片中存储的显示参数将所述CPU输出的eDP信号转换为LVDS信号，并根据所述BOOT ROM芯片中存储的显示参数向背光驱动单元发送背光驱动信号，驱动所述显示屏背光发光。

进一步，所述BOOT ROM芯片的显示参数包括显示屏分辨率信息、显示时序和背光驱动时序。

进一步，其特征在于所述转换芯片和BOOT ROM芯片所述集成在所述主板上。

进一步，所述转换芯片包括4个GPIO引脚，分别为第一GPIO脚、第二 GPIO脚、第三GPIO脚和第四GPIO脚；其中，第一电阻和第二电阻串联在3.3V 直流电源和地之间，第三电阻和第四电阻串联在3.3V直流电源和地之间，第五电阻和第六电阻串联在3.3V直流电源和地之间，第七电阻和第八电阻串联在 3.3V直流电源和地之间；所述第一GPIO脚连接第一电阻和第二电阻的公共端，所述第二GPIO脚连接第三电阻和第四电阻的公共端，所述第三GPIO脚连接第五电阻和第六电阻的公共端，所述第四GPIO脚连接第七电阻和第八电阻的公共端。

进一步，所述转换芯片为CH7511B芯片。

进一步，还包括复位电路，所述复位电路包括第一三极管、第二三极管、第九电阻、第十电阻、第十一电阻和第一电容；所述第一三极管的基极通过所述第九电阻与所述CPU连接，所述第一三极管的集电极通过所述第十电阻连接 3.3V直流电源，所述第一三极管的发射极接地，所述第二三极管的基极连接所述第一三极管的集电极，所述第二三极管的集电极通过所述第十一电阻连接 3.3V直流电源，且所述第二三极管的集电极连接所述转换芯片的复位脚，所述第一电容连接在所述第二三极管的集电极和所述第二三极管的发射极之间，所述第二三极管的发射极接地。

此外，还提供了一种一体式电脑，所述一体式电脑包括上述的显示驱动系统和与所述显示驱动系统连接的具有LVDS接口的显示屏。

上述的显示驱动系统通过转换芯片将CPU输出的eDP信号根据BOOT ROM芯片中存储的显示参数将所述CPU输出的eDP信号转换为LVDS信号，并传送给具有LVDS接口的显示屏进行显示，并根据所述BOOT ROM芯片中存储的显示参数向背光驱动单元发送背光驱动信号，驱动所述显示屏背光发光，实现了CPU和具有LVDS接口显示屏显示接口的兼容，实用性强，可靠性高。

附图说明

图1为本实用新型较佳实施例提供的显示驱动系统结构示意图；

图2为本实用新型较佳实施例提供的显示屏分辨率配置的电路原理图；

图3为本实用新型较佳实施例提供转换芯片和复位电路的电路原理图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

图1示出了本实用新型较佳实施例提供的显示驱动系统的结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

一种显示驱动系统，系统包括：设有CPU 21的主板20，用于设置显示参数的BOOT ROM芯片30、用于驱动显示屏50背光的背光驱动单元40、具有 LVDS接口的显示屏50和转换芯片10。

如图1和图2所示，转换芯片10分别与主板20、BOOT ROM芯片30、显示屏50和背光驱动单元40连接，转换芯片10根据BOOT ROM芯片30中存储的显示参数将CPU 21输出的eDP信号转换为LVDS信号，并根据BOOT ROM芯片30中存储的显示参数向背光驱动单元40发送背光驱动信号，驱动显示屏50背光发光。

在本实施例中，转换芯片10选用CH7511B芯片，其设有4个GPIO引脚，包括第一GPIO脚GPIO[0]、第二GPIO脚GPIO[1]、第三GPIO脚GPIO[2] 和第四GPIO脚GPIO[3]，电阻R1和电阻R2串联在3.3V直流电源和地之间，电阻R1和电阻R2串联在3.3V直流电源和地之间，电阻R3和电阻R4串联在 3.3V直流电源和地之间，电阻R5和电阻R6串联在3.3V直流电源和地之间，电阻R7和电阻R8串联在3.3V直流电源和地之间；第一GPIO脚GPIO[0]连接电阻R1和电阻R2的公共端，第二GPIO脚GPIO[1]连接电阻R1和电阻R2 的公共端，第三GPIO脚GPIO[2]连接电阻R1和电阻R2的公共端，第四GPIO 脚GPIO[3]连接电阻R1和电阻R2的公共端，通过配置电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8的值，分别对第一GPIO 脚GPIO[0]、第二GPIO脚GPIO[1]、第三GPIO脚GPIO[2]和第四GPIO脚 GPIO[3]的电平进行配置，从而根据上述4个GPIO引脚的高低电平值对显示屏50进行分辨率配置。

BOOT ROM芯片30与转换芯片10连接，BOOT ROM芯片30存储有显示屏50的显示参数，包括显示屏50分辨率信息、显示时序和背光驱动时序等显示参数，用于配置显示屏50的分辨率和控制显示屏50背光。

如图3所示，还包括复位电路60，该复位电路60的输出端连接转换芯片 10的复位脚，复位电路60的输入端连接CPU 21，CPU 21通过复位电路60向转换芯片10传送复位信号，用于转换芯片10的复位。复位电路60包括第一三极管Q1、第二三极管Q2、电阻R9、电阻R10、电阻R11和电容C1，第一三极管Q1的基极通过电阻R9与CPU 21连接，第一三极管Q1的集电极通过电阻R10连接3.3V直流电源，第一三极管Q1的发射极接地，第二三极管Q2的基极连接第一三极管Q1的集电极，第二三极管Q2的集电极通过第电阻R11 连接3.3V直流电源，且第二三极管Q2的集电极连接转换芯片10的复位脚，电容C1连接在第二三极管Q2的集电极和第二三极管Q2的发射极之间，第二三极管Q2的发射极接地。

在本实施例中，CPU 21优选为6代以上Intel酷睿处理器，该CPU 21设有 eDP信号输出接口，转换芯片10与CPU 21的eDP信号输出接口连接，接收 CPU 21输出的eDP信号，并将该eDP信号转换为适合显示屏50的LVDS信号。

此外，在上述显示驱动系统的基础上，本实用新型实施例还提供了一种一体式电脑，该一体式电脑包括上述的显示驱动系统和与显示驱动系统连接的具有LVDS接口的显示屏。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。