1.一种基于SOPC的李萨如图形演示装置，其特征是，包括输入模块、SOPC逻辑模块和输出模块，输入模块通过电位器单元连接三通道ADC、通过RS232接口连接SOPC逻辑模块，三通道ADC与SOPC逻辑模块连接，SOPC逻辑模块通过高速DAC单元连接输出模块；输入模块包括第一调相旋钮、第二调相旋钮、第三调相旋钮和串口外设；电位器单元包括第一、第二、第三电位器；DAC单元包括第一、第二、第三高速DAC；输出模块包括第一、第二、第三低通滤波器和示波器；第一、第二、第三调相旋钮分别与第一、第二、第三电位器连接，第一、第二、第三电位器均与三通道ADC连接；串口外设与RS232接口连接；第一、第二、第三高速DAC分别与第一、第二、第三低通滤波器连接，第一、第二、第三低通滤波器均与示波器连接；
SOPC逻辑模块用于正弦波信号的产生、分频、移相、参数控制；
第一、第二、第三调相旋钮用于调节三路正弦波信号的初始相位，控制两两信号之间的相位差；
第一、第二、第三电位器用于产生模拟电压量；
三通道ADC用于将第一、第二、第三电位器的模拟电压量转换为数字电压量并传输至SOPC逻辑模块；
第一、第二、第三高速DAC用于将SOPC逻辑模块输出的数字幅度信息转化成模拟阶梯状正弦波信号；
第一、第二、第三低通滤波器用于对第一、第二、第三高速DAC输出的阶梯状正弦波信号进行平滑处理；
串口外设用于通过RS232接口与SOPC逻辑模块通信。
2.如权利要求1所述的基于SOPC的李萨如图形演示装置，其特征是，SOPC逻辑模块包括输入50Hz晶振至倍频电路，经倍频电路产生高频时钟信号，高频时钟信号接入第一、第二、第三相位累加器，第一、第二、第三相位累加器分别连接频率控制字发生器和第一、第二、第三ROM查找表，第一、第二、第三ROM查找表连接三相偏置地址发生器，三相偏置地址发生器连接软核；软核分别与频率控制字发生器、RS232接口和三通道ADC连接，第一、第二、第三ROM查找表分别连接第一、第二、第三高速DAC；
第一、第二、第三相位累加器用于输出相位地址；
第一、第二、第三ROM查找表用于储存正弦波信号的幅值-相位信息，并根据输入的相位地址输出对应的幅度信息。
3.如权利要求2所述的基于SOPC的李萨如图形演示装置，其特征是，SOPC逻辑模块在FPGA上搭建，FPGA的型号为XC7A35T-ICPG236C，软核采用MicroBlaze；倍频电路采用锁相环IP核，为3倍频电路；高频时钟信号为150MHz的高频时钟信号，用于第一、第二、第三相位累加器的递进时钟，高频时钟信号的上升沿每到来一次，第一、第二、第三相位累加器则累加一次步进值。
4.如权利要求1所述的基于SOPC的李萨如图形演示装置，其特征是，三通道ADC选用Σ-Δ型模数转换器AD7799，采用2.5V基准电压。
5.如权利要求1所述的基于SOPC的李萨如图形演示装置，其特征是，第一、第二、第三低通滤波器均采用四阶有源巴特沃斯低通滤波器，有源器件为LM318。
6.如权利要求1所述的基于SOPC的李萨如图形演示装置，其特征是，串口外设采用通用计算机。
7.如权利要求1所述的基于SOPC的李萨如图形演示装置，其特征是，第一、第二、第三电位器均选用单圈绕线电位器或多圈电位器。
8.如权利要求1所述的基于SOPC的李萨如图形演示装置，其特征是，第一、第二、第三相位累加器的地址宽度比频率控制字的数据宽度多至少1位。