本公开涉及显示技术领域，尤其涉及一种移位寄存器单元、移位寄存器电路、显示面板。
背景技术：
随着光学技术和半导体技术的发展，以液晶显示器(liquidcrystaldisplay，lcd)和有机发光二极管显示器(organiclightemittingdiode，oled)为代表的平板显示器具有轻薄、能耗低、反应速度快、色纯度佳、以及对比度高等特点，在显示领域占据了主导地位。近些年来显示装置呈现出了高集成度以及低成本的发展趋势。以阵列基板行驱动(gatedriveronarray，goa)技术为代表，利用goa技术将栅极驱动电路集成于阵列基板的周边区域，可在实现窄边框设计的同时，有效降低显示装置的制造成本、提升模组工艺产量。goa技术的设计要点是移位寄存器单元的结构和该移位寄存器单元的信耐度。
目前，为了保证移位寄存器单元的信耐度，例如常采用如图1所示的移位寄存器单元的结构，该移位寄存器单元通过交替响应第一电源信号vdd1和第二电源信号vdd2交替控制第一下拉模块和第二下拉模块对移位寄存器单元中的上拉节点pu和信号输出端output降噪。显然，上述结构的移位寄存器单元中的开关元件的数量较多，占用空间大。
因此，需要在保证信耐度的基础上，提供一种开关元件数量较少的移位寄存器单元。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现要素：
本公开的目的在于提供一种移位寄存器单元、移位寄存器电路、显示面板，以解决现有技术中移位寄存器单元中开关元件数量较多占用空间大的问题。
本公开的一种示例性实施例中，包括：
输入模块，连接信号输入端、上拉节点，用于响应输入信号以将所述输入信号传输至所述上拉节点；
输出模块，连接所述上拉节点、时钟信号端、信号输出端，用于响应所述上拉节点的电压信号以将时钟信号传输至所述信号输出端；
下拉控制模块，连接所述上拉节点、参考信号端、第一下拉节点、第二下拉节点、第一电源信号端、第二电源信号端，用于响应所述上拉节点的电压信号以将参考信号分别传输至所述第一下拉节点和第二下拉节点，以及交替响应第一电源信号和第二电源信号，将所述第一电源信号传输至所述第一下拉节点，将所述第二电源信号传输至所述第二下拉节点；
第一下拉模块，连接所述第一下拉节点、所述第二下拉节点、所述参考信号端、所述信号输出端，用于交替响应所述第一下拉节点和所述第二下拉节点的电压信号以将所述参考信号传输至所述信号输出端；
第二下拉模块，连接所述上拉节点、所述信号输出端、所述时钟信号端，用于响应所述时钟信号以将所述信号输出端的电压信号周期性的传输至所述上拉节点；
其中，所述第二下拉模块包括第一开关元件，控制端连接所述时钟信号端，第一端连接所述信号输出端，第二端连接所述上拉节点；所述第一电源信号与所述第二电源信号为同频反向信号。
本公开的一种示例性实施例中，所述输入模块包括：
第二开关元件，控制端和第一端均连接所述信号输入端、第二端连接所述上拉节点。
本公开的一种示例性实施例中，所述下拉控制模块包括：
第一下拉控制单元，连接所述上拉节点、所述参考信号端、第一下拉控制节点、所述第一下拉节点，用于响应所述上拉节点的电压信号以将所述参考信号分别传输至所述第一下拉控制节点和所述第一下拉节点；
第二下拉控制单元，连接所述上拉节点、所述参考信号端、第二下拉控制节点、所述第二下拉节点，用于响应所述上拉节点的电压信号以将所述参考信号分别传输至所述第二下拉控制节点和所述第二下拉节点；
第三下拉控制单元，连接所述第一电源信号端、所述第一下拉控制节点、所述第一下拉节点，用于响应所述第一电源信号以将所述第一电源信号传输至所述第一下拉控制节点和所述第一下拉节点；
第四下拉控制单元，连接所述第二电源信号端、所述第二下拉控制节点、所述第二下拉节点，用于响应所述第二电源信号以将所述第二电源信号传输至所述第二下拉控制节点和所述第二下拉节点。
本公开的一种示例性实施例中，
所述第一下拉控制单元包括：
第三开关元件，控制端连接所述上拉节点、第一端连接所述第一下拉控制节点、第二端连接所述参考信号端；
第四开关元件，控制端连接所述上拉节点、第一端连接所述第一下拉节点、第二端连接所述参考信号端；
所述第二下拉控制单元包括：
第五开关元件，控制端连接所述上拉节点、第一端连接所述第二下拉控制节点、第二端连接所述参考信号端；
第六开关元件，控制端连接所述上拉节点、第一端连接所述第二下拉节点、第二端连接所述参考信号端；
所述第三下拉控制单元包括：
第七开关元件，控制端和第一端连接所述第一电源信号端、第二端连接所述第一下拉控制节点；
第八开关元件，控制端连接所述第一下拉控制节点、第一端连接所述第一电源信号端、第二端连接所述第一下拉节点；
所述第四下拉控制单元包括：
第九开关元件，控制端和第一端连接所述第二电源信号端、第二端连接所述第二下拉控制节点；
第十开关元件，控制端连接所述第二下拉控制节点、第一端连接所述第二电源信号端、第二端连接所述第二下拉节点。
本公开的一种示例性实施例中，所述第一下拉模块包括：
第十一开关元件，控制端连接所述第一下拉节点、第一端连接所述信号输出端、第二端连接所述参考信号端；
第十二开关元件，控制端连接所述第二下拉节点、第一端连接所述信号输出端、第二端连接所述参考信号端。
本公开的一种示例性实施例中，所述输出模块包括：
第十三开关元件，控制端连接所述上拉节点、第一端连接所述时钟信号端、第二端连接所述信号输出端；
存储电容，连接在所述上拉节点和所述信号输出端之间。
本公开的一种示例性实施例中，所述移位寄存器单元还包括：
复位模块，连接复位信号端、所述参考信号端、所述上拉节点、所述信号输出端，用于响应复位信号以将参考信号传输至所述上拉节点和所述信号输出端。
本公开的一种示例性实施例中，所述复位信号端包括第一复位信号端和第二复位信号端；
所述复位模块包括：
第十四开关元件，控制端连接所述第一复位信号端、第一端连接所述上拉节点、第二端连接所述参考信号端；
第十五开关元件，控制端连接所述第二复位信号端、第一端连接所述信号输出端、第二端连接所述参考信号端。
本公开的一种示例性实施例中，包括多个级联的权利要求1-8任一项所述的移位寄存器单元；
在复位信号端包括第一复位信号端和第二复位信号端时，
第n-3级所述移位寄存器单元的信号输出端连接第n级所述移位寄存器单元的信号输入端；
第n+3级所述移位寄存器单元的信号输出端连接第n级所述移位寄存器单元的第二复位信号端；
第n+4级所述移位寄存器单元的信号输出端连接第n级所述移位寄存器单元的第一复位信号端；
其中，n为整数且n≥1。
本公开的一种示例性实施例中，所述周边区域设置有权利要求9所述的移位寄存器电路。
本公开示例性实施方式提供一种移位寄存器单元、移位寄存器电路、以及显示面板。该移位寄存器的第二下拉模块仅包括第一开关元件，其控制端连接时钟信号端，第一端连接信号输出端，第二端连接上拉节点，基于此，通过时钟信号周期性打开第二下拉模块(即，第一开关元件)，间接的通过信号输出端对上拉节点进行降噪，相比于现有技术，在保证了移位寄存器单元的信耐度和正常输出的基础上，在对上拉节点的降噪中减少了一个开关元件节省了空间。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出相关技术中移位寄存器单元的结构示意图；
图2示意性示出本公开示例性实施例中移位寄存器单元的时序信号图；
图3示意性示出本公开示例性实施例中第一电源信号和第二电源信号的时序信号图；
图4示意性示出本公开示例性实施例中移位寄存器单元的结构框图；
图5示意性示出本公开示例性实施例中移位寄存器单元的结构示意图；
图6示意性示出本公开示例性实施例中移位寄存器单元的输出信号模拟效果图；
图7示意性示出本公开示例性实施例中移位寄存器电路的级联结构图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
图1中示出了一种相关的现有技术中的移位寄存器单元，该移位寄存器单元可以包括：输入模块10、下拉控制模块30、第一下拉模块40、第二下拉模块50、输出模块20以及复位模块60，其中：
输入模块10可以包括：
第二开关元件m2，控制端和第一端均连接信号输入端input、第二端连接上拉节点pu。
下拉控制模块30可以包括：第一下拉控制单元31、第二下拉控制单元32、第三下拉控制单元33以及第四下拉控制单元34，其中：
第一下拉控制单元31可以包括：
第三开关元件m3，控制端连接上拉节点pu、第一端连接第一下拉控制节点pdcn1、第二端连接参考信号端vss；
第四开关元件m4，控制端连接上拉节点pu、第一端连接第一下拉节点pd1、第二端连接参考信号端vss；
第二下拉控制单元32可以包括：
第五开关元件m5，控制端连接上拉节点pu、第一端连接第二下拉控制节点pdcn2、第二端连接参考信号端vss；
第六开关元件m6，控制端连接上拉节点pu、第一端连接第二下拉节点pd2、第二端连接参考信号端vss。
第三下拉控制单元33可以包括：
第七开关元件m7，控制端和第一端连接第一电源信号端vdd1、第二端连接第一下拉控制节点pdcn1；
第八开关元件m8，控制端连接第一下拉控制节点pdcn1、第一端连接第一电源信号端vdd1、第二端连接第一下拉节点pd1。
第四下拉控制单元34可以包括：
第九开关元件m9，控制端和第一端连接第二电源信号端vdd2、第二端连接第二下拉控制节点pdcn2；
第十开关元件m10，控制端连接第二下拉控制节点pdcn2、第一端连接第二电源信号端vdd2、第二端连接第二下拉节点pd2。
第一下拉模块40可以包括：
第十一开关元件m11，控制端连接第一下拉节点pd1、第一端连接信号输出端output、第二端连接参考信号端vss；
第十二开关元件m12，控制端连接第二下拉节点pd2、第一端连接信号输出端output、第二端连接参考信号端vss。
第二下拉模块50可以包括：
第一开关元件m1，控制端连接第二下拉节点pd2，第一端连接上拉节点pu，第二端连接参考信号端vss；
第十六开关元件m16，控制端连接第一下拉节点pd1，第一端连接上拉节点pu，第二端连接参考信号端vss。
输出模块20可以包括：
第十三开关元件m13，控制端连接上拉节点pu、第一端连接时钟信号端clk、第二端连接信号输出端output；
存储电容c，连接在上拉节点pu和信号输出端output之间。
复位模块60可以包括：
第十四开关元件m14，控制端连接第一复位信号端reset1、第一端连接上拉节点pu、第二端连接参考信号端vss；
第十五开关元件m15，控制端连接第二复位信号端reset2、第一端连接信号输出端output、第二端连接参考信号端vss。
基于上述结构，以所有开关元件均为nmos为例，结合图2所示的时序信号图对图1中的移位寄存器单元的工作过程进行具体的说明。其中，参考信号端vss的参考信号为低电平信号vl；如图3所示，第一电源信号端vdd1的第一电源信号和第二电源信号端vdd2的第二电源信号互为同频反向信号，即始终有一个在工作，这里以第一电源信号端vdd1的第一电源信号的高电平时段为例进行说明。
在像素保持阶段(即t1阶段)，第一复位信号端reset1的第一复位信号、第二复位信号端reset2的第二复位信号、信号输入端input的输入信号、第二电源信号端vdd2的第二电源信号均为低电平vl，第一电源信号端vdd1的第一电源信号为高电平vh，此时，第七开关元件m7在第一电源信号的作用下导通，将第一电源信号传输至第一下拉控制节点pdcn1，第八开关元件m8在传输至第一下拉控制节点pdcn1的第一电源信号的作用下导通，将第一电源信号传输至第一下拉节点pd1，第十六开关元件m16和第十一开关元件m11在传输至第一下拉节点pd1的第一电源信号的作用下导通，将参考信号分别通过第十六开关元件m16和第十一开关元件m11传输至上拉节点pu和信号输出端output，以对上拉节点pu和信号输出端output持续降噪，即上拉节点pu的信号和信号输出端output的输出信号均为低电平vl。
在充电阶段(即t2阶段)，信号输入端input的输入信号为高点平vh，第二开关元件m2在输入信号的作用下导通，将输入信号传输至上拉节点pu，以对电容c充电，第三开关元件m3、第四开关元件m4、第五开关元件m5、第六开关元件m6分别在传输至上拉节点pu的输入信号的作用下导通，将参考信号分别通过第三开关元件m3、第四开关元件m4、第五开关元件m5、第六开关元件m6传输至第一下拉控制节点pdcn1、第一下拉节点pd1、第二下拉控制节点pdcn2、第二下拉节点pd2，同时，第十三开关元件m13在传输至上拉节点pu的输入信号的作用下导通，将时钟信号端clk的时钟信号传输至信号输出端output，由于此时时钟信号为低电平，信号输出端output的输出信号也为低电平vl。
在自举阶段(即t3阶段)，时钟信号端clk的时钟信号为高电平vh，在上拉节点pu的作用下，第十三开关元件m13导通，将时钟信号传输至信号输出端output，此时信号输出端output的输出信号为高电平信号vh，同时通过存储电容c的自举作用使得上拉节点pu的电位自举至大约2vh。
在复位阶段(即t4阶段)，时钟信号端clk的时钟信号为低电平vl，此时信号输出端output的输出信号为低电平信号vl，同时，由于时钟信号为低电平vl，通过存储电容c的自举作用使得上拉节点pu的电位自举至vh。
需要说明的是，第二电源信号端vdd2的第二电源信号的高电平时段的移位寄存器单元的工作原理与上述第一电源信号端vdd1的第一电源信号的高电平时段的移位寄存器单元的工作原理相同，因此此处不再举例说明。
由上可知，在像素保持阶段(即t1阶段)，第一电源信号端vdd1的第一电源信号和第二电源信号端vdd2的第二电源信号交替对上拉节点pu和信号输出端output持续降噪，即通过交替打开的第一开关元件m1和第十六开关元件m16对上拉节点pu进行降噪，通过交替打开的第十一开关元件m11和第十二开关元件m12对信号输出端output持续降噪，保证了移位寄存器单元的信耐度，在充电阶段(即t2阶段)、自举阶段(即t3阶段)以及复位阶段(即t4阶段)，信号输出端output的输出信号由时钟信号端clk的时钟信号决定，保证了移位寄存器单元的正常输出。然而，上述结构的移位寄存器单元中开关元件的数量较多，占用空间大。
为了解决现有技术中移位寄存器单元中开关元件数量较多，占用空间大的问题，本示例实施方式提供了一种移位寄存器单元，用于提供栅极驱动信号；如图4和图5所示，所述移位寄存器单元可以包括：
输入模块10，连接信号输入端input、上拉节点pu，用于响应输入信号以将所述输入信号传输至所述上拉节点pu；
输出模块20，连接所述上拉节点pu、时钟信号端clk、信号输出端output，用于响应所述上拉节点pu的电压信号以将时钟信号传输至所述信号输出端output；
下拉控制模块30，连接所述上拉节点pu、参考信号端vss、第一下拉节点pd1、第二下拉节点pd2、第一电源信号端vdd1、第二电源信号端vdd2，用于响应所述上拉节点pu的电压信号以将参考信号分别传输至所述第一下拉节点pd1和第二下拉节点pd2，以及交替响应第一电源信号和第二电源信号，将所述第一电源信号传输至所述第一下拉节点pd1，将所述第二电源信号传输至所述第二下拉节点pd2；
具体的，所述下拉控制模块30可以包括：
第一下拉控制单元31，连接所述上拉节点pu、所述参考信号端vss、第一下拉控制节点pdcn1、所述第一下拉节点pd1，用于响应所述上拉节点pu的电压信号以将所述参考信号分别传输至所述第一下拉控制节点pdcn1和所述第一下拉节点pd1；
第二下拉控制单元32，连接所述上拉节点pu、所述参考信号端vss、第二下拉控制节点pdcn2、所述第二下拉节点pd2，用于响应所述上拉节点pu的电压信号以将所述参考信号分别传输至所述第二下拉控制节点pdcn2和所述第二下拉节点pd2；
第三下拉控制单元33，连接第一电源信号端vdd1、所述第一下拉控制节点pdcn1、所述第一下拉节点pd1，用于响应所述第一电源信号以将所述第一电源信号传输至所述第一下拉控制节点pdcn1和所述第一下拉节点pd1；
第四下拉控制单元34，连接第二电源信号端vdd2、所述第二下拉控制节点pdcn2、所述第二下拉节点pd2，用于响应所述第二电源信号以将所述第二电源信号传输至所述第二下拉控制节点pdcn2和所述第二下拉节点pd2。
第一下拉模块40，连接所述第一下拉节点pd1、所述第二下拉节点pd2、所述参考信号端vss、所述信号输出端output，用于交替响应所述第一下拉节点pd1和所述第二下拉节点pd2的电压信号以将所述参考信号传输至所述信号输出端output；
第二下拉模块50，连接所述上拉节点pu、所述信号输出端output所述时钟信号端ckl，用于响应所述时钟信号以将所述信号输出端output的电压信号周期性的传输至所述上拉节点pu；
其中，所述第二下拉模块50包括第一开关元件m1，控制端连接所述时钟信号端ckl，第一端连接所述信号输出端output，第二端连接所述上拉节点pu；如图3所示，所述第一电源信号vdd1与所述第二电源信号vdd2为同频反向信号。
此外，所述移位寄存器单元还可以包括：
复位模块60，连接复位信号端reset、所述参考信号端vss、所述上拉节点pu、所述信号输出端output，用于响应复位信号以将参考信号传输至所述上拉节点pu和所述信号输出端output。
需要说明的是，所述输入信号为信号输入端input的电压信号，所述时钟信号为时钟信号端clk的电压信号，所述复位信号为复位信号端reset的电压信号，所述参考信号为参考信号端vss的电压信号，第一电源信号为第一电源信号端vdd1的电压信号，第二电源信号第二电源信号端vdd2的电压信号。
本公开示例性实施方式所提供的移位寄存器单元的第二下拉模块50仅包括第一开关元件m1，其控制端连接时钟信号端clk，第一端连接信号输出端output，第二端连接上拉节点pu，基于此，通过时钟信号周期性打开第二下拉模块50(即，第一开关元件m1)，间接的通过信号输出端output对上拉节点pu进行降噪，相比于现有技术，在保证了移位寄存器单元的信耐度和正常输出的基础上，在对上拉节点pu的降噪中减少了一个开关元件(即图1中的第十六开关元件m16)节省了空间。
下面，结合图5对移位寄存器单元的结构进行详细的说明。
所述输入模块10可以包括：
第二开关元件m2，控制端和第一端均连接所述信号输入端input、第二端连接所述上拉节点pu。
所述第一下拉控制单元31可以包括：
第三开关元件m3，控制端连接所述上拉节点pu、第一端连接所述第一下拉控制节点pdcn1、第二端连接所述参考信号端vss；
第四开关元件m4，控制端连接所述上拉节点pu、第一端连接所述第一下拉节点pd1、第二端连接所述参考信号端vss；
所述第二下拉控制单元32可以包括：
第五开关元件m5，控制端连接所述上拉节点pu、第一端连接所述第二下拉控制节点pdcn2、第二端连接所述参考信号端vss；
第六开关元件m6，控制端连接所述上拉节点pu、第一端连接所述第二下拉节点pd2、第二端连接所述参考信号端vss。
所述第三下拉控制单元33可以包括：
第七开关元件m7，控制端和第一端连接所述第一电源信号端vdd1、第二端连接所述第一下拉控制节点pdcn1；
第八开关元件m8，控制端连接所述第一下拉控制节点pdcn1、第一端连接所述第一电源信号端vdd1、第二端连接所述第一下拉节点pd1。
所述第四下拉控制单元34可以包括：
第九开关元件m9，控制端和第一端连接所述第二电源信号端vdd2、第二端连接所述第二下拉控制节点pdcn2；
第十开关元件m10，控制端连接所述第二下拉控制节点pdcn2、第一端连接所述第二电源信号端vdd2、第二端连接所述第二下拉节点pd2。
所述第一下拉模块40可以包括：
第十一开关元件m11，控制端连接所述第一下拉节点pd1、第一端连接所述信号输出端output、第二端连接所述参考信号端vss；
第十二开关元件m12，控制端连接所述第二下拉节点pd2、第一端连接所述信号输出端output、第二端连接所述参考信号端vss。
所述输出模块20可以包括：
第十三开关元件m13，控制端连接所述上拉节点pu、第一端连接所述时钟信号端clk、第二端连接所述信号输出端output；
存储电容c，连接在所述上拉节点pu和所述信号输出端output之间。
所述复位信号端reset包括第一复位信号端reset1和第二复位信号端reset2；
所述复位模块60可以包括：
第十四开关元件m14，控制端连接所述第一复位信号端reset1、第一端连接所述上拉节点pu、第二端连接所述参考信号端vss；
第十五开关元件m15，控制端连接所述第二复位信号端reset2、第一端连接所述信号输出端output、第二端连接所述参考信号端vss。
在本示例实施方式中，所有开关元件均可以采用mos(metaloxidesemiconductor，金属-氧化物-半导体场效应晶体管)场效应晶体管，其具体可以均采用p型mos管或者均采用n型mos管。需要说明的是：针对不同的晶体管类型，各个信号端的电平信号需要相应的调整变化。
基于上述结构，以所有开关元件均为nmos为例，结合图2所示的时序信号图对图5中的移位寄存器单元的工作过程进行具体的说明。其中，参考信号端vss的参考信号为低电平信号vl；第一电源信号端vdd1的第一电源信号和第二电源信号端vdd2的第二电源信号互为同频反向信号，即始终有一个在工作，这里以第一电源信号端vdd1的第一电源信号的高电平时段为例进行说明。
在像素保持阶段(即t1阶段)，第一复位信号端reset1的第一复位信号、第二复位信号端reset2的第二复位信号、信号输入端input的输入信号、第二电源信号端vdd2的第二电源信号均为低电平vl，第一电源信号端vdd1的第一电源信号和时钟信号端clk的时钟信号均为高电平vh，此时，第七开关元件m7在第一电源信号的作用下导通，将第一电源信号传输至第一下拉控制节点pdcn1，第八开关元件m8在传输至第一下拉控制节点pdcn1的第一电源信号的作用下导通，将第一电源信号传输至第一下拉节点pd1，第十一开关元件m11在传输至第一下拉节点pd1的第一电源信号的作用下导通，将参考信号通过第十一开关元件m11传输至信号输出端output，以对信号输出端output持续降噪，即信号输出端output的输出信号均为低电平vl，第一开关元件m1在时钟信号的作用下导通，将信号输出端output与上拉节点pu连通，间接的通过信号输出端output对上拉节点pu进行降噪。
在充电阶段(即t2阶段)，信号输入端input的输入信号为高点平vh，第二开关元件m2在输入信号的作用下导通，将输入信号传输至上拉节点pu，以对电容c充电，第三开关元件m3、第四开关元件m4、第五开关元件m5、第六开关元件m6分别在传输至上拉节点pu的输入信号的作用下导通，将参考信号分别通过第三开关元件m3、第四开关元件m4、第五开关元件m5、第六开关元件m6传输至第一下拉控制节点pdcn1、第一下拉节点pd1、第二下拉控制节点pdcn2、第二下拉节点pd2，同时，第十三开关元件m13在传输至上拉节点pu的输入信号的作用下导通，将时钟信号传输至信号输出端output，由于此时时钟信号为低电平vl，信号输出端output的输出信号也为低电平vl，且第一开关元件m1关闭。
在自举阶段(即t3阶段)，时钟信号端clk的时钟信号为高电平vh，在上拉节点pu的作用下，第十三开关元件m13导通，将时钟信号传输至信号输出端output，此时信号输出端output的输出信号为高电平信号vh，同时通过存储电容c的自举作用使得上拉节点pu电位自举至大约2vh，由于此时第一开关元件的控制端和第二端之间的电压为vh-2vh＝-vh<0，因此，第一开关元件m1关闭，即不影响移位寄存器单元的正常输出。
在复位阶段(即t4阶段)，时钟信号端clk的时钟信号为低电平vl，此时信号输出端output的输出信号为低电平信号vl，且第一开关元件m1关闭，同时，由于时钟信号为低电平vl，通过存储电容c的自举作用使得上拉节点pu的电位自举至vh。
需要说明的是，第二电源信号端vdd2的第二电源信号的高电平时段的移位寄存器单元的工作原理与上述第一电源信号端vdd1的第一电源信号的高电平时段的移位寄存器单元的工作原理相同，因此此处不再举例说明。
由上可知，在像素保持阶段(即t1阶段)，第一电源信号端vdd1的第一电源信号和第二电源信号端vdd2的第二电源信号通过第十一开关元件m11和第十二开关元件m12交替对信号输出端output持续降噪，同时，通过时钟信号端clk的时钟信号周期性打开第一开关元件m1，以间接的通过信号输出端output对上拉节点pu进行降噪，保证了移位寄存器单元的信耐度，在充电阶段(即t2阶段)、自举阶段(即t3阶段)以及复位阶段(即t4阶段)，信号输出端output的输出信号由时钟信号端clk的时钟信号决定，保证移位寄存器单元可以正常输出。
具体的运行图5中的移位寄存器单元的输出信号模拟效果图如图6所示，从图6中可知，保证了移位寄存器单元的信耐度和正常输出。
显然，在上述移位寄存器单元中，仅仅通过时钟信号控制的周期性打开的第一开关元件m1，间接的通过信号输出端output对上拉节点pu进行降噪，相比于现有技术，在保证了移位寄存器单元的信耐度和正常输出的基础上，在对上拉节点pu的降噪中减少了一个开关元件(即图1中的第十六开关元件m16)，节省了空间。
本示例实施方式还提出了一种移位寄存器电路，可用作栅极驱动电路。参考图7所示，所述移位寄存器电路可以包括多个级联的上述移位寄存器单元；在复位信号端包括第一复位信号端和第二复位信号端时，第n-3级所述移位寄存器单元的信号输出端连接第n级所述移位寄存器单元的信号输入端；第n+3级所述移位寄存器单元的信号输出端连接第n级所述移位寄存器单元的第二复位信号端；第n+4级所述移位寄存器单元的信号输出端连接第n级所述移位寄存器单元的第一复位信号端；其中，n为整数且n≥1。其中，第1-3级移位寄存器单元的输入信号可以由起始信号stv提供。
本示例实施方式中，所述移位寄存器电路级联结构的信号端连接方式不限于此，其可以根据实际情况进行调整，这里不做具体限定。
需要说明的是：所述移位寄存器电路中的各模块单元的具体细节已经在对应的移位寄存器单元中进行了详细的描述，因此这里不再赘述。
本示例实施方式还提出了一种显示面板，包括显示区域和周边区域；其中，所述显示面板的周边区域可以设置上述的移位寄存器电路。在此基础上，所述显示面板的显示区域可以包括横纵交错的多条栅线和多条数据线，以及由相邻所述栅线和相邻所述数据线限定的多个像素单元：其中，所述栅线用于传输所述移位寄存器电路提供的扫描信号，所述数据线用于传输源极驱动器提供的数据信号。
本示例实施方式利用goa技术将移位寄存器电路集成于显示面板的周边，从而在实现窄边框面板设计的同时，还可有效降低显示面板的制造成本、提升显示模组的工艺产量。
本示例实施方式中，所述显示面板具体可以为lcd显示面板、oled显示面板、pled(polymerlight-emittingdiode，高分子发光二极管)显示面板、pdp(plasmadisplaypanel，等离子显示面板)等，这里对于显示面板的适用不做具体的限制。
本示例实施方式还提供一种显示装置，包括上述的显示面板。其中，所述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是cd-rom，u盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本公开实施方式的方法。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。