本申请涉及显示技术领域，尤其涉及一种阵列基板及制作方法及显示屏。
背景技术：
显示屏的分辨率可以采用ppi(pixelsperinch，每英寸所拥有的像素数目)来表征。随着显示技术的进步，显示屏的分辨率要求越来越高，即单位面积内的像素数目越来越多。随着ppi越来越高，单个像素的发光面积也越来越小，这使得fmm(finemetalmask高精度金属掩模板)制作难度增加。
目前，为了解决这个问题，提出了一种掩膜板，如图1所示，该掩膜板包括平板本体，所述平板本体上设有开口，所述开口用于形成相邻主像素中相邻的同类子像素；其中，所述主像素包括三种相互分离的子像素r(red，红)、b(blue，蓝)、g(green，绿)。所述掩膜板的开口数量有多个，且沿行和列方向依次排列，每个所述开口供上下左右相邻的四个所述主像素的四个同类子像素共用，且所有开口对应的子像素种类相同。通过上述方式，本发明能够提高掩膜板的制作良率以及提高显示面板的解析度。
但是，通过上述方式制作的显示面板，如图1所示，受走线方式的限制，驱动电路扫描像素时，扫描顺序依次为第一列红色子像素、第二列蓝色子像素、第四列绿色子像素、第三列蓝色子像素、第五列绿色子像素、第六列红色子像素，第七列红色子像素，依次重复，也就是说，受走线方式的限制，像素扫描顺序为rbgbgr……，但有的驱动电路并不支持这种扫描方式。
技术实现要素：
本申请实施例提供一种阵列基板，用于解决现有技术中四个相同颜色的子像素共用一个fmm开口时，阵列基板的像素排列与驱动电路的扫描方式不匹配的问题。
本申请实施例采用下述技术方案：
本申请的阵列基板，包括：
像素层，包括不同颜色且按列排布的第一子像素、第二子像素和第三子像素；
驱动电路，设有第一数据线、第二数据线和第三数据线；
金属层，设有连接所述第一子像素与所述第一数据线的第一走线、连接所述第二子像素与所述第二数据线的第二走线和连接所述第三子像素与所述第三数据线的第三走线；
其中，所述金属层包括至少两层，所述第一走线、所述第二走线和所述第三走线分布于至少两层所述金属层，使驱动电路按预设扫描顺序扫描子像素。
可选的，所述第一子像素、所述第二子像素和所述第三子像素每六列重复排布，其中，每六列中，所述第一子像素位于第一列和第六列，所述第二子像素位于第二列和第三列，所述第三子像素位于第四列和第五列；
每六列中，所述第一数据线位于第一列和第四列，与第一列第一子像素连接的所述第一走线延伸至与第一列第一数据线连接，与第六列第一子像素连接的所述第一走线延伸至与第四列第一数据线连接；
每六列中，所述第二数据线位于第二列和第五列，与第二列第二子像素连接的所述第二走线延伸至与第二列第二数据线连接，与第三列第二子像素连接的所述第二走线延伸至与第五列第二数据线连接；
每六列中，所述第三数据线位于第三列和第六列，与第四列第三子像素连接的所述第三走线延伸至与第三列第三数据线连接，与第五列第三子像素连接的所述第三走线延伸至与第六列第三数据线连接。
可选的，上下左右四个相邻且颜色相同的子像素共用一个掩膜板，其中，每六列中，与第三列所述第二子像素相连的所述第二走线和与第六列所述第一子像素相连且与所述第二走线位于同一行的所述第一走线位于不同的金属层。
可选的，与第三列所述第二子像素相连的所述第二走线中每间隔一个设置于第一金属层，与第六列所述第一子像素相连且与位于所述第一金属层的第二走线处于不同行的所述第一走线设置于所述第一金属层，其余所述第一走线、第二走线和第三走线均设置于第二金属层。
可选的，所述第一金属层和所述第二金属层相邻设置，并且所述第一金属层和所述第二金属层之间设有绝缘层。
可选的，所述第一金属层和所述第二金属层的材质均为ito/ag/ito。
可选的，所述第一金属层通过一个掩膜板形成，所述第二金属层通过一个掩膜板形成。
可选的，各走线的与数据线连接的一端设有过孔，各走线通过填充在所述过孔中的金属与数据线连接。
可选的，所述第一子像素为红色子像素，所述第二子像素为蓝色子像素，所述第三子像素为绿色子像素，所述驱动电路的扫描顺序为依次重复的红、蓝、绿。
本申请的阵列基板的制作方法，包括：
形成基板本体；
利用掩膜板形成第一金属层；
在第一金属层上形成绝缘层；
利用掩膜板形成第二金属层；
利用掩膜板形成像素层。
本申请的显示屏，包括上述中任一项所述的阵列基板。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：
在该阵列基板中，金属层包括至少两层，第一走线、第二走线和第三走线分布于至少两层金属层上。如此设置，可以减少各走线之间的干涉，当第一走线、第二走线和第三走线中的部分走线跨的列数(其中，列数是指子像素的列数)较多时，可以将该些走线设置在一层金属层上，将其余的走线设置在另外金属层上。这样，可以根据需要将子像素连接到所需的数据线上，使驱动电路按预设扫描顺序扫描子像素。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为现有技术的阵列基板的结构示意图；
图2为本申请实施例提供的阵列基板的结构示意图；
图3为本申请实施例提供的阵列基板的平面线路图。
图1-图3中：
基板本体-1；金属层-2；像素层-3；驱动电路-4；绝缘层-5；第一金属层-21；第二金属层-22第一走线-23；第二走线-24；第三走线-25；；第一子像素-31；第二子像素-32；第三子像素-33；接触孔-2a；第一数据线-41；第二数据线-42；第三数据线-43；第一走线231；第二走线-241。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图2、图3所示，本申请的阵列基板包括基板本体1、依次设置在基板本体1上的金属层2、像素层3，以及设置在基板本体1上的驱动电路4。像素层3包括不同颜色且按列排布的第一子像素31、第二子像素32和第三子像素33。驱动电路4设有第一数据线41、第二数据线42和第三数据线43。金属层2设有第一走线23、第二走线24和第三走线25，其中第一走线23连接第一子像素31和第一数据线41，第二走线24连接第二子像素32和第二数据线42，第三走线25连接第三子像素33和第三数据线43。
在该阵列基板中，金属层2包括至少两层，第一走线23、第二走线24和第三走线25分布于至少两层金属层2上。如此设置，可以减少各走线之间的干涉，当第一走线23、第二走线24和第三走线25中的部分走线跨的列数(其中，列数是指子像素的列数)较多时，可以将该些走线设置在一层金属层2上，将其余的走线设置在另外金属层2上。这样，可以根据需要将子像素连接到所需的数据线上，使驱动电路4按预设扫描顺序扫描子像素。
需要说明的是，子像素按列排布中的列是指沿数据线延伸方向设置的一排，位于同一条数据线上的各子像素的颜色均相同。
像素层3的材质与通常像素层3的材质相同。在像素层3设有多列第一子像素31、多列第二子像素32和多列第三子像素33，三种子像素的排列方式可以根据需要设定。在一个例子中，第一子像素31、第二子像素32和第三子像素33每六列重复排布，每六列中，第一子像素31位于第一列和第六列，第二子像素32位于第二列和第三列，第三子像素33位于第四列和第五列。
上述的子像素排列方式换句话说是指，第一列为第一子像素31、第二列为第二子像素32、第三列为第二子像素32、第四列为第三子像素33、第五列为第三子像素33、第六列为第一子像素31、第七列为第一子像素31、第八列为第二子像素32、第九列为第二子像素32、第十列为第三子像素33、第十一列为第三子像素33、第十二列为第一子像素31、第十三列为第一子像素31……依次重复排列。
通过上述方式设置，上下左右相邻的位置可以为同一颜色的子像素。这样，制作像素层3时，掩膜板的开口数量可以设置四个，上下左右相邻的四个子像素共用同一掩膜板，提高掩膜板的制作良率以及提高阵列基板的解析度。
第一子像素31、第二子像素32和第三子像素33可以分别为r(红色)子像素、b(蓝色)子像素和g(绿色)子像素。红绿蓝三色子像素按照不同比例和强弱混合，产生各种色彩变化。具体地，第一子像素31可以为红、绿、蓝色子像素中的任意一种，第二子像素32为除第一子像素31外的任意两种子像素中的一种，例如第一子像素31为红色子像素时，第二子像素32可以为蓝、绿色子像素中的任意一种。
此处优先选用，第一子像素31为红色子像素、第二子像素32为蓝色子像素、第三子像素33为绿色子像素。这样，当数据线为直线时，便于通过设置走线来实现驱动电路4支持的像素排列顺序(红、蓝、绿、红、蓝、绿……)。
每个子像素与一个走线连接，即与不同子像素连接的走线之间彼此分离。每种走线的个数可以根据相应子像素的个数设定。每种走线可以根据需要包括沿数据线延伸的部分和沿垂直于数据线延伸的部分。每个走线位于同一金属层2，即每个走线的沿各方向延伸的部分均位于同一金属层，以方便刻蚀。
当子像素按上述方式每六列重复排布时，每六列(与子像素的每六列对应)中，第一数据线41位于第一列和第四列，与第一列第一子像素31连接的第一走线23延伸至与第一列第一数据线41连接，与第六列第一子像素31连接的第一走线23延伸至与第四列第一数据线41连接。第二数据线42位于第二列和第五列，与第二列第二子像素32连接的第二走线24延伸至与第二列第二数据线42连接，与第三列第二子像素32连接的第二走线24延伸至与第五列第二数据线42连接。第三数据线43位于第三列和第六列，与第四列第三子像素33连接的第三走线25延伸至与第三列第三数据线43连接，与第五列第三子像素33连接的第三走线25延伸至与第六列第三数据线43连接。
如此设置，当驱动电路4的扫描顺序为第一子像素31、第二子像素32、第三子像素33、第一子像素31、第二子像素32、第三子像素33、第一子像素31……时，从驱动电路4的数据驱动器引出的数据线均为直线，方便刻蚀数据线。
上下左右(位于矩形的四个边角上)相邻且颜色相同的每四个子像素共用一个掩膜板，每六列中，与第三列第二子像素32相连的第二走线241和与第六列第一子像素31相连且与第二走线241位于同一行的第一走线231位于不同的金属层。如此设置，走线的形状较少，方便刻蚀走线，省事省力。在一个具体的例子中，与第三列第二子像素32相连的第二走线241中每间隔一个设置于第一金属层21，与第六列第一子像素31相连且与位于第一金属层21的第二走线241处于不同行的第一走线231设置于第一金属层21，其余第一走线23、第二走线24和第三走线25均设置于第二金属层22。如此设置，进一步方便刻蚀走线，省事省力。
当然，走线也可以以其他方式设置，例如每六列中，与第六列第一子像素31连接的第一走线231均位于第一金属层21，其余走线位于第二金属层22；或者，每六列中，与第三列第二子像素32相连的第二走线241均位于第一金属层21，其余走线位于第二金属层22等。
各走线的与数据线连接的一端可以设置过孔2a，通过填充在过孔2a中的金属实现与数据线的电连接。如此设置，结构简单、方便加工制作。
在该阵列基板中，可以仅包括第一金属层21和第二金属层22两层金属层2。设置两层金属层2时可以通过走线实现像素排布方式与驱动电路4的扫描顺序匹配，结构简单、制作方便。两层金属层2的材质可以相同，均为ito(氧化铟锡)/ag/ito，即为三层结构，底部为一层ito层，中部覆盖ag层，上部覆盖ito层，氧化铟锡的成本低、导电率好、方便加工刻蚀。两层金属层2的厚度可以根据需求设定。
第一金属层21和第二金属层22可以相邻设置。设置两层金属层2时，可以使第一金属层21较为靠近基板本体1，也可以使第二金属层22较为靠近基板本体1。当第一金属层21和第二金属层22相邻设置时，两层金属层2之间设置绝缘层5，通过绝缘层5绝缘两层金属层2。
第一金属层21可以通过一个掩膜板形成，第二金属层22通过一个掩膜板形成，以方便加工金属层2。制作阵列基板时，先形成基板本体1，然后利用掩膜板形成第一金属层21，在第一金属层21上形成绝缘层5，利用掩膜板形成第二金属层22，再然后利用掩膜板形成像素层3。
本申请的显示屏包括上述的阵列基板。该显示屏中，金属层2包括至少两层，第一走线23、第二走线24和第三走线25分布于至少两层金属层2上。如此设置，可以减少各走线之间的干涉，当第一走线23、第二走线24和第三走线25中的部分走线跨的列数(其中，列数是指子像素的列数)较多时，可以将该些走线设置在一层金属层2上，将其余的走线设置在另外金属层2上。这样，可以根据需要将子像素连接到所需的数据线上，使驱动电路4按预设扫描顺序扫描子像素。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。