一种像素电路及其驱动方法、显示装置与流程

本申请涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。

背景技术：

在显示技术领域，一个显示装置可以包含多个像素单元，每一个像素单元可以对应一个像素电路，每个像素电路可以包含电源电压、驱动薄膜晶体管、存储电容以及发光二极管。

通常，像素电路的工作周期可以分为发光阶段和非发光阶段，在发光阶段，驱动薄膜晶体管可以在电源电压以及存储电容的作用下产生驱动电流，该驱动电流可以流经发光二极管，使得发光二极管发光，显示装置发光；在非发光阶段，像素电路中的发光二极管不发光，像素电路显示暗态。

然而，在现有的显示装置中，像素电路在由发光阶段进入非发光阶段时，仍有电流流经发光二极管，使得发光二极管发光。这样，由于发光二极管在非发光阶段发光，导致像素电路在非发光阶段不能显示暗态，降低了显示装置的对比度。

技术实现要素：

本申请实施例提供一种像素电路及其驱动方法、显示装置，用于解决现有的显示装置中，由于像素电路在非发光阶段不能显示暗态，导致显示装置的对比度较低的问题。

本申请实施例提供一种像素电路，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、存储电容以及发光二极管，其中：

所述第一薄膜晶体管的栅极分别与所述第二薄膜晶体管的漏极、所述第三薄膜晶体管的漏极以及所述存储电容的一端连接，所述第三薄膜晶体管的源极分别与第四薄膜晶体管的源极以及参考电压信号线连接；

所述第一薄膜晶体管的源极分别与所述第五薄膜晶体管的漏极以及所述第六薄膜晶体管的漏极连接，所述第五薄膜晶体管的源极与数据电压信号线连接，所述第六薄膜晶体管的源极分别与所述存储电容的另一端以及第一电源连接；

所述第一薄膜晶体管的漏极分别与所述第二薄膜晶体管的源极以及所述第七薄膜晶体管的源极连接，所述第七薄膜晶体管的漏极分别与所述第四薄膜晶体管的漏极以及所述第八薄膜晶体管的源极连接，所述第八薄膜晶体管的漏极与所述发光二极管的阳极连接，所述发光二极管的阴极与第二电源连接。

优选地，所述第一电源为正电压，并用于为所述第一薄膜晶体管提供电源电压；

所述第二电源为负电压，所述发光二极管发光时电流流入所述第二电源。

优选地，所述数据电压信号线提供数据电压；

所述参考电压信号线提供参考电压，所述参考电压为负电压，并用于对所述第一薄膜晶体管的栅极以及所述发光二极管的阳极进行初始化。

优选地，所述第二薄膜晶体管的栅极以及所述第五薄膜晶体管的栅极与第一扫描线连接，所述第一扫描线提供第一扫描信号，所述第一扫描信号用于控制所述第二薄膜晶体管以及所述第五薄膜晶体管处于导通或截止状态；

所述第三薄膜晶体管的栅极以及所述第四薄膜晶体管的栅极与第二扫描线连接，所述第二扫描线提供第二扫描信号，所述第二扫描信号用于控制所述第三薄膜晶体管以及所述第四薄膜晶体管处于导通或截止状态；

所述第六薄膜晶体管的栅极以及所述第七薄膜晶体管的栅极与第一发光控制线连接，所述第一发光控制线提供第一发光控制信号，所述第一发光控制信号用于控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于导通或截止状态；

所述第八薄膜晶体管的栅极与第二发光控制线连接，所述第二发光控制线提供第二发光控制信号，所述第二发光控制信号用于控制所述第八薄膜晶体管处于导通或截止状态。

优选地，所述第一发光控制信号在非发光阶段控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于导通状态时，所述第二发光控制信号控制所述第八薄膜晶体管处于截止状态，所述发光二极管无电流流入，所述像素电路显示暗态。

优选地，所述第一扫描信号控制所述第二薄膜晶体管以及所述第五薄膜晶体管处于导通状态时，对所述第一薄膜晶体管的阈值电压进行补偿；

所述第一发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于导通状态，所述第二发光控制信号控制所述第八薄膜晶体管处于截止状态，且所述第二扫描信号控制所述第四薄膜晶体管处于导通状态时，对所述第一薄膜晶体管的源极进行初始化，避免磁滞效应；

所述第二扫描信号控制所述第三薄膜晶体管处于导通状态时，对所述第一薄膜晶体管的栅极进行初始化；

所述第二扫描信号控制所述第四薄膜晶体管处于导通状态，且所述第二发光控制信号控制所述第八薄膜晶体管处于导通状态时，对所述发光二极管的阳极进行初始化；

所述第一发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于导通状态，且所述第二发光控制信号控制所述第八薄膜晶体管处于导通状态时，所述发光二极管发光。

优选地，所述第一薄膜晶体管为P型薄膜晶体管；

所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管以及所述第八薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。

本申请实施例提供一种像素电路的驱动方法，用于驱动上述记载的所述像素电路，包括：

第一阶段，第一扫描信号控制所述第二薄膜晶体管以及所述第五薄膜晶体管处于截止状态，第二扫描信号控制所述第三薄膜晶体管以及所述第四薄膜晶体管处于导通状态，第一发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于导通状态，第二发光控制信号控制所述第八薄膜晶体管处于截止状态，参考电压对所述第一薄膜晶体管的栅极进行初始化，所述发光二极管无电流流入，所述像素电路显示暗态；

第二阶段，所述第一扫描信号控制所述第二薄膜晶体管以及所述第五薄膜晶体管处于截止状态，所述第二扫描信号控制所述第三薄膜晶体管以及所述第四薄膜晶体管处于导通状态，所述第一发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管由导通状态变为截止状态，所述第二发光控制信号控制所述第八薄膜晶体管由截止状态变为导通状态，对所述发光二极管的阳极进行初始化；

第三阶段，所述第一扫描信号控制所述第二薄膜晶体管以及所述第五薄膜晶体管由截止状态变为导通状态，所述第二扫描信号控制所述第三薄膜晶体管以及所述第四薄膜晶体管由导通状态变为截止状态，所述第一发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管处于截止状态，所述第二发光控制信号控制所述第八薄膜晶体管处于导通状态，对所述第一薄膜晶体管的阈值电压进行补偿；

第四阶段，所述第一扫描信号控制所述第二薄膜晶体管以及所述第五薄膜晶体管由导通状态变为截止状态，所述第二扫描信号控制所述第三薄膜晶体管以及所述第四薄膜晶体管处于截止状态，所述第一发光控制信号控制所述第六薄膜晶体管以及所述第七薄膜晶体管由截止状态变为导通状态，所述第二发光控制信号控制所述第八薄膜晶体管处于导通状态，电流流入所述发光二极管，所述发光二极管发光。

优选地，在所述第一阶段，参考电压对所述第一薄膜晶体管的栅极进行初始化；

在所述第三阶段，所述第一薄膜晶体管的栅极与漏极连接，数据电压向所述第一薄膜晶体管的源极施加电压，使得所述第一薄膜晶体管的源极电压为Vdata，栅极电压为Vdata-|Vth|，对所述第一薄膜晶体管的阈值电压进行补偿，其中，Vdata为所述数据电压，Vth为所述第一薄膜晶体管的阈值电压。

本申请实施例还提供一种显示装置，该显示装置包括上述记载的所述像素电路。

本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：

本申请实施例提供的像素电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、存储电容以及发光二极管，其中，所述第八薄膜晶体管的源极与所述第七薄膜晶体管的漏极连接，所述第八薄膜晶体管的漏极与所述发光二极管的阳极连接。这样，在像素电路由发光阶段进入非发光阶段时，可以令所述第八薄膜晶体管处于截止状态，以避免电流流入发光二极管，保证发光二极管不发光，从而保证像素电路可以在非发光阶段显示暗态，提高显示装置的对比度。

本申请实施例提供的像素电路，还可以在非发光阶段对驱动薄膜晶体管的源极进行初始化，保证在像素电路进入发光阶段之前驱动薄膜晶体管的特性一致，从而避免磁滞效应。除此之外，本申请实施例提供的像素电路还可以对驱动薄膜晶体管的阈值电压进行补偿，有效避免由于驱动薄膜晶体管阈值电压的不同导致的显示装置显示不均的问题。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例提供的一种像素电路的结构示意图；

图2为本申请实施例提供的一种像素电路的驱动方法的时序图。

具体实施方式

下面结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，在本申请实施例提供的像素电路中，所述第一薄膜晶体管为驱动薄膜晶体管，具体可以为P型薄膜晶体管；所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管以及所述第八薄膜晶体管可以是均为P型薄膜晶体管，也可以是均为N型薄膜晶体管，还可以是其中至少一个为P型薄膜晶体管，其余的为N型薄膜晶体管，本申请实施例不做具体限定。

所述发光二极管可以是LED，也可以是OLED，这里也不做具体限定。

以下结合附图，详细说明本申请各实施例提供的技术方案。

实施例1

图1为本申请实施例提供的一种像素电路的结构示意图。所述像素电路如下所述。

如图1所示，所述像素电路包括第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6、第七薄膜晶体管M7、第八薄膜晶体管M8、存储电容Cst以及发光二极管D1。

其中，图1所示的像素电路中，第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5以及第六薄膜晶体管M6、第七薄膜晶体管M7、第八薄膜晶体管M8均为P型薄膜晶体管，发光二极管D1为OLED。

图1所示的像素电路的电路连接结构如下所述：

第一薄膜晶体管M1的栅极分别与第二薄膜晶体管M2的漏极、第三薄膜晶体管M3的漏极以及存储电容Cst的一端连接，第一薄膜晶体管M1的源极分别与第五薄膜晶体管M5的漏极以及第六薄膜晶体管M6的漏极连接，第一薄膜晶体管M1的漏极分别与第二薄膜晶体管M2的源极以及第七薄膜晶体管M7的源极连接；

第三薄膜晶体管M3的源极分别与第四薄膜晶体管M4的源极以及参考电压信号线连接；

第四薄膜晶体管M4的漏极分别与第七薄膜晶体管M7的漏极以及第八薄膜晶体管M8的源极连接；

第五薄膜晶体管M5的源极与数据电压信号线连接；

第六薄膜晶体管M6的源极分别与存储电容Cst的另一端以及第一电源VDD连接；

第八薄膜晶体管M8的漏极与发光二极管D1的阳极连接；

发光二极管D1的阴极与第二电源VSS连接。

本申请实施例中，第一电源VDD可以是高电平电压，并用于为第一薄膜晶体管M1提供电源电压，第一薄膜晶体管M1在第一电源VDD的作用下，可以输出电流，该电流可以流入发光二极管D1，使得发光二极管D1发光，在发光二极管D1发光时，流经发光二极管D1的电流可以流入第二电源VSS，第二电源VSS可以是低电平电压。

所述数据电压信号线用于提供数据电压Vdata，所述参考电压信号线用于提供参考电压Vref。本申请实施例中，参考电压Vref可以为负电压，并用于对第一薄膜晶体管M1的栅极以及发光二极管D1的阳极进行初始化。

需要说明的是，本申请实施例中，参考电压Vref可以小于第二电源VSS与发光二极管D1的阈值电压之和，这样，参考电压Vref在对发光二极管D1的阳极进行初始化时，可以保证发光二极管D1不发光。

图1中，S1为第一扫描线提供的第一扫描信号，S2为第二扫描线提供的第二扫描信号，EM1为第一发光控制线提供的第一发光控制信号，EM2为第二发光控制线提供的第二发光控制信号，其中：

第二薄膜晶体管M2的栅极以及第五薄膜晶体管M5的栅极与所述第一扫描线连接，所述第一扫描线提供的第一扫描信号S1用于控制第二薄膜晶体管M2以及第五薄膜晶体管M5处于导通或截止状态；

第三薄膜晶体管M3的栅极以及第四薄膜晶体管M4的栅极与所述第二扫描线连接，所述第二扫描线提供的第二扫描信号S2用于控制第三薄膜晶体管M3以及第四薄膜晶体管M4处于导通或截止状态；

第六薄膜晶体管M6的栅极以及第七薄膜晶体管M7的栅极与所述第一发光控制线连接，所述第一发光控制线提供的第一发光控制信号EM1用于控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通或截止状态；

第八薄膜晶体管M8的栅极与所述第二发光控制线连接，所述第二发光控制线提供的第二发光控制信号EM2用于控制第八薄膜晶体管M8处于导通或截止状态。

本申请实施例中，第一发光控制信号EM1在非发光阶段控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通状态时，在第一电源VDD的作用下，第一薄膜晶体管M1处于导通状态，并产生电流，该电流可以流经第七薄膜晶体管M7。此时，第二发光控制信号EM2可以控制第八薄膜晶体管M8处于截止状态，这样，可以避免第一薄膜镜晶体管M1产生的电流流入发光二极管D1。由于发光二极管D1无电流流入，因此，可以保证所述像素电路在非发光阶段显示暗态，从而提高显示装置的对比度。

此外，在本申请实施例中，第一扫描信号S1控制第二薄膜晶体管M2以及第五薄膜晶体管M5处于导通状态时，可以对第一薄膜晶体管M1的阈值电压进行补偿。

具体地，在第二薄膜晶体管M2处于导通状态时，第一薄膜晶体管M1的栅极与漏极连接，在第五薄膜晶体管M5导通时，数据电压Vdata向第一薄膜晶体管M1的源极施加电压，此时，第一薄膜晶体管M1导通，数据电压Vdata通过第一薄膜晶体管M1的源极对第一薄膜晶体管M1的栅极和漏极充电。充电完成后，第一薄膜晶体管M1的栅极电压和漏极电压均为Vdata-|Vth|，第一薄膜晶体管M1截止。其中，Vth为第一薄膜晶体管M1的阈值电压。

这样，在所述像素电路的发光阶段，可以将发光二极管D1电流公式中的Vth抵消，使得流经发光二极管D1的电流与Vth无关，实现对第一薄膜晶体管M1阈值电压的补偿，有效避免由于第一薄膜晶体管M1阈值电压的不同导致的显示装置显示不均的问题。

第一发光控制信号EM1控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通状态，第二发光控制信号EM2控制第八薄膜晶体管M8处于截止状态，且第二扫描信号S2控制第四薄膜晶体管M4处于导通状态时，可以对第一薄膜晶体管M1的源极进行初始化，避免磁滞效应。

具体地，在第六薄膜晶体管M6以及第七薄膜晶体管M7均处于导通状态，且第八薄膜晶体管M8处于截止状态时，所述像素电路可以处于非发光阶段，第一电源VDD向第一薄膜晶体管M1的源极施加电压，第一薄膜晶体管M1产生电流，该电流可以流经第七薄膜晶体管M7、第四薄膜晶体管M4，最终流入参考电压Vref端。

由于此时第一薄膜晶体管M1的源极电压为VDD，因此，可以实现对第一薄膜晶体管M1源极的初始化。这样，可以保证在像素电路进入发光阶段之前第一薄膜晶体管M1的特性一致，从而避免磁滞效应。

第二扫描信号S2控制第三薄膜晶体管M3处于导通状态时，可以对第一薄膜晶体管M1的栅极进行初始化。

具体地，在第三薄膜晶体管M3处于导通状态时，参考电压Vref可以通过第三薄膜晶体管M3向第一薄膜晶体管M1的栅极施加电压，使得第一薄膜晶体管M1的栅极电压为Vref，实现对第一薄膜晶体管M1的栅极的初始化。

第二扫描信号S2控制第四薄膜晶体管M4处于导通状态，且第二发光控制信号EM2控制第八薄膜晶体管M8处于导通状态时，可以对发光二极管D1的阳极进行初始化。

具体地，在第四薄膜晶体管M4以及第八薄膜晶体管M8均处于导通状态时，参考电压Vref可以向发光二极管D1的阳极施加电压，使得发光二极管D1的阳极电压为Vref，实现对发光二极管D1阳极的初始化。

需要说明的是，由于参考电压Vref小于第二电源VSS与发光二极管D1的阈值电压之和，因此，在对发光二极管D1的阳极进行初始化时，发光二极管D1不发光，保证像素电路显示暗态。

第一发光控制信号EM1控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通状态，且第二发光控制信号EM2控制第八薄膜晶体管M8处于导通状态时，发光二极管D1发光。

具体地，在第六薄膜晶体管M6、第七薄膜晶体管M7以及第八薄膜晶体管M8均处于导通状态时，所述像素电路可以处于发光阶段，第一电源VDD向第一薄膜晶体管M1的源极施加电压，第一薄膜晶体管M1导通并产生电流，该电流可以通过第七薄膜晶体管M7以及第八薄膜晶体管M8流入发光二极管D1，使得发光二极管D1发光。

本申请实施例提供的像素电路包含第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、存储电容以及发光二极管，其中，所述第八薄膜晶体管的源极与所述第七薄膜晶体管的漏极连接，所述第八薄膜晶体管的漏极与所述发光二极管的阳极连接。这样，在像素电路由发光阶段进入非发光阶段时，可以令所述第八薄膜晶体管处于截止状态，以避免电流流入发光二极管，保证发光二极管不发光，从而保证像素电路在非发光阶段可以显示暗态，提高显示装置的对比度。

本申请实施例提供的像素电路，还可以在非发光阶段对驱动薄膜晶体管的源极进行初始化，保证在像素电路进入发光阶段之前驱动薄膜晶体管的特性一致，从而避免磁滞效应。除此之外，本申请实施例提供的像素电路还可以对驱动薄膜晶体管的阈值电压进行补偿，有效避免由于驱动薄膜晶体管阈值电压的不同导致的显示装置显示不均的问题。

实施例2

图2为本申请实施例提供的一种像素电路的驱动方法的时序图，所述时序图对应的像素电路的驱动方法可以用于驱动图1所示的像素电路。

图2所示的时序图对应的像素电路的驱动方法的工作周期可以包括四个阶段：第一阶段t1、第二阶段t2、第三阶段t3以及第四阶段t4。其中，图2所示的S1为第一扫描线提供的第一扫描信号，可以用于控制图1所示的第二薄膜晶体管M2以及第五薄膜晶体管M5处于导通或截止状态，S2为第二扫描线提供的第二扫描信号，可以用于控制图1所示的第三薄膜晶体管M3以及第四薄膜晶体管M4处于导通或截止状态，EM1为第一发光控制线提供的第一发光控制信号，可以用于控制图1所示的第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通或截止状态，EM2为第二发光控制线提供的第二发光控制信号，可以用于控制图1所示的第八薄膜晶体管M8处于导通或截止状态，Vdata为数据电压信号线提供的数据电压。

图2所示的时序图对应的像素电路的驱动方法，具体包括：

第一阶段t1，第一扫描信号S1控制第二薄膜晶体管M2以及第五薄膜晶体管M5处于截止状态，第二扫描信号S2控制第三薄膜晶体管M3以及第四薄膜晶体管M4处于导通状态，第一发光控制信号EM1控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通状态，第二发光控制信号EM2控制第八薄膜晶体管M8处于截止状态；

第二阶段t2，第一扫描信号S1控制第二薄膜晶体管M2以及第五薄膜晶体管M5处于截止状态，第二扫描信号S2控制第三薄膜晶体管M3以及第四薄膜晶体管M4处于导通状态，第一发光控制信号EM1控制第六薄膜晶体管M6以及第七薄膜晶体管M7由导通状态变为截止状态，第二发光控制信号EM2控制第八薄膜晶体管M8由截止状态变为导通状态；

第三阶段t3，第一扫描信号S1控制第二薄膜晶体管M2以及第五薄膜晶体管M5由截止状态变为导通状态，第二扫描信号S2控制第三薄膜晶体管M3以及第四薄膜晶体管M4由导通状态变为截止状态，第一发光控制信号EM1控制第六薄膜晶体管M6以及第七薄膜晶体管M7处于截止状态，第二发光控制信号EM2控制第八薄膜晶体管M8处于导通状态；

第四阶段t4，第一扫描信号S1控制第二薄膜晶体管M2以及第五薄膜晶体管M5由导通状态变为截止状态，第二扫描信号S2控制第三薄膜晶体管M3以及第四薄膜晶体管M4处于截止状态，第一发光控制信号EM1控制第六薄膜晶体管M6以及第七薄膜晶体管M1由截止状态变为导通状态，第二发光控制信号EM2控制第八薄膜晶体管M8处于导通状态。

下面分别针对上述四个阶段进行具体分析：

针对第一阶段t1：

由于第一扫描信号S1保持高电平，第二扫描信号S2由高电平变为低电平，第一发光控制信号EM1保持低电平，第二发光控制信号EM2由低电平变为高电平，因此，第二薄膜晶体管M2以及第五薄膜晶体管M5处于截止状态，第三薄膜晶体管M3以及第四薄膜晶体管M4处于导通状态，第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通状态，第八薄膜晶体管M8由导通状态变为截止状态。

此时，第一电源VDD可以通过第六薄膜晶体管M6向第一薄膜晶体管M1的源极施加电压，使得第一薄膜晶体管M1的源极电压为VDD，第一薄膜晶体管M1导通，并产生电流，该电流可以流经第七薄膜晶体管M7以及第四薄膜晶体管M4，最终流入参考电压Vref端。由于第一薄膜晶体管M1的源极电压在第一阶段t1保持VDD不变，因此，可以实现对第一薄膜晶体管M1的源极的初始化。这样，可以保证在像素电路进入发光阶段之前第一薄膜晶体管M1的特性一致，从而避免磁滞效应。

参考电压Vref通过第三薄膜晶体管M3向第一薄膜晶体管M1的栅极施加电压，使得第一薄膜晶体管M1的栅极电压为Vref，实现对第一薄膜晶体管M1的栅极的初始化。

需要说明的是，在第一阶段t1，由于第八薄膜晶体管M8处于截止状态，因此，第一薄膜晶体管M1产生的电流可以被第八薄膜晶体管M8阻挡，从而避免该电流流经发光二极管D1，即发光二极管D1无电流流入，发光二极管D1不发光。这样，所述像素电路可以在非发光阶段显示暗态，提高显示装置的对比度。

针对第二阶段t2：

由于第一扫描信号S1保持高电平，第二扫描信号S2保持低电平，第一发光控制信号EM1由低电平变为高电平，第二发光控制信号EM2由高电平变为低电平，因此，第二薄膜晶体管M2以及第五薄膜晶体管M5处于截止状态，第三薄膜晶体管M3以及第四薄膜晶体管M4处于导通状态，第六薄膜晶体管M6以及第七薄膜晶体管M7由导通状态变为截止状态，第八薄膜晶体管M8由截止状态变为导通状态。

此时，参考电压Vref可以通过第四薄膜晶体管M4以及第八薄膜晶体管M8向发光二极管D1的阳极施加电压，使得发光二极管D1的阳极电压为Vref，实现对发光二极管D1的阳极进行初始化。

需要说明的是，由于参考电压Vref可以小于第二电源VSS与发光二极管D1的阈值电压之和，因此，在第二阶段t2，可以将发光二极管D1的电荷放掉，发光二极管D1不发光，从而使得所述像素电路的暗态更暗。

针对第三阶段t3：

由于第一扫描信号S1由高电平变为低电平，第二扫描信号S2由低电平变为高电平，第一发光控制信号EM1保持高电平，第二发光控制信号EM2保持低电平，因此，第二薄膜晶体管M2以及第五薄膜晶体管M5由截止状态变为导通状态，第三薄膜晶体管M3以及第四薄膜晶体管M4由导通状态变为截止状态，第六薄膜晶体管M6以及第七薄膜晶体管M7处于截止状态，第八薄膜晶体管M8处于导通状态。

此时，第一薄膜晶体管M1的栅极与漏极连接，数据电压Vdata可以通过第五薄膜晶体管M5向第一薄膜晶体管M1的源极施加电压，使得第一薄膜晶体管M1的源极电压为Vdata，第一薄膜晶体管M1导通。数据电压Vdata可以通过第一薄膜晶体管M1的源极对第一薄膜晶体管M1的栅极和漏极充电。充电完成后，第一薄膜晶体管M1的栅极电压和漏极电压均为Vdata-|Vth|，第一薄膜晶体管M1截止，其中，Vth为第一薄膜晶体管M1的阈值电压。

这样，在所述像素电路的发光阶段，可以将发光二极管D1电流公式中的Vth抵消，使得流经发光二极管D1的电流与Vth无关，实现对第一薄膜晶体管M1阈值电压的补偿，有效避免由于第一薄膜晶体管M1阈值电压的不同导致的显示装置显示不均的问题。

针对第四阶段t4：

由于第一扫描信号S1由低电平变为高电平，第二扫描信号S2保持高电平，第一发光控制信号EM1由高电平变为低电平，第二发光控制信号EM2保持低电平，因此，第二薄膜晶体管M2以及第五薄膜晶体管M5由导通状态变为截止状态，第三薄膜晶体管M3以及第四薄膜晶体管M4处于截止状态，第六薄膜晶体管M6以及第七薄膜晶体管M7由截止状态变为导通状态，第八薄膜晶体管M8处于导通状态。

此时，第一电源VDD通过第六薄膜晶体管M6向第一薄膜晶体管M1的源极施加电压，第一薄膜晶体管M1在第一电源VDD的作用下产生电流，该电流可以通过第七薄膜晶体管M7以及第八薄膜晶体管M8流入发光二极管D1，使得发光二极管D1发光。

其中，流经发光二极管D1的电流可以表示为：

其中，μ为第一薄膜晶体管M1的电子迁移率，Cox为第一薄膜晶体管M1单位面积的栅氧化层电容，W/L为第一薄膜晶体管M1的宽长比。

由上述公式可知，流经发光二极管D1的电流与第一薄膜晶体管M1的阈值电压无关，实现了对第一薄膜晶体管M1的阈值电压的补偿。

本申请实施例中，在像素电路的非发光阶段，当第六薄膜晶体管M6以及第七薄膜晶体管M7处于导通状态，第一电源VDD对第一薄膜晶体M1的源极进行初始化时，第一薄膜晶体管M1产生电流，该电流流经第七薄膜晶体管M7，由于此时第八薄膜晶体管M8处于截止状态，因此，可以有效避免该电流流经发光二极管D1，保证发光二极管D1无电流流入，发光二极管D1不发光。这样，发光二极管D1在非发光阶段不发光，因此，可以保证像素电路在非发光阶段显示暗态，从而提高显示装置的对比度。

此外，由于可以在非发光阶段对第一薄膜晶体管M1的源极进行初始化，因此，可以保证在像素电路进入发光阶段之前第一薄膜晶体管M1的特性一致，从而避免磁滞效应。在像素电路的非发光阶段，还可以实现对第一薄膜晶体管M1阈值电压的补偿，有效避免由于第一薄膜晶体管M1阈值电压的不同导致的显示装置显示不均的问题。

实施例3

本申请实施例还提供一种显示装置，所述显示装置可以包括实施例1中记载的所述像素电路。

本领域的技术人员应明白，尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。