本发明涉及显示技术领域，尤其涉及一种用于检测GOA电路失效的电路及方法、显示面板。
背景技术：
GOA(Gate on Array，阵列基板行驱动)技术是将作为栅极开关电路的TFT(Thin Film Transistor，薄膜场效应晶体管，简称薄膜晶体管)集成于阵列基板上，从而省掉原先设置在阵列基板外的栅极驱动集成电路部分，从材料成本和工艺步骤两个方面来降低产品的成本。GOA技术是目前TFT-LCD(薄膜晶体管液晶显示器)技术领域常用的一种栅极驱动电路技术，其制作工艺简单，具有良好的应用前景。GOA电路包括多个级联的GOA单元，GOA电路的功能主要包括：利用上一行栅极线输出的高电平信号对移位寄存器单元中的电容充电，并驱动本级的上拉薄膜晶体管打开，将时钟信号一个脉冲传递到本级的栅极线上，以开启显示面板上与当级GOA单元相连的扫描线。如附图1所示，为M级GOA单元级传电路模块示意图，CK为时钟信号，XCK为反相时钟信号，Vgl为低电位信号，Vgh为高电位信号；如附图2所示，为现有技术中M级GOA单元失效检测方案示意图，图2中通过将最后一级GOA单元(即第M级GOA单元)的输出连接至成盒检测装置的端子上，这样可以在成盒检测时，通过探测其最后一级的GOA单元输出波形来判断GOA电路的好坏。但是，目前设计的GOA失效检测方案只能检测到最后一级的GOA单元电路的输出，而整个GOA电路是由M级GOA单元电路级联而成，若GOA电路的中间某级GOA单元失效，也会导致最后一级GOA单元的输出异常，但我们并不能够因此判断出是哪一级GOA单元电路失效。这样就会增加GOA电路修复的难度。
技术实现要素：
为解决上述技术问题，本发明提供一种用于检测GOA电路失效的电路及方法、显示面板，可以增加GOA电路中GOA单元的异常检出率，减少了GOA电路的修复难度。
本发明提供的一种用于检测GOA电路失效的电路，包括：多个第一薄膜晶体管、多个第二薄膜晶体管以及多个允许信号单向流通的单向导通模块；
其中，所述第一薄膜晶体管的源极和漏极分别与GOA电路的输出端以及所述第二薄膜晶体管的栅极连接，所述第一薄膜晶体管的栅极用于接入控制所述第一薄膜晶体管打开或者关断的控制信号；
所述第二薄膜晶体管的源极接入时钟信号或者反相时钟信号，所述第二薄膜晶体管的漏极通过所述单向导通模块连接至用于信号检测的成盒检测装置；
所述多个第一薄膜晶体管的漏极与所述多个第二薄膜晶体管的栅极之间一一对应连接，所述多个第二薄膜晶体管的栅极与多个所述单向导通模块之间一一对应连接。
优选地，所述第一薄膜晶体管、所述第二薄膜晶体管以及所述单向导通模块的数量与所述GOA电路中GOA单元的级数相同。
优选地，所述单向导通模块包括第三薄膜晶体管；
所述第三薄膜晶体管的栅极和源极连接且所述第三薄膜晶体管的源极与所述第二薄膜晶体管的漏极连接，所述第三薄膜晶体管的漏极与所述成盒检测装置连接。
优选地，所述用于检测GOA电路失效的电路中的薄膜晶体管均为P沟道的薄膜晶体管或者N沟道的薄膜晶体管；
所述控制信号为高电位电压信号或者低电位电压信号。
优选地，所述GOA电路包括奇数级GOA单元和偶数级GOA单元，所述多个第一薄膜晶体管中包含有与所述奇数级GOA单元连接的第一部分第一薄膜晶体管以及与所述偶数级GOA单元连接的第二部分第一薄膜晶体管，所述多个第二薄膜晶体管中包含有与所述第一部分第一薄膜晶体管连接的第一部分第二薄膜晶体管以及与所述第二部分第一薄膜晶体管连接的第二部分第二薄膜晶体管；
所述第一部分第二薄膜晶体管的源极接入时钟信号；所述第二部分第二薄膜晶体管的源极接入反相时钟信号。
优选地，当所述第二薄膜晶体管通过所述第一薄膜晶体管与所述GOA电路中的奇数级GOA单元连接时，所述第二薄膜晶体管的漏极通过所述单向导通模块与所述成盒检测装置的第一端子连接；当所述第二薄膜晶体管通过所述第一薄膜晶体管与所述GOA电路中的偶数级GOA单元连接时，所述第二薄膜晶体管的漏极通过所述单向导通模块与所述成盒检测装置的第二端子连接。
本发明还提供一种显示面板，包括上述的用于检测GOA电路失效的电路。
本发明还提供一种用于检测GOA电路失效的方法，应用于上述的用于检测GOA电路失效的电路中，包括下述步骤：
输送控制信号至第一薄膜晶体管，将所述第一薄膜晶体管打开；
输送时钟信号或者反相时钟信号至所述第二薄膜晶体管的源极；
检测单向导通模块输出的信号，若单向导通模块输出的信号波形相对于所述时钟信号或者所述反相时钟信号而言，发生变化，则判断与所述第一薄膜晶体管连接的GOA单元失效。
优选地，输送时钟信号或者反相时钟信号至所述第二薄膜晶体管的源极，具体为：
当所述第二薄膜晶体管通过所述第一薄膜晶体管连接在奇数级的GOA单元上时，输送时钟信号至所述第二薄膜晶体管的源极；
当所述第二薄膜晶体管通过第一薄膜晶体管连接在偶数级的GOA单元上时，输送反相时钟信号至所述第二薄膜晶体管的源极。
优选地，还包括下述步骤：
完成检测单向导通模块输出的信号后，输送控制信号至所述第一薄膜晶体管，将所述第一薄膜晶体管关闭；其中，用于控制所述第一薄膜晶体管打开的控制信号为高电位电压信号和低电位电压信号中的一个，用于控制所述第一薄膜晶体管关闭的控制信号为高电位电压信号和低电位电压信号中的另一个。
实施本发明，具有如下有益效果：本发明通过GOA单元输出的栅极驱动信号来控制第二薄膜晶体管的打开和关断，当第二薄膜晶体管打开时，其将时钟信号或者反相时钟信号输送至成盒检测装置，成盒检测装置判断其接收的信号是否出现异常。当单元输出的栅极驱动信号出现异常时，则成盒检测装置可以检测到成盒检测装置所接收到的信号也出现异常，从而可以判断哪一级或者哪些级GOA单元输出异常，进而可以判断GOA单元是否失效。
本发明设置有多个第一薄膜晶体管T1、多个第二薄膜晶体管T2以及多个单向导通模块，可以分别检测不同的GOA单元输出的栅极驱动信号，从而增加了GOA单元的异常检出率，减少了GOA电路的修复难度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的背景技术中的M级GOA单元级传电路的示意图。
图2是本发明提供的背景技术中M级GOA单元失效检测方案示意图。
图3是本发明提供的奇数级GOA单元失效检测方案示意图。
图4是本发明提供的偶数级GOA单元失效检测方案示意图。
图5是本发明提供的GOA电路输出正常信号波形示意图。
图6是本发明提供的GOA电路输出异常信号波形示意图。
具体实施方式
本发明提供一种用于检测GOA电路失效的电路，如图3和图4所示，该电路包括：多个第一薄膜晶体管T1、多个第二薄膜晶体管T2以及多个允许信号单向流通的单向导通模块。
其中，第一薄膜晶体管T1的源极和漏极分别与GOA电路中GOA单元的输出端以及第二薄膜晶体管T2的栅极连接，第一薄膜晶体管T1的栅极用于接入控制第一薄膜晶体管T1打开或者关断的控制信号。
第二薄膜晶体管T2的源极接入时钟信号CK或者反相时钟信号XCK，第二薄膜晶体管T2的漏极通过单向导通模块连接至用于信号检测的成盒检测(celltest)装置。
多个第一薄膜晶体管T1的漏极与多个第二薄膜晶体管T2的栅极之间一一对应连接，多个第二薄膜晶体管T2的栅极与多个单向导通模块之间一一对应连接。
进一步地，第一薄膜晶体管T1、第二薄膜晶体管T2以及单向导通模块的数量与GOA电路中GOA单元的级数相同。例如，GOA电路中包含有M级GOA单元，则第一薄膜晶体管T1、第二薄膜晶体管T2以及单向导通模块的数量均为M个。
进一步地，单向导通模块包括第三薄膜晶体管T3；第三薄膜晶体管T3的栅极和源极连接且第三薄膜晶体管T3的源极与第二薄膜晶体管T2的漏极连接，第三薄膜晶体管T3的漏极与成盒检测装置连接。
进一步地，用于检测GOA电路失效的电路中的薄膜晶体管均为P沟道的薄膜晶体管或者N沟道的薄膜晶体管。给P沟道的薄膜晶体管的栅极输入低电位电压信号VGL，可以将其打开，反之给P沟道的薄膜晶体管的栅极输入高电位电压信号VGH将其关闭。给N沟道薄膜晶体管的栅极输入高电位电压信号VGH，可以将其打开，反之给N沟道薄膜晶体管的栅极输入低电位电压信号VGL，可以将其关闭；因此，上述的控制信号为高电位电压信号VGH或者低电位电压信号VGL。
进一步地，GOA电路包括奇数级GOA单元(例如第1级GOA单元和第3级GOA单元)和偶数级GOA单元(例如第2级GOA单元)，多个第一薄膜晶体管T1中包含有与奇数级GOA单元连接的第一部分第一薄膜晶体管T1以及与偶数级GOA单元连接的第二部分第一薄膜晶体管T1，多个第二薄膜晶体管T2中包含有与第一部分第一薄膜晶体管T1连接的第一部分第二薄膜晶体管T2以及与第二部分第一薄膜晶体管T1连接的第二部分第二薄膜晶体管T2；第一部分第二薄膜晶体管T2的源极接入时钟信号CK；第二部分第二薄膜晶体管T2的源极接入反相时钟信号XCK。
进一步地，当第二薄膜晶体管T2通过第一薄膜晶体管T1的源极与GOA电路中的奇数级GOA单元连接时，第二薄膜晶体管T2的漏极通过单向导通模块与成盒检测装置的第一端子连接，第二薄膜晶体管T2将接入的时钟信号CK通过单向导通模块输出至成盒检测装置的第一端子；当第二薄膜晶体管T2通过第一薄膜晶体管T1的源极与GOA电路中的偶数级GOA单元连接时，第二薄膜晶体管T2的漏极通过单向导通模块与成盒检测装置的第二端子连接，第二薄膜晶体管T2将接入的反相时钟信号XCK通过单向导通模块输出至成盒检测装置的第二端子。
因为各奇数级GOA单元的输出是与时钟信号CK的低电位一一对应的，若各奇数级GOA单元均正常工作，则在成盒检测装置的第一端子上可以探测到与时钟信号CK一样的信号波形；同样，各偶数级GOA单元的输出与反相时钟信号XCK的低电位一一对应的，若各偶数级GOA单元均正常工作，则在成盒检测装置的第二端子上可以探测到与反相时钟信号XCK一样的信号波形。
如图5所示，第1级GOA单元至第6级GOA单元对应输出的栅极驱动信号G(1)～G(6)均正常，成盒检测装置的第一端子上检测的信号波形与时钟信号CK的波形一致，成盒检测装置的第二端子上检测的信号波形与反相时钟信号XCK的波形一致。
具体而言，在第1级GOA单元、第3级GOA单元以及第5级GOA单元依次将对应连接的第二薄膜晶体管T2打开时，第二薄膜晶体管T2的源极接入的时钟信号CK在此刻均为低电位电压信号，成盒检测装置的第一端子上检测到的信号在此刻也都为低电位信号。
在第2级GOA单元、第4级GOA单元以及第6级GOA单元依次将对应连接的第二薄膜晶体管T2打开时，第二薄膜晶体管T2的源极接入的反相时钟信号XCK在此刻均为低电位电压信号，成盒检测装置的第二端子上检测到的信号在此刻也都为低电位信号。
若某奇数级GOA单元失效，则在成盒检测装置的第一端子上检测到的信号波形相对于时钟信号CK而言，就会发生变化，同时还可以通过从成盒检测装置的第一端子和第二端子上检测到的具体信号波形判断出是哪一级或者哪些级GOA单元输出异常。
如图6所示，从图6中可以看出第6级GOA单元和第9级GOA单元输出的信号波形出现异常。当第6级GOA单元输出的栅极驱动信号G(6)出现异常时，对应的成盒检测装置的第二端子上检测到的信号波形也出现异常。
具体而言，第6级GOA单元开启后，其输出的栅极驱动信号G(6)为持续的高电位电压信号，没有将对应的第二薄膜晶体管T2打开，此刻反相时钟信号XCK为低电位电压信号，成盒检测装置没有检测到低电位电压信号，因而可以判断对应的第6级GOA单元失效。
本发明还提供一种显示面板，该显示面板包括上述的用于检测GOA电路失效的电路。
本发明还提供一种用于检测GOA电路失效的方法，应用于上述的用于检测GOA电路失效的电路中，该方法包括下述步骤：
输送控制信号至第一薄膜晶体管T1，将第一薄膜晶体管T1打开；
输送时钟信号CK或者反相时钟信号XCK至第二薄膜晶体管T2的源极；
成盒检测装置检测单向导通模块输出的信号，若单向导通模块输出的信号波形相对于时钟信号CK或者反相时钟信号XCK而言，发生变化，则判断与第一薄膜晶体管T1连接的GOA单元失效。
进一步地，输送时钟信号CK或者反相时钟信号XCK至第二薄膜晶体管T2的源极，具体为：
当第二薄膜晶体管T2通过第一薄膜晶体管T1连接在奇数级的GOA单元上时，输送时钟信号CK至第二薄膜晶体管T2的源极；
当第二薄膜晶体管T2通过第一薄膜晶体管T1连接在偶数级的GOA单元上时，输送反相时钟信号XCK至第二薄膜晶体管T2的源极。
进一步地，用于检测GOA电路失效的方法还包括下述步骤：
完成检测单向导通模块输出的信号后，输送控制信号至第一薄膜晶体管T1，将第一薄膜晶体管T1关闭；其中，用于控制第一薄膜晶体管T1打开的控制信号为高电位电压信号VGH和低电位电压信号VGL中的一个，用于控制第一薄膜晶体管T1关闭的控制信号为高电位电压信号VGH和低电位电压信号VGL中的另一个。
综上所述，本发明通过GOA单元输出的栅极驱动信号来控制第二薄膜晶体管T2的打开和关断，当第二薄膜晶体管T2打开时，其将时钟信号CK或者反相时钟信号CK输送至成盒检测装置，成盒检测装置通过判断其接收的信号与第二薄膜晶体管T2所接入的时钟信号CK或者反相时钟信号XCK的波形是否一致，从而判断成盒检测装置所接收的信号是否出现异常。当GOA单元输出的栅极驱动信号出现异常时，则成盒检测装置可以检测到成盒检测装置所接收到的信号也出现异常，从而可以判断哪一级或者哪些级GOA单元输出异常，进而可以判断GOA单元是否失效。
本发明设置有多个第一薄膜晶体管T1、多个第二薄膜晶体管T2以及多个单向导通模块，可以分别检测不同的GOA单元输出的栅极驱动信号，从而增加了GOA单元的异常检出率，减少了GOA电路的修复难度。并且，本发明在检测完成之后，可以通过控制信号将第一薄膜晶体管T1关闭，将用于检测GOA电路失效的电路与GOA电路进行隔离，对GOA电路的正常工作不会产生影响。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。