本发明涉及显示器领域，尤其涉及一种源极驱动电路、显示设备及驱动方法。
背景技术：
随着显示设备小型化的发展，tft-lcd(thinfilmtransistor-liquidcrystaldisplay，薄膜晶体管-液晶显示器)的设计得到了广泛运用。tft-lcd驱动架构主要由源极(source)、栅极(gate)驱动驱动器以及时序控制器(tcon)组成，其中源极(source)驱动驱动器负责接收来自时序控制器(tcon)传送来的信号，将所接收到的影像资料经源极(source)驱动驱动器内部电路转换为电压输出至面板。目前的源极驱动驱动器在显示设备进行分切时存在残影现象，影响影像质量。
技术实现要素：
有鉴于此，本发明实施例提供一种源极驱动电路、显示设备及驱动方法，可以实现显示设备的快速复位，消除残影。
为达到上述目的，本发明主要提供如下技术方案：
一方面，本发明实施例提供了一种源极驱动电路，用于显示设备，包括：
输入模块、第一锁存模块、第二锁存模块和传输模块，其中，所述输入模块，与输入信号端、第一时钟信号端及第二时钟信号端相连，用于在所述第一时钟信号端及所述第二时钟信号端的控制下，写入所述输入信号端的数据信号；
所述第一锁存模块，与所述输入模块相连、所述第一时钟信号端及所述第二时钟信号端相连，用于在所述第一时钟信号端及所述第二时钟信号端的控制下，锁存所述数据信号，以延时输出所述数据信号；
所述传输模块，与所述第一锁存模块、第三时钟信号端及第四时钟信号端相连，用于在所述第三时钟信号端及所述第四时钟信号端的控制下，将所述数据信号传输至所述第二锁存模块；
所述第二锁存模块，与所述传输模块、所述第三时钟信号端及所述第四时钟信号端相连，用于在所述第三时钟信号端及所述第四时钟信号端的控制下，锁存所述数据信号，以延时输出所述数据信号至所述源极驱动电路的输出信号端；
其中，所述第一锁存模块和/或所述第二锁存模块包括复位组件，所述复位组件连接于复位控制端，用于使所述显示设备进行复位。
具体地，所述输入模块包括第一传输门；
所述第一传输门的第一控制控制端与所述第一时钟信号端相连；
所述第一传输门的第二控制端与所述第二时钟信号端相连；
所述第一传输门的输入端与所述输入信号端相连；
所述第一传输门的输出端与所述第一锁存模块相连。
具体地，所述第一锁存模块包括：
第二传输门、第一反相器及第二反相器；
所述第二传输门的第一控制控制端与所述第二时钟信号端相连；
所述第二传输门的第二控制端与所述第一时钟信号端相连；
所述第二传输门的输入端与所述第二反相器的输出端相连；
所述第二传输门的输出端与所述第一反相器的输入端相连；
所述第一反相器的输出端与所述第二反相器的输入端相连。
具体地，所述第二锁存模块包括：
第三传输门、第一复位组件及第三反相器；
所述第三传输门的第一控制端与所述第三时钟信号端相连；
所述第三传输门的第二控制端与所述第四时钟信号端相连；
所述第三传输门的输入端与所述第三反相器的输出端相连；
所述第三传输门的输出端与所述第一复位组件的第一输入端相连；
所述第一复位组件的第二输入端与第一复位控制端相连；
所述第一复位组件的输出端与所述第三反相器的输入端相连；
其中，所述第一复位组件为与非门。
具体地，所述第一锁存模块包括：
第四传输门、第二复位组件及第四反相器；
所述第四传输门的第一控制端与所述第二时钟信号端相连；
所述第四传输门的第二控制端与所述第一时钟信号端相连；
所述第四传输门的输入端与所述第四反相器的输出端相连；
所述第四传输门的输出端与所述第二复位组件的第一输入端相连；
所述第二复位组件的第二输入端与第二复位控制端相连；
所述第二复位组件的输出端与所述第四反相器的输入端相连；
其中，所述第二复位组件为与非门。
具体地，所述第二锁存模块包括：
第五传输门、第五反相器及第六反相器；
所述第五传输门的第一控制控制端与所述第三时钟信号端相连；
所述第五传输门的第二控制端与所述第四时钟信号端相连；
所述第五传输门的输入端与所述第六反相器的输出端相连；
所述第五传输门的输出端与所述第五反相器的输入端相连；
所述第五反相器的输出端与所述第六反相器的输入端相连。
具体地，所述第一锁存模块包括：
第六传输门、第三复位组件及第七反相器；
所述第六传输门的第一控制端与所述第二时钟信号端相连；
所述第六传输门的第二控制端与所述第一时钟信号端相连；
所述第六传输门的输入端与所述第七反相器的输出端相连；
所述第六传输门的输出端与所述第三复位组件的第一输入端相连；
所述第三复位组件的第二输入端与第三复位控制端相连；
所述第三复位组件的输出端与所述第七反相器的输入端相连；
其中，所述第三复位组件为与非门。
具体地，所述第二锁存模块包括：
第七传输门、第四复位组件及第八反相器；
所述第七传输门的第一控制端与所述第三时钟信号端相连；
所述第七传输门的第二控制端与所述第四时钟信号端相连；
所述第七传输门的输入端与所述第八反相器的输出端相连；
所述第七传输门的输出端与所述第四复位组件的第一输入端相连；
所述第四复位组件的第二输入端与第四复位控制端相连；
所述第四复位组件的输出端与所述第八反相器的输入端相连；
其中，所述第四复位组件为与非门。
具体地，所述传输模块包括：
第九反相器及第八传输门；
所述第九反相器的输入端与所述第一锁存模块相连；
所述第九反相器的输出端与所述第八传输门的输入端相连；
所述第八传输门的第一控制端与所述第四时钟信号端相连；
所述第八传输门的第二控制端与所述第三时钟信号端相连；
所述第八传输门的输出端与所述第二锁存模块相连。
具体地，整形模块，所述整形模块包括：
第十反相器、第十一反相器及第十二反相器；
所述第十反相器的输入端与所述第二锁存模块相连；
所述第十反相器的输出端与所述第十一反相器的输入端相连；
所述第十一反相器的输出端与所述第十二反相器的输入端相连。
具体地，所述第一时钟信号端与所述第二时钟信号端互为反向电极信号；
所述第三时钟信号端与所述第四时钟信号端互为反向电极信号。
另一方面，本发明实施例还提供一种显示设备，包括：上述的源极驱动电路。
另一方面，本发明实施例还提供一种驱动方法，用于上述的显示设备，包括：
第一阶段，在所述第一时钟信号端及所述第二时钟信号端的控制下，使所述输入信号写入所述源极驱动电路；
第二阶段，在所述第一时钟信号端及所述第二时钟信号端的控制下，使所述数据信号锁存于所述第一锁存模块；
第三阶段，在所述第三时钟信号端及所述第四时钟信号端的控制下，使所述数据信号由所述第一锁存模块向所述第二锁存模块传输；
第四阶段，在所述第三时钟信号及所述第四时钟信号的控制下，使所述数据信号锁存于所述第二锁存模块，以及使所述整形模块对所述数据信号进行整形并输出；
复位阶段，在复位控制端的控制下，使所述显示设备复位，其中，所述复位阶段用于发生在所述第一阶段至所述第四阶段中的任意一个阶段内。
本发明提供的一种源极驱动电路，用于显示设备，输入模块连接输入信号端、第一时钟信号端和第二时钟信号端，在第一时钟信号端和第二时钟信号端的控制下，例如第一时钟信号端接入高电平信号，第二时钟信号端接入低电平信号，输入模块开始工作，数据信号通过输入信号端写入输入模块；第一锁存模块与输入模块、第一时钟信号端和第二时钟信号端相连，此时，切换第一时钟信号端和第二时钟信号端的接入信号类型，例如第一时钟信号端接入低电平信号，第二时钟信号端接入高电平信号，第一锁存模块开始工作，使数据信号从输入模块传输并锁存在第一锁存模块中，以延时数据信号的输出，使得源极驱动电路实现有序的输入和输出信号；传输模块与第一锁存模块和第二锁存模块以及第三时钟信号端和第四时钟信号端相连，在第三时钟信号端和第四时钟信号端的输入信号控制下，例如：第三时钟信号端接入高电平，第四时钟信号端接入低电平，传输模块开始工作，将第一锁存模块中的数据信号向第二锁存模块的方向进行传递；第二锁存模块与传输模块、第三时钟信号端和第四时钟信号端相连，此时，切换第三时钟信号端和第四时钟信号端的接入信号类型，例如第三时钟信号端接入低电平信号，第四时钟信号端接入高电平信号，第二锁存模块开始工作，使数据信号从传输模块传输并锁存在第二锁存模块中，以延时数据信号的输出，使得源极驱动电路实现有序的输入和输出信号；其中，在第一锁存模块和/或第二锁存模块中还包括复位组件，复位组件可以设置三种放置方式，第一，复位组件位于第一锁存模块中，第二，复位组件位于第二锁存模块中，第三，第一锁存模块和第二锁存模块中都设置复位组件，当复位组件连接复位控制端后，可以控制源极驱动电路，具体来说，在源极驱动电路需要实现移位锁存功能时，在复位控制端接入一种恒定的控制信号，在输入模块、第一锁存模块、传输模块和第二锁存模块的配合下，实现数据信号的写入，第一锁存模块锁存、数据信号的传输、第二锁存模块锁存，并最终在源极驱动电路接收到数据信号输出指令时，进行数据信号的数据，实现移位锁存；在需要源极驱动电路实现复位功能时，使复位控制端的接入信号切换成复位控制信号，以实现显示设备的复位，从而在电子设备需要关机或切换显示界面等情况下，通过控制复位控制端切换控制信号，实现显示区的快速放电、避免出现残影，同时防止数据信号残留，提高源极驱动电路的可用性，保证显示设备的显示质量。
附图说明
图1为本发明实施例提供的一种源极驱动电路的结构示意图；
图2为本发明实施例提供的另一种源极驱动电路的结构示意图；
图3为本发明实施例提供的另一种源极驱动电路的结构示意图；
图4为本发明实施例提供的一种源极驱动电路的结构示意图；
图5为本发明实施例提供的另一种源极驱动电路的结构示意图；
图6为本发明实施例提供的另一种源极驱动电路的结构示意图；
图7为本发明实施例提供的一种驱动方法的流程示意图；
图8示出了本发明实施例提供的一种驱动方法的时序示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1至图6所示，本发明实施例提供了一种源极驱动电路，包括：
输入模块11、第一锁存模块12、传输模块13和第二锁存模块14，其中，输入模块11，与输入信号端、第一时钟信号端及第二时钟信号端相连，用于在第一时钟信号端clka及第二时钟信号端clkb的控制下，写入输入信号端input的数据信号；第一锁存模块12，与输入模块11相连、第一时钟信号端clka及第二时钟信号端clkb相连，用于在第一时钟信号端clka及第二时钟信号端clkb的控制下，锁存数据信号，以延时输出数据信号；传输模块13，与第一锁存模块12、第三时钟信号端clkc及第四时钟信号端clkd相连，用于在第三时钟信号端clkc及第四时钟信号端clkd的控制下，将数据信号传输至第二锁存模块14；第二锁存模块14，与传输模块13、第三时钟信号端clkc及第四时钟信号端clkd相连，用于在第三时钟信号端clkc及第四时钟信号端clkd的控制下，锁存数据信号，以延时输出数据信号至源极驱动电路的输出信号端output；其中，第一锁存模块12和/或第二锁存模块14包括复位组件15，复位组件15连接于复位控制端en，用于使显示设备进行复位。
其中，输入模块连接输入信号端、第一时钟信号端和第二时钟信号端，在第一时钟信号端和第二时钟信号端的控制下，例如第一时钟信号端接入高电平信号，第二时钟信号端接入低电平信号，输入模块开始工作，数据信号通过输入信号端写入输入模块；第一锁存模块与输入模块、第一时钟信号端和第二时钟信号端相连，此时，切换第一时钟信号端和第二时钟信号端的接入信号类型，例如第一时钟信号端接入低电平信号，第二时钟信号端接入高电平信号，第一锁存模块开始工作，使数据信号从输入模块传输并锁存在第一锁存模块中，以延时数据信号的输出，使得源极驱动电路实现有序的输入和输出信号；传输模块与第一锁存模块和第二锁存模块以及第三时钟信号端和第四时钟信号端相连，在第三时钟信号端和第四时钟信号端的输入信号控制下，例如：第三时钟信号端接入高电平，第四时钟信号端接入低电平，传输模块开始工作，将第一锁存模块中的数据信号向第二锁存模块的方向进行传递；第二锁存模块与传输模块、第三时钟信号端和第四时钟信号端相连，此时，切换第三时钟信号端和第四时钟信号端的接入信号类型，例如第三时钟信号端接入低电平信号，第四时钟信号端接入高电平信号，第二锁存模块开始工作，使数据信号从传输模块传输并锁存在第二锁存模块中，以延时数据信号的输出，使得源极驱动电路实现有序的输入和输出信号；其中，在第一锁存模块和/或第二锁存模块中还包括复位组件，复位组件可以设置三种放置方式，第一，复位组件位于第一锁存模块中，第二，复位组件位于第二锁存模块中，第三，第一锁存模块和第二锁存模块中都设置复位组件，当复位组件连接复位控制端后，可以控制源极驱动电路，具体来说，在源极驱动电路需要实现移位锁存功能时，在复位控制端接入一种恒定的控制信号，在输入模块、第一锁存模块、传输模块和第二锁存模块的配合下，实现数据信号的写入，第一锁存模块锁存、数据信号的传输、第二锁存模块锁存，并最终在源极驱动电路接收到数据信号输出指令时，进行数据信号的数据，实现移位锁存；在需要源极驱动电路实现复位功能时，使复位控制端的接入信号切换成复位控制信号，以实现显示设备的复位功能，从而在电子设备需要关机或切换显示界面等情况下，通过控制复位控制端切换控制信号，实现显示区的快速放电、避免出现残影，同时防止数据信号残留，提高源极驱动电路的可用性，保证显示设备的显示质量。
具体地，如图4至图6所示，输入模块11包括第一传输门111；第一传输门111的第一控制控制端与第一时钟信号端clka相连；第一传输门111的第二控制端与所述第二时钟信号端clkb相连；第一传输门111的输入端与输入信号端input相连；第一传输门111的输出端与第一锁存模块12相连。
其中，在源极驱动电路实现移位锁存功能的数据信号写入阶段，输入信号端接入数据信号后，控制第一时钟信号端接入高电平信号，第二时钟信号端接入低电平信号，此时，第一传输门打开，数据信号通过输入模块向第一锁存模块方向传递，传入图中q点处，写入源极驱动电路。
具体地，第一锁存模块12和第二锁存模块14可设计为下述实施方式：
第一种实施方式为：如图4所示，第一锁存模块12包括：第二传输门121、第一反相器122及第二反相器123；第二传输门121的第一控制控制端与第二时钟信号端clkb相连；第二传输门121的第二控制端与第一时钟信号端clka相连；第二传输门121的输入端与第二反相器123的输出端相连；第二传输门121的输出端与第一反相器122的输入端相连；第一反相器122的输出端与第二反相器123的输入端相连。
第二锁存模块14包括：第三传输门141、第一复位组件151及第三反相器142；第三传输门141的第一控制端与第三时钟信号端clkc相连；第三传输门141的第二控制端与第四时钟信号端clkd相连；第三传输门141的输入端与第三反相器142的输出端相连；第三传输门141的输出端与复位组件151的第一输入端相连；复位组件151的第二输入端与第一复位控制端相连ena；复位组件151的输出端与第三反相器142的输入端相连；其中，复位组件151为与非门。
其中，在源极驱动电路实现移位锁存功能的第一锁存阶段，控制第一时钟信号端接入低电平信号，第二时钟信号端接入高电平信号，此时第二传输门打开，q点处的数据信号通过第一反相器、第二反相器、第二传输门再次传入q点处，形成第一锁相环，将数据信号锁存在第一锁存模块中，实现延时输出。
在源极驱动电路实现移位锁存功能的第二锁存阶段，控制第三时钟信号端接入低电平信号，第四时钟信号端接入高电平信号，第一复位控制端接入高电平信号，此时，第三传输门打开，根据与非门的传输特性，第一复位组件第二输入端接入高电平时，当输入端输入高电平信号时，输出端输出低电平信号；当输入端输入低电平信号时，输出端输出高电平信号，此时，与非门复位组件实现的功能相当于一个反相器实现的功能，p点处的数据信号(数据信号从q点处传递到p点处的过程在下文中阐述)通过第一复位组件、第三反相器、第三传输门后再次传入p点处，形成第二锁相环，将数据信号锁存在第二锁存模块中，实现延时输出；
而在源极驱动电路用于复位功能时，控制第一复位控制端接入低电平信号，此时，根据与非门的传输特性，无论第一复位组件的第一输入端接入的信号为高电平信号还是低电平信号，都会持续输出高电平信号，从而，再对第一复位组件的输出信号进行下一步的处理(具体过程在下文中进行阐述)，进而实现复位功能。
第二种实施方式为：如图5所示，第一锁存模块12包括：第四传输门124、第二复位组件152及第四反相器125；第四传输门124的第一控制端与第二时钟信号端clkb相连；第四传输门124的第二控制端与第一时钟信号端clka相连；第四传输门124的输入端与第四反相器125的输出端相连；第四传输门124的输出端与第二复位组件152的第一输入端相连；第二复位组件152的第二输入端与第二复位控制端enb相连；第二复位组件152的输出端与第四反相器125的输入端相连；其中，第二复位组件15为与非门。
第二锁存模块14包括：第五传输门143、第五反相器144及第六反相器145；第五传输门143的第一控制控制端与第三时钟信号端clkc相连；第五传输门143的第二控制端与第四时钟信号端clkd相连；第五传输门143的输入端与第六反相器145的输出端相连；第五传输门143的输出端与第五反相器144的输入端相连；第五反相器144的输出端与第六反相器145的输入端相连。
其中，在源极驱动电路实现移位锁存功能的第一锁存阶段，控制第一时钟信号端接入低电平信号，第二时钟信号端接入高电平信号，第二复位控制端接入高电平信号，此时，第四传输门打开，根据与非门的传输特性，第二复位组件第二输入端接入高电平时，当输入端输入高电平信号时，输出端输出低电平信号；当输入端输入低电平信号时，输出端输出高电平信号，此时，与非门复位组件实现的功能相当于一个反相器实现的功能，q点处的数据信号通过第二复位组件、第四反相器、第四传输门后再次传入q点处，形成第一锁相环，将数据信号锁存在第一锁存模块中，实现延时输出；
而在源极驱动电路用于复位功能时，控制第二复位控制端接入低电平信号，此时，根据与非门的传输特性，无论第二复位组件的第一输入端接入的信号为高电平信号还是低电平信号，输出端都会持续输出高电平信号，从而，再对第二复位组件的输出信号进行下一步的处理(具体过程在下文中进行阐述)，进而实现复位功能。
在源极驱动电路实现移位锁存功能的第二锁存阶段，控制第三时钟信号端接入低电平信号，第四时钟信号端接入高电平信号，此时第二传输门打开，p点处的数据信号(数据信号从q点处传递到p点处的过程在下文中阐述)通过第五反相器、第六反相器、第五传输门再次传入p点处，形成第二锁相环，将数据信号锁存在第二锁存模块中，实现延时输出。
第三种实施方式为：如图6所示，第一锁存模块12包括：第六传输门126、第三复位组件153及第七反相器127；第六传输门126的第一控制端与第二时钟信号端clkb相连；第六传输门126的第二控制端与第一时钟信号端clka相连；第六传输门126的输入端与第七反相器127的输出端相连；第六传输门126的输出端与第三复位组件153的第一输入端相连；第三复位组件153的第二输入端与第三复位控制端enc相连；第三复位组件153的输出端与第七反相器127的输入端相连；其中，第三复位组件153为与非门。
第二锁存模块14包括：第七传输门146、第四复位组件154及第八反相器147；第七传输门146的第一控制端与第三时钟信号端clkc相连；第七传输门146的第二控制端与第四时钟信号端clkd相连；第七传输门146的输入端与第八反相器147的输出端相连；第七传输门146的输出端与第四复位组件154的第一输入端相连；第四复位组件154的第二输入端与第四复位控制端end相连；第四复位组件154的输出端与第八反相器147的输入端相连；其中，第四复位组件154为与非门。
其中，在源极驱动电路实现移位锁存功能时，控制第一锁存模块的第三复位控制端和第四复位控制端都接入高电平信号，根据与非门的传输特性，此时，第三复位组件和第四复位组件实现的功能都相当于一个反相器实现的功能。当控制第一时钟信号端接入低电平信号，第二时钟信号端接入高电平信号时，q点处的数据信号通过第三复位组件、第七反相器、第六传输门后再次传入q点处，形成第一锁相环，将数据信号锁存在第一锁存模块中，实现延时输出；当控制第三时钟信号端接入低电平信号，第四时钟信号端接入高电平信号时，p点处的数据信号(数据信号从q点处传递到p点处的过程在下文中阐述)通过第四复位组件、第八反相器、第七传输门后再次传入p点处，形成第二锁相环，将数据信号锁存在第二锁存模块中，实现延时输出；
而在源极驱动电路用于实现复位功能时，只需控制第三复位控制端和第四复位控制端中任意一个接入高电平信号，另一个接入低电平信号，即可实现复位功能。例如控制第三复位控制端接入高电平信号，第四复位控制端接入低电平信号，此时，根据与非门的传输特性，无论第三复位组件的第一输入端接入的信号为高电平信号还是低电平信号，输出端都会持续输出高电平信号，而第四复位组件此时实现的功能相当于一个反相器的功能，从而，再对复位组件的输出信号进行下一步的处理(具体过程在下文中进行阐述)，进而实现复位功能；同样的，控制第三复位控制端接入低电平信号，第四复位控制端接入高电平信号，也能实现上述功能。
具体地，传输模块13包括：第九反相器131及第八传输门132；第九反相器131的输入端与第一锁存模块12相连；第九反相器131的输出端与第八传输门132的输入端相连；第八传输门132的第一控制端与第四时钟信号端clkd相连；第八传输门132的第二控制端与第三时钟信号端clkc相连；第八传输门132的输出端与第二锁存模块14相连。
其中，传输模块将第一锁存模块和第二锁存模块连接起来，控制第三时钟信号端接入高电平信号，第四时钟信号端接入低电平信号，此时，第八传输门打开，数据信号从p点通过第九反相器和第八传输门后传递到q点，实现信号从第一锁存模块向第二锁存模块的导通，同时，当第三时钟信号端接入高电平信号，第四时钟信号端接入低电平信号时，第二锁存模块中的传输门处于断开状态，第二锁存模块不工作，而当第三时钟信号端接入低电平信号，第四时钟信号端接入高电平信号时，传输模块不工作，第二锁存模块工作，从而，数据信号的传输不会对锁存造成影响，已锁存的数据也不会影响新的数据的传输，保证了数据信号传输和锁存的独立性和可靠性。
具体地，整形模块16，整形模块16包括：第十反相器161、第十一反相器162及第十二反相器163；第十反相器161的输入端与第二锁存模块14相连；第十反相器161的输出端与第十一反相器162的输入端相连；第十一反相器162的输出端与第十二反相器163的输入端相连。
其中，以图4所示源极驱动电路为例，数据信号从信号输入端输入后，会通过第一锁存模块中第一反相器、传输模块中的第九反相器、及第二锁存模块中的第一复位组件(源极驱动电路实现移位锁存功能时)进行反相后，进入整形模块，数据信号在进入整形模块之前，是与原始的数据信号相反的，此时，通过整形模块的三级反相，使得最终的输出信号与原始的数据信号相同；而当源极驱动电路用于实现复位功能时，第二锁存模块中的第一复位组件会持续输出高电平信号，经过三级反相后，最终持续输出低电平信号，从而系统识别出低电平信号输出有效时间超过预设时间，即可最终实现复位功能。
具体地，第一时钟信号端clka与第二时钟信号端clkb互为反向电极信号；第三时钟信号端clkc与第四时钟信号端clkd互为反向电极信号。
其中，第一时钟信号端和第二时钟信号端接入互为反向的电极信号，第三时钟信号端和第四时钟信号端接入互为反向的电极信号，从而保证各个模块中的传输门能够正常使用。
另一方面，本发明提供一种显示设备，包括：上述的源极驱动电路。
其中，源极驱动电路的结构及工作原理与上述实施例相同，在此不再赘述。
另一方面，本发明提供一种驱动方法，用于上述的显示设备，图7示出了本发明实施例提供的一种驱动方法的流程示意图，包括：
第一阶段，在第一时钟信号端clka及第二时钟信号端clkb的控制下，使输入信号写入源极驱动电路；
第二阶段，在第一时钟信号端clka及第二时钟信号端clkb的控制下，使数据信号锁存于第一锁存模块12；
第三阶段，在第三时钟信号端clkc及第四时钟信号端clkd的控制下，使数据信号由第一锁存模块12向第二锁存模块14传输；
第四阶段，在第三时钟信号clkc及第四时钟信号clkd的控制下，使数据信号锁存于第二锁存模块14，以及使整形模块16对数据信号进行整形并输出；
复位阶段，在复位控制端en的控制下，使显示设备复位，其中，复位阶段用于发生在第一阶段至第四阶段中的任意一个阶段内。
其中，以图4为例的源极驱动电路中，图8示出了本发明实施例提供的一种驱动方法的时序示意图，第一阶段至第四阶段为源极驱动电路的移位锁存阶段，在上述阶段，均控制复位控制端接入高电平信号。在此之上，第一阶段，控制第一时钟信号端clka接入高电平信号，第二时钟信号端clkb接入低电平信号，此时，输入模块开始工作，输入input，数据信号由输入信号端传输至q点处；第二阶段，控制第一时钟信号端clka接入低电平信号，第二时钟信号端clkb接入高电平信号，此时，输入模块停止工作，第一锁存模块开始工作，数据信号锁存于第一锁存模块中；第三阶段，控制第三时钟信号端clkc接入高电平信号，第四时钟信号端clkd接入低电平信号，此时，传输模块开始工作，数据信号从q点传输至p点；第四阶段，控制第三时钟信号端clkc接入低电平信号，第四时钟信号端clkd接入高电平信号，此时，传输模块停止工作，第二锁存模块开始工作，数据信号锁存于第二锁存模块中，从而，进一步经过整形模块后，输出数据信号output。在第一阶段至第四阶段中的任意时间，控制复位控制端接入低电平信号后，源极驱动电路都可以实现复位功能，在复位组件接入低电平信号后，数据信号经过第二锁存模块后，持续输出高电平信号，再经过整形模块后，最终持续输出低电平信号，从而系统识别出低电平信号输出有效时间超过预设时间，即可最终实现复位功能。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在可读取的存储介质中，如计算机的软盘，硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。