栅极移位寄存器以及包括其的有机发光二极管显示器的制作方法

本发明涉及有机发光二极管显示器，并且更具体地涉及用于外部补偿的栅极移位寄存器和包括该栅极移位寄存器的有机发光二极管显示器。

背景技术

有源矩阵有机发光二极管(oled)显示器包括能够自身发光的多个oled，并且具有许多优点，诸如快的响应时间、高的发光效率、高的亮度、宽的视角等。

用作自发光元件的oled包括阳极电极、阴极电极以及阳极电极与阴极电极之间的有机化合物层。有机化合物层包括空穴注入层hil、空穴传输层htl、发射层eml、电子传输层etl和电子注入层eil。当驱动电压施加于阳极电极和阴极电极时，穿过空穴传输层htl的空穴和穿过电子传输层etl的电子移动到发射层eml并形成激子。结果，发射层eml产生可见光。

oled显示器以矩阵形式布置每个包括oled的像素布并且根据图像显示数据的灰度级来调整像素的亮度。每个像素包括驱动元件(例如，驱动晶体管)，其根据栅电极与源电极之间的电压来控制在oled中流动的驱动电流。驱动元件的电特性因温度或劣化而变化。当像素之间的驱动元件的电特性存在差异时，对于相同的图像显示数据像素具有不同的亮度。因此，oled显示器难以实现期望的图像。

已知外部补偿技术来补偿驱动元件的电特性的变化。外部补偿技术感测驱动元件的电特性，并且基于感测结果通过改变驱动元件的电特性来修改图像显示数据。

为了补偿驱动元件的特性随时间的变化，在驱动元件的驱动期间需要实时感测驱动元件的电特性。这种实时感测过程在除了来自一帧的图像数据写入时段之外的垂直消隐间隔中执行感测操作，并感测每帧中的特定像素线。像素线表示一组水平相邻的像素，并且由于水平分辨率在一个像素线上布置尽可能多的像素。面板驱动电路在图像数据写入时段期间向显示面板的栅极线顺序地提供图像显示栅极脉冲，并将图像显示数据写入显示面板的所有像素。在垂直消隐间隔中，面板驱动电路向连接至特定像素线的仅栅极线提供感测栅极脉冲，并将感测数据写入特定像素线的像素。

实时感测过程将感测电路连接至驱动元件的一个电极，从而感测在驱动元件中流动的电流。为了执行准确的感测，待感测的相应像素线的oled被设计为不发光。因为在感测期间相应像素线的发射占空比减小了垂直消隐间隔的长度，所以感测的像素线与未感测的像素线之间可能发生亮度变化。结果，感测的像素线可以作为暗线可见。

优选的是，感测栅极脉冲被施加于将以随机顺序感测的像素线，以减少暗线感知现象。然而，当栅极移位寄存器以随机顺序产生感测栅极脉冲时，栅极移位寄存器的配置变得复杂。当复杂配置的栅极移位寄存器嵌入显示面板时，边框区域的大小增加。此外，由于时钟线和电源线的数量增加，功耗增加。

技术实现要素：

因此，本公开内容旨在解决上述和其他问题，并提供一种能够在垂直消隐间隔中通过简单的电路配置以随机顺序输出感测栅极脉冲的栅极移位寄存器和一种包括该栅极移位寄存器的有机发光二极管显示器。

另外的特征和方面将在下面的描述中阐述，并且根据描述部分将变得明显，或者可以通过实践本文提供的发明构思而习得。本发明构思的其他特征和方面可以通过书面描述中特别指出的结构或从其中推导出的结构，以及其权利要求以及附图来实现和获得。

在一个方面中，提供了一种栅极移位寄存器，该栅极移位寄存器包括第一级和第二级，第一级和第二级被配置成在图像数据写入时段期间输出图像显示栅极脉冲、并且在其中不写入图像显示数据的垂直消隐间隔中选择性地输出感测栅极脉冲，其中，第一级包括：第一进位信号施加节点q1、第一交替驱动节点qbo和激活电压保持节点m；被配置成根据节点m的电压和全局重置信号来激活节点q1的第一感测控制块；以及被配置成根据节点m的电压和全局重置信号来去激活节点qbo的第二感测控制块，其中，第二级包括：第二进位信号施加节点q2和第二交替驱动节点qbe；被配置成根据节点m的电压和全局重置信号激活节点q2的第三感测控制块；以及被配置成根据节点m的电压和全局重置信号来去激活节点qbe的第四感测控制块，其中，第一级和第二级彼此共享其驱动所需的部分电路。

附图说明

可以包括附图以提供对本公开内容的进一步理解并且附图并入本说明书并构成本说明书的一部分，附图示出了本公开内容的实施方式，并且与说明书一起用于说明本公开内容的各种原理。

图1示出了根据本公开内容的实施方式的栅极移位寄存器的级的连接配置。

图2和图3示出了施加线采样信号、全局重置信号和全局起始信号的时序以及图像显示栅极脉冲和感测栅极脉冲的输出时序。

图4示意性地示出了彼此共享一部分电路配置的两个级。

图5详细示出了图4中所示的级。

图6示出了图5所示的级中包括的节点q1、节点q2、节点qbo和节点qbe的电压以及从这些级输出的图像显示栅极脉冲和进位信号。

图7a至图7i顺序地示出了图5和图6中所示的栅极移位寄存器的操作过程。

图8示出了根据本公开内容的实施方式的包括栅极移位寄存器的有机发光二极管显示器。

具体实施方式

现在将详细参考本公开内容的实施方式，其示例在附图中示出。只要有可能，在整个附图中将使用相同的附图标记来表示相同或相似的部分。如果可能误导本公开内容的实施方式，则将省略对已知技术的详细描述。

在本文公开的实施方式中，“在前级”是位于参考级之上并且生成具有比从参考级输出的栅极输出信号的相位早的相位的栅极输出信号的级。此外，“后续级”是位于参考级之下并且生成具有比从参考级输出的栅极输出信号的相位晚的相位的栅极输出信号的级。此外，构成根据本公开内容的实施方式的栅极移位寄存器的开关元件可以被实现为氧化物元件、非晶硅元件和多晶硅元件中至少之一。节点被激活的事实表明该节点被充有高电位电源电压或与高电位电源电压相对应的电压。节点被去激活的事实表明该节点被充有低电位电源电压或与低电位电源电压相对应的电压。

图1示出了根据本公开内容的实施方式的栅极移位寄存器的级的连接配置。

参照图1，根据本公开内容的实施方式的栅极移位寄存器包括彼此级联连接的多个级stgn至stgn+3。最上级还可以连接至至少一个在前伪级，并且最下级还可以连接至至少一个后续伪级。

级stgn至stgn+3各自产生栅极输出信号和进位信号。栅极输出信号可以包括图像显示栅极脉冲和感测栅极脉冲。级stgn至stgn+3产生图像显示栅极脉冲scout(n)至scout(n+3)，并将图像显示栅极脉冲scout(n)至scout(n+3)提供给设置在显示面板的各个像素线上的栅极线。级stgn至stgn+3产生进位信号cn至cn+3，并且可以将进位信号cn至cn+3提供给后续级中的一个。此外，级stgn到stgn+3可以被配置成使得任何一级在每个帧中生成感测栅极脉冲(例如，scout(n)至scout(n+3)中的一个)，并将感测栅极脉冲提供至设置在显示面板的特定像素线上的栅极线。在每个帧中产生感测栅极脉冲的级可以被随机设置。

级stgn至stgn+3可以从外部时序控制器(未示出)接收全局起始信号vsp、全局重置信号reset、线采样信号lsp、时钟信号clk等以生成栅极输出信号和进位信号。

全局起始信号vsp、全局重置信号reset、线采样信号lsp和时钟信号clks被共同地提供给级stgn至stgn+3。全局起始信号vsp还可以被提供给在前伪级的起始端子，并且全局重置信号reset还可以被提供给后续伪级的重置端子。

级stgn至stgn+3响应于被施加于每一帧中的每一级的起始端子的进位信号而各自激活节点q的操作。在这种情况下，stgn至stgn+3的一些级可以接收来自在前伪级的进位信号。在前伪级可以响应于全局起始信号vsp而操作，并将该进位信号提供给一些后续级。

级stgn至stgn+3各自响应于被施加于每一帧中的每一级的重置端子的重置信号而使节点q的操作去激活。在这种情况下，级stgn至stgn+3的一些级可以从后续伪级接收重置信号。后续伪级可以响应于全局重置信号reset而操作，并将重置信号提供给一些在前级。

可以将至少一个时钟信号clks提供给级stgn至stgn+3中的每一个。时钟信号clks可以包括相位被顺序移位的扫描移位时钟，以及相位被顺序移位的进位移位时钟。扫描移位时钟是用于产生图像显示栅极脉冲和感测栅极脉冲的时钟信号，并且进位移位时钟是用于产生进位信号的时钟信号。扫描移位时钟在栅极高电压与栅极低电压之间摆动，使得它们在图像数据写入时段期间与图像显示栅极脉冲同步。扫描移位时钟在栅极高电压与栅极低电压之间摆动，使得它们在垂直消隐间隔中与感测栅极脉冲同步。在图像数据写入期间，所有扫描移位时钟摆动。在垂直消隐间隔中，一些扫描移位时钟摆动，并且其余的扫描移位时钟保持栅极低电压。

时钟信号clks可以以交叠方式被驱动，以便在高速驱动中确保足够的充电时间。根据交叠驱动的相邻相位的时钟可以以预定的高电平时段交叠。

级stgn至stgn+3可以与扫描移位时钟同步地顺序输出图像显示栅极脉冲。级stgn至stgn+3之一可以与某些扫描移位时钟同步地输出感测栅极脉冲。

级stgn至stgn+3中的每个可以从外部电源单元(未示出)接收电源电压ps。电源电压ps包括高电位电源电压和低电位电源电压。高电位电源电压可以设置为栅极高电压，例如28v。为了抑制包括在级stgn至stgn+3中的每个的晶体管的泄漏电流，可以将低电位电源电压设置为多个栅极低电压，例如-6v和-12v。

在这种情况下，扫描移位时钟可以在-6v与12v之间摆动，并且进位移位时钟可以在-12v与12v之间摆动。换言之，进位移位时钟的摆动宽度可以大于扫描移位时钟的摆动宽度。

为了实现级stgn至stgn+3的简单电路配置，两个相邻级(例如，级stgn和stgn+1以及级stgn+2和stgn+3)可以彼此共享感测控制块rt的一部分、节点qh、节点qbo和节点qbe。

级stgn至stgn+3以预定时间间隔交替地驱动节点qbo和节点qbe，从而减少响应于节点qbo和节点qbe的电压而被开关的晶体管的劣化。在这种情况下，被施加于级stgn至stgn+3的反相器块的高电位电源电压可以被ac驱动。

图2和图3示出了施加线采样信号lsp、全局重置信号reset和全局起始信号vsp的时序以及图像显示栅极脉冲和感测栅极脉冲的输出时序。

参照图2，图像显示栅极脉冲是用于选择图像显示数据将被写入的像素线的扫描控制信号，并且感测栅极脉冲是用于选择感测数据将被写入的像素线的扫描控制信号。感测数据是用于感测包括在显示面板中的像素的电特性的数据，并且是与图像显示器不相关的数据。

参照图2，在一帧的图像数据写入时段wp期间，各级可以输出相位被顺序移位的图像显示栅极脉冲。例如，在第一帧和第二帧的图像数据写入时段wp期间，可以从第n级输出图像显示栅极脉冲pn_1并将其提供给第n像素线，并且可以从第m级输出图像显示栅极脉冲pm并将其提供给第m像素线。

另一方面，可以在一帧的其中不写入图像显示数据的垂直消隐间隔bp中从多个级中的一个级输出感测栅极脉冲。可以非连续地或随机地选择将被写入感测数据的像素线(或称为“感测目标像素线”)以降低可视性。因此，任何一个级在每个垂直消隐间隔bp中输出一个感测栅极脉冲，并且输出感测栅极脉冲的级被非连续地或随机地选择。例如，感测栅极脉冲pn_2可以从第n级输出并且在第一帧的垂直消隐间隔bp中提供给第n像素线。此外，感测栅极脉冲pm_2可以从第m级输出并且在第二帧的垂直消隐间隔bp中被提供给第m像素线。当实现随机感测时，可以在第n像素线与第m像素线之间设置其他像素线。

参照图2和图3，线采样信号lsp是在每帧的图像数据写入时段wp中随机产生的。因为线采样信号lsp是随机产生的，所以帧具有在一帧中从一帧的起始时间到线采样信号lsp的输入起始时间的不同的间隔tp1和tp2。此外，间隔tp1和tp2在帧中是无规律的。换言之，线采样信号lsp在帧中以无规律的间隔被施加。

响应于线采样信号lsp、进位信号、全局重置信号reset和全局起始信号vsp，选择感测数据将被写入到相应帧中的感测目标像素线。接收与线采样信号lsp同步的进位信号的级在图像数据写入时段wp中激活包括在级的采样块中的节点m的电压，并且保持节点m的激活电压直到垂直消隐间隔bp。此外，该级根据节点m的激活电压和垂直消隐间隔bp中的全局重置信号reset激活包括在该级中的节点q，从而输出感测栅极脉冲。

例如，当线采样信号lsp与在第一帧中输入到第n级的进位信号同步时，第n级在第一帧的垂直消隐间隔bp中输出感测栅极脉冲pn_2，并且其余的级在第一帧的垂直消隐间隔bp中不输出感测栅极脉冲。为此，响应于在第一帧的图像数据写入时段wp中线采样信号lsp激活在第n级中包括的节点m的电压之后，节点m保持在激活电压直到在第一帧的垂直消隐间隔bp中输入全局起始信号vsp。响应于节点m的激活电压和第一帧的垂直消隐间隔bp中的全局重置信号reset，第n级激活包括在第n级中的节点q，并且向第n栅极线输出与时钟信号同步的感测栅极脉冲pn_2。因此，连接至第n栅极线的第n像素线响应于感测栅极脉冲pn_2而操作。此外，响应于第一帧的垂直消隐间隔bp中的全局起始信号vsp，第n级的节点q和节点m被去激活。这样的初始化操作可以使得第n级能够在第二帧中正常地产生图像显示栅极脉冲。

此外，当线采样信号lsp与输入到第二帧中的第m级的进位信号同步时，第m级在第二帧的垂直消隐间隔bp中输出感测栅极脉冲pm_2，并且其余的级在第二帧的垂直消隐间隔bp中不输出感测栅极脉冲。为此，响应于在第二帧的图像数据写入时段wp中线采样信号lsp激活在第m级中包括的节点m的电压之后，节点m保持在激活电压直到在第二帧的垂直消隐间隔bp中输入全局起始信号vsp。响应于节点m的激活电压和第二帧的垂直消隐间隔bp中的全局重置信号reset，第m级激活包括在第m级中的节点q，并且向第m栅极线输出与时钟信号同步的感测栅极脉冲pm_2。因此，连接至第m栅极线的第m像素线响应于感测栅极脉冲pm_2而操作。此外，响应于第二帧的垂直消隐间隔bp中的全局起始信号vsp，第m级的节点q和节点m被去激活。这样的初始化操作可以使得第m级能够在后续帧中正常地产生图像显示栅极脉冲。

参照图2和图3，在第一帧和第二帧中的每一个的图像数据写入时段wp中，接收与线采样信号lsp不同步的进位信号的其余级不能激活其余级的节点m。因此，在第一帧和第二帧的每一个的垂直消隐间隔bp中，其余级不能激活其余级的节点q，因此不能输出感测栅极脉冲。

图4示意性地示出了彼此共享一部分电路配置的两个级。

参照图4，两个相邻级stgn和stgn+1可以彼此共享感测控制块rt的一部分、节点qh、节点qbo和节点qbe。

感测控制块rt对于执行随机感测是必需的。当两个级stgn和stgn+1彼此共享包括节点m的感测控制块rt的一部分时，级的电路配置被简化。即使当如上所述简化级的电路配置时，级也可以正常操作。

当使用两个qb节点执行交替驱动时，当两个级stgn和stgn+1彼此共享节点qh、节点qbo和节点qbe时，级的电路配置被简化。即使当如上所述简化级的电路配置时，级也可以正常操作。节点qbo和节点qbe以交替驱动的预定时间间隔交替地驱动。例如，当节点qbo在第一间隔中被驱动时，节点qbe可以在第一间隔中被暂停驱动。当在第一间隔之后的第二间隔中驱动节点qbe时，节点qbo可以在第二间隔中被暂停驱动。在这种情况下，在第一间隔中，节点qbo的电压在放电电平与充电电平之间摆动，并且节点qbe的电压保持在放电电平。在第二间隔中，节点qbe的电压在放电电平与充电电平之间摆动，并且节点qbo的电压保持在放电电平。

如图4所示，级stgn可以包括用于控制节点q1和节点qbo的电压的第一反相器块inv1以及包括在输出块中的晶体管t6、t7a和t7b。晶体管t6是上拉晶体管，其在节点q1的电压保持在升压电压电平的相对短的时间段内接通。

另一方面，晶体管t7a和t7b是下拉晶体管，其接通很长时间并且相对快速地劣化。可以以预定时间间隔交替地驱动晶体管t7a和t7b以降低劣化速度。为此，晶体管t7a可以被设计成响应于节点qbo的电压而接通，并且晶体管t7b可以被设计成响应于节点qbe的电压而接通。因此，当晶体管t7a被驱动时，晶体管t7b被暂停驱动。相反，当晶体管t7b被驱动时，晶体管t7a被暂停驱动。

如图4所示，级stgn+1可以包括用于控制节点q2和节点qbe的电压的第二反相器块inv2以及包括在输出块中的晶体管t6’、t7a’和t7b’。晶体管t6’是上拉晶体管，其在节点q2的电压保持在升压电压电平的相对短的时间段内接通。

另一方面，晶体管t7a’和t7b’是下拉晶体管，其接通很长时间并且相对快速地劣化。可以以预定时间间隔交替地驱动晶体管t7a’和t7b’以降低劣化速度。为此，晶体管t7a’可以被设计成响应于节点qbo的电压而接通，并且晶体管t7b’可以被设计成响应于节点qbe的电压而接通。因此，当晶体管t7a’被驱动时，晶体管t7b’被暂停驱动。相反，当晶体管t7b’被驱动时，晶体管t7a’被暂停驱动。

图5详细示出了图4中所示的级stgn和stgn+1。图6示出了图5所示的级stgn和stgn+1中包括的节点q1、节点q2、节点qbo和节点qbe的电压以及从级stgn和stgn+1输出的图像显示栅极脉冲和进位信号。

在图5和图6中，“gvdd”表示电压电平l2的高电位电源电压，并且电源电压gvddo和gvdde可以在用于ac驱动的电压电平l1和l2之间摆动。电压电平l1可以基本上等于低电位电源电压gvss2。低电位电源电压gvss0可以被设置为高于低电位电源电压gvss2。当如上所述低电位电源电压gvss0被设定为高于低电位电源电压gvss2时，栅电极连接至节点qbo和节点qbe的晶体管t31a、t31b、t32a、t32b、t7cra、t7a、t7crb和t7b的截止电流可以被完全阻塞。低电位电源电压gvss1可以被设定为基本上等于低电位电源电压gvss0。

参照图5和图6，级stgn包括第一感测控制块bk1a、第二感测控制块bk1b、输入块bk2、反相器块bk3和输出块bk4。

第一感测控制块bk1a响应于线采样信号lsp而向节点m施加进位信号c(n-2)以将节点m的电压激活至高电位电源电压gvdd并且响应于节点m的激活电压和全局重置信号reset而将节点q1的电压激活至高电位电源电压gvdd。

为此，第一感测控制块bk1a包括多个晶体管ta、tb、tc、t1b和t1c以及电容器cst1。晶体管ta包括被提供有线采样信号lsp的栅电极、被提供有进位信号c(n-2)的漏电极以及连接至节点n1的源电极。晶体管tb包括被提供有线采样信号lsp的栅电极、连接至节点n1的漏电极以及连接至节点m的源电极。晶体管tc包括连接至节点m的栅电极、提供有高电位电源电压gvdd的漏电极以及连接至节点n1的源电极。晶体管t1b包括连接至节点m的栅电极、被提供有高电位电源电压gvdd的漏电极以及连接至节点n3的源电极。电容器cst1连接在高电位电源电压gvdd的输入端子与节点m之间，并且保持节点m的激活电压。晶体管t1c包括被提供有全局重置信号reset的栅电极、连接至节点n3的漏电极以及连接至节点q1的源电极。

第二感测控制块bk1b响应于全局重置信号reset和节点m的电压，将节点qbo的电压去激活为低电位电源电压gvss2。

为此，第二感测控制块bk1b包括多个晶体管t5a和t5b。晶体管t5a包括被提供有全局重置信号reset的栅电极、连接至节点qbo的漏电极以及连接至节点n4的源电极。晶体管t5b包括连接至节点m的栅电极、连接至节点n4的漏电极以及被提供有低电位电源电压gvss2的源电极。

输入块bk2向节点q1施加进位信号c(n-3)以将节点qh的电压激活至高电位电源电压gvdd。输入块bk2响应于进位信号c(n+3)将节点q1的电压去激活至低电位电源电压gvss2。输入块bk2根据节点qbo的电压或节点qbe的电压将节点q1的电压去激活至低电位电源电压gvss2。输入块bk2响应于全局起始信号vsp将节点q1的电压去激活至低电位电源电压gvss2。

为此，输入块bk2包括多个晶体管t1、t1a、t3q、t3n、t3na、t31a、t31b、t32a、t32b、t3nb和t3nc。晶体管t1包括各自被提供有进位信号c(n-3)的栅电极和漏电极，以及连接至节点qh的源电极。晶体管t1a包括被提供有进位信号c(n-3)的栅电极、连接至节点qh的漏电极以及连接至节点q1的源电极。晶体管t3q包括连接至节点q1的栅电极、被提供有高电位电源电压gvdd的漏电极以及连接至节点qh的源电极。晶体管t3n包括被提供有进位信号c(n+3)的栅电极、连接至节点q1的漏电极以及连接至节点qh的源电极。晶体管t3na包括被提供有进位信号c(n+3)的栅电极、连接至节点qh的漏电极以及被提供有低电位电源电压gvss2的源电极。晶体管t31a包括连接至节点qbo的栅电极、连接至节点q1的漏电极以及连接至节点qh的源电极。晶体管t31b包括连接至节点qbo的栅电极、连接至节点qh的漏电极以及被提供有低电位电源电压gvss2的源电极。晶体管t32a包括连接至节点qbe的栅电极、连接至节点q1的漏电极以及连接至节点qh的源电极。晶体管t32b包括连接至节点qbe的栅电极、连接至节点qh的漏电极以及被提供有低电位电源电压gvss2的源电极。晶体管t3nb包括被提供有全局起始信号vsp的栅电极、连接至节点q1的漏电极以及连接至节点qh的源电极。晶体管t3nc包括被提供有全局起始信号vsp的栅电极、连接至节点qh的漏电极以及连接至低电位电源电压gvss2的输入端子的源电极。

反相器块bk3响应于进位信号c(n-3)将节点qbo的电压去激活至低电位电源电压gvss2。反相器块bk3根据节点q1的激活电压将节点qbo的电压去激活至低电位电源电压gvss2。反相器块bk3向节点n5施加电源电压gvddo并且将节点qbo的电压激活至电源电压gvddo。反相器块bk3根据节点q2的激活电压将节点n5的电压去激活至低电位电源电压gvss2。

为此，反相器块bk3包括多个晶体管t4、t41、t4q1、t4q2、t5和t5q。晶体管t4包括连接至节点n5的栅电极、被提供有电源电压gvddo的漏电极以及连接至节点qbo的源电极。晶体管t41包括各自被提供有电源电压gvddo的栅电极和漏电极以及连接至节点n5的源电极。晶体管t4q1包括连接至节点q1的栅电极、连接至节点n5的漏电极以及连接至低电位电源电压gvss1的输入端子的源电极。晶体管t4q2包括连接至节点q2的栅电极、连接至节点n5的漏电极以及被提供有低电位电源电压gvss1的源电极。晶体管t5包括被提供有进位信号c(n-3)的栅电极、连接至节点qbo的漏电极以及被提供有低电位电源电压gvss2的源电极。晶体管t5q包括连接至节点q1的栅电极、连接至节点qbo的漏电极以及被提供有低电位电源电压gvss2的源电极。

当节点q1的电压从电压电平l2升高到电压电平l3时，输出块bk4输出进位移位时钟crclk(n)作为进位信号c(n)。当节点qbo的电压被激活至电压电平l2或者节点qbe的电压被激活至电压电平l2时，输出块bk4输出低电位电源电压gvss2作为进位信号c(n)。当节点q1的电压从电压电平l2升高到电压电平l3时，输出块bk4输出扫描移位时钟scclk(n)作为图像显示栅极脉冲(或感测栅极脉冲)scout(n)。当节点qbo的电压被激活至电压电平l2或者节点qbe的电压被激活至电压电平l2时，输出块bk4输出低电位电源电压gvss0作为图像显示栅极脉冲(或者感测栅极脉冲)scout(n)。

为此，输出块bk4包括多个上拉晶体管t6cr和t6，多个下拉晶体管t7cra、t7crb、t7a和t7b以及电容器cst2。上拉晶体管t6cr包括连接至节点q1的栅电极、被提供有进位移位时钟crclk(n)的漏电极以及连接至节点n6的源电极。上拉晶体管t6包括连接至节点q1的栅电极、被提供有扫描移位时钟scclk(n)的漏电极以及连接至节点n7的源电极。电容器cst2连接在节点q1与节点n7之间。下拉晶体管t7cra包括连接至节点qbo的栅电极、连接至节点n6的漏电极以及连接至低电位电源电压gvss2的输入端子的源电极。下拉晶体管t7crb包括连接至节点qbe的栅电极、连接至节点n6的漏电极以及连接至低电位电源电压gvss2的输入端子的源电极。下拉晶体管t7a包括连接至节点qbo的栅电极、连接至节点n7的漏电极以及连接至低电位电源电压gvss0的输入端子的源电极。下拉晶体管t7b包括连接至节点qbe的栅电极、连接至节点n7的漏电极以及连接至低电位电源电压gvss0的输入端子的源电极。

参照图5和图6，级stgn+1包括第一感测控制块bk1a’、第二感测控制块bk1b’、输入块bk2’、反相器块bk3’和输出块bk4’。

第一感测控制块bk1a’包括响应于全局重置信号reset而将节点q2的电压激活至高电位电源电压gvdd的晶体管t1c’。晶体管t1c’包括被提供有全局重置信号reset的栅电极、连接至节点n3的漏电极以及连接至节点q2的源电极。

第二感测控制块bk1b’响应于全局重置信号reset和节点m的电压而将节点qbe的电压去激活至低电位电源电压gvss2。为此，第二感测控制块bk1b’包括晶体管t5a’。晶体管t5a’包括被提供有全局重置信号reset的栅电极、连接至节点qbe的漏极以及连接至节点n4的源电极。

输入块bk2’根据节点qbe和节点qbo的电压向节点q2和节点qh施加进位信号c(n-2)并且使节点q2和节点qh短路。输入块bk2'响应于全局起始信号vsp和进位信号c(n+4)使节点q2和节点qh短路。

为此，输入块bk2’包括多个晶体管t1’、t1a’、t3n’、t3nb’、t31a’和t32a’。晶体管t1’包括各自被提供有进位信号c(n-2)的栅电极和漏电极，以及连接至节点qh的源电极。晶体管t1a’包括被提供有进位信号c(n-2)的栅电极、连接至节点qh的漏电极以及连接至节点q2的源电极。晶体管t3n’包括被提供有进位信号c(n+4)的栅电极、连接至节点q2的漏电极以及连接至节点qh的源电极。晶体管t31a’包括连接至节点qbe的栅电极、连接至节点q2的漏电极以及连接至节点qh的源电极。晶体管t32a’包括连接至节点qbo的栅电极、连接至节点q2的漏电极以及连接至节点qh的源电极。晶体管t3nb’包括被提供有全局起始信号vsp的栅电极、连接至节点q2的漏电极以及连接至节点qh的源电极。

反相器块bk3’响应于进位信号c(n-3)将节点qbe的电压去激活至低电位电源电压gvss2。反相器块bk3’根据节点q2的激活电压将节点qbe的电压去激活至低电位电源电压gvss2。反相器块bk3’向节点n5’施加电源电压gvdde并且将节点qbe的电压激活至电源电压gvdde。反相器块bk3’根据节点q1的激活电压将节点n5’的电压去激活至低电位电源电压gvss2。

为此，反相器块bk3’包括多个晶体管t4’、t41’、t4q1’、t4q2’、t5’和t5q’。晶体管t4’包括连接至节点n5’的栅电极、被提供有电源电压gvdde的漏电极以及连接至节点qbe的源电极。晶体管t41’包括各自被提供有电源电压gvdde的栅电极和漏电极以及连接至节点n5’的源电极。晶体管t4q1’包括连接至节点q2的栅电极、连接至节点n5’的漏电极以及连接至低电位电源电压gvss1的源电极。晶体管t4q2’包括连接至节点q1的栅电极、连接至节点n5’的漏电极和被提供有低电位电源电压gvss1的源电极。晶体管t5’包括被提供有进位信号c(n-3)的栅电极、连接至节点qbe的漏电极以及被提供有低电位电源电压gvss2的源电极。晶体管t5q’包括连接至节点q2的栅电极、连接至节点qbe的漏电极以及被提供有低电位电源电压gvss2的源电极。

当节点q2的电压从电压电平l2升高到电压电平l3时，输出块bk4’输出进位移位时钟crclk(n+1)作为进位信号c(n+1)。当节点qbo的电压被激活至电压电平l2或者节点qbe的电压被激活至电压电平l2时，输出块bk4’输出低电位电源电压gvss2作为进位信号c(n+1)。当节点q2的电压从电压电平l2升高到电压电平l3时，输出块bk4’输出扫描移位时钟scclk(n+1)作为图像显示栅极脉冲(或感测栅极脉冲)scout(n+1)。当节点qbo的电压被激活至电压电平l2或者节点qbe的电压被激活至电压电平l2时，输出块bk4’输出低电位电源电压gvss0作为图像显示栅极脉冲(或感测栅极脉冲)scout(n+1)。

为此，输出块bk4’包括多个上拉晶体管t6cr’和t6’，多个下拉晶体管t7cra’、t7crb’、t7a’和t7b’以及电容器cst2’。上拉晶体管t6cr’包括连接至节点q2的栅电极、被提供有进位移位时钟crclk(n+1)的漏电极以及连接至节点n6’的源电极。上拉晶体管t6’包括连接至节点q2的栅电极、被提供有扫描移位时钟scclk(n+1)的漏电极以及连接至节点n7’的源电极。电容器cst2’连接在节点q2与节点n7’之间。下拉晶体管t7cra’包括连接至节点qbe的栅电极、连接至节点n6’的漏电极以及连接至低电位电源电压gvss2的输入端子的源电极。下拉晶体管t7crb’包括连接至节点qbo的栅电极、连接至节点n6’的漏电极以及连接至低电位电源电压gvss2的输入端子的源电极。下拉晶体管t7a’包括连接至节点qbe的栅电极、连接至节点n7’的漏电极以及连接至低电位电源电压gvss0的输入端子的源电极。下拉晶体管t7b’包括连接至节点qbo的栅电极、连接至节点n7’的漏电极以及连接至低电位电源电压gvss0的输入端子的源电极。

图6示出了电源电压gvddo被施加有电压电平l2以及电源电压gvdde被施加有电压电平l1来作为ac驱动的示例。本公开内容的实施方式同样适用于当电源电压gvddo被施加有电压电平l1以及电源电压gvdde被施加有电压电平l2的情况。

参照图6，节点q1的电压与进位信号c(n-3)同步地从电压电平l1增加到电压电平l2。节点q1的电压与进位信号c(n)同步地从电压电平l2升高到电压电平l3，然后从电压电平l3降低到电压电平l2。随后，节点q1的电压与进位信号c(n+3)同步地从电压电平l2降低到电压电平l1。

节点q2的电压与进位信号c(n-2)同步地从电压电平l1增加到电压电平l2。节点q2的电压与进位信号c(n+1)同步地从电压电平l2升高到电压电平l3，然后从电压电平l3降低到电压电平l2。随后，节点q2的电压与进位信号c(n+4)同步地从电压电平l2降低到电压电平l1。

节点qbo的电压与进位信号c(n-3)同步地从电压电平l2下降到电压电平l1，并且与进位信号c(n+4)同步地从电压电平l1增加到电压电平l2。

节点qbe的电压保持在电压电平l1。

在这种情况下，与进位信号c(n)同步地输出图像显示栅极脉冲scout(n)，并且与进位信号c(n+1)同步地输出图像显示栅极脉冲scout(n+1)。进位信号c(n)和c(n+1)的幅值(在gvddo与gvss2之间)大于图像显示栅极脉冲scout(n)和scout(n+1)的幅度(在gvddo与gvss0之间)。

图7a至图7i依次示出了图5和图6中所示的栅极移位寄存器的操作过程。更具体地，图7a至图7i示出了图像显示栅极脉冲和进位信号的输出序列。以上参照图2和图3描述了感测栅极脉冲的输出序列。在图7a至图7i中，用粗线表示具有激活电压的节点，并且用细线表示具有去激活电压的节点。

参照图7a，在时段a期间，节点qbo的电压通过晶体管t4和t41的接通而增加至电压电平l2(gvddo)。在这种情况下，其栅电极连接至节点qbo的晶体管t31a和t31b接通，因此节点q1和qh的电压降低至电压电平l1(gvss2)。此外，其栅电极连接至节点qbo的晶体管t32a’接通，因此节点q2和节点qh彼此连接。因此，节点q2的电压降低至电压电平l1(gvss2)。

在时段a期间，由于其栅电极连接至节点qbo的下拉晶体管t7cra和t7a接通，所以图像显示栅极脉冲scout(n)的电压为低电位电源电压gvss0，进位信号c(n)的电压为低电位电源电压gvss2。另外，由于其栅电极连接至节点qbo的下拉晶体管t7crb’和t7b’接通，所以图像显示栅极脉冲scout(n+1)的电压为低电位电源电压gvss0，并且进位信号c(n+1)的电压为低电位电源电压gvss2。

参照图7b，在时段b期间，当输入具有电压gvddo的进位信号c(n-3)时，节点q1的电压通过晶体管t1和t1a的接通而增加至电压电平l2(gvddo)，并且节点qbo的电压通过晶体管t5的接通而降低至电压电平l1(gvss2)。在这种情况下，其栅电极连接至节点q1的晶体管t3q接通，并且因此节点qh的电压增加至电压电平l2(gvddo)。另外，其栅电极连接至节点q1的晶体管t5q接通，并且因此节点qbo的电压保持在电压电平l1(gvss2)。

在时段b期间，扫描移位时钟scclk(n)的电压为低电位电源电压gvss0，并且进位移位时钟crclk(n)的电压为低电位电源电压gvss2。在这种情况下，因为其栅电极连接至节点q1的上拉晶体管t6cr和t6具有高阈值电压，所以上拉晶体管t6cr和t6保持截止状态。由此，图像显示栅极脉冲scout(n)的电压成为低电位电源电压gvss0，并且进位信号c(n)的电压为低电位电源电压gvss2。

参照图7c，在时段c期间，输入各自具有电压gvddo的进位信号c(n-3)和c(n-2)。

在时段c期间，节点q1的电压通过晶体管t1和t1a响应于进位信号c(n-3)的接通而增加至电压电平l2(gvddo)，并且节点qbo的电压通过晶体管t5的接通而降低至电压电平l1(gvss2)。其栅电极连接至节点q1的晶体管t3q接通，并且因此节点qh的电压增加至电压电平l2(gvddo)。另外，其栅电极连接至节点q1的晶体管t5q接通，并且因此节点qbo的电压保持在电压电平l1(gvss2)。

在时段c期间，节点q2的电压通过晶体管t1’和t1a’响应于进位信号c(n-2)的接通而增加至电压电平l2(gvddo)，并且节点qbe的电压通过晶体管t5’的接通而降低至电压电平l1(gvss2)。其栅电极连接至节点q2的晶体管t5q’使节点qbe的电压保持在电压电平l1(gvss2)。

在时段c期间，扫描移位时钟scclk(n)和scclk(n+1)的电压为低电位电源电压gvss0，并且进位移位时钟crclk(n)和crclk(n+1)为低电位电源电压gvss2。在这种情况下，其栅电极连接至节点q1的上拉晶体管t6cr和t6保持截止状态，图像显示栅极脉冲scout(n)的电压为低电位电源电压gvss0，并且进位信号c(n)的电压为低电位电源电压gvss2。另外，其栅电极连接至节点q2的上拉晶体管t6cr’和t6’保持截止状态，图像显示栅极脉冲scout(n+1)的电压为低电位电源电压gvss0，并且进位信号c(n+1)的电压为低电位电源电压gvss2。

参照图7d，在时段d期间，进位信号c(n-3)的电压从gvddo降低至gvss2，并且进位信号c(n-2)的电压保持在gvddo。

在时段d期间，由于进位信号c(n-3)的电压变化，晶体管t5和t5’截止。然而，因为晶体管t5q和t5q’保持接通状态，所以节点qbo和qbe的电压保持在电压电平l1(gvss2)。

在时段d期间，扫描移位时钟scclk(n)和scclk(n+1)的电压为低电位电源电压gvss0，并且进位移位时钟crclk(n)和crclk(n+1)的电压为低电位电源电压gvss2。在这种情况下，其栅电极连接至节点q1的上拉晶体管t6cr和t6保持截止状态，图像显示栅极脉冲scout(n)的电压为低电位电源电压gvss0，并且进位信号c(n)的电压为低电位电源电压gvss2。另外，其栅电极连接至节点q2的上拉晶体管t6cr’和t6’具有高阈值电压并因此保持截止状态，图像显示栅极脉冲scout(n+1)的电压为低电位电源电压gvss0，并且进位信号c(n+1)的电压为低电位电源电压gvss2。

参照图7e，在时段e期间，进位信号c(n-2)的电压从gvddo降低至gvss2。

在时段e期间，由于进位信号c(n-2)的电压的变化，晶体管t1’和t1a’截止。然而，因为晶体管t4q1、t4q2、t4q1’和t4q2’保持接通状态，所以节点q1和q2的电压保持在电压电平l2(gvddo)。另外，节点qbo和qbe的电压保持在电压电平l1(gvss2)。

在时段e期间，扫描移位时钟scclk(n)的电压增加至电源电压gvddo，并且进位移位时钟crclk(n)的电压增加至电源电压gvddo。当输入具有电压gvddo的扫描移位时钟scclk(n)和具有电压gvddo的进位移位时钟crclk(n)时，节点q1的电压升高至能够使上拉晶体管t6cr和t6充分接通的电压电平l3。当其栅电极连接至节点q1的上拉晶体管t6cr和t6接通时，图像显示栅极脉冲scout(n)的电压为电源电压gvddo，并且进位信号c(n)的电压为电源电压gvddo。另一方面，其栅电极连接至节点q2的上拉晶体管t6cr’和t6’保持截止状态，图像显示栅极脉冲scout(n+1)的电压为低电位电源电压gvss0，并且进位信号c(n+1)的电压为低电位电源电压gvss2。

参照图7f，在时段f期间，扫描移位时钟scclk(n)和scclk(n+1)的电压为电源电压gvddo，并且进位移位时钟crclk(n)和crclk(n+1)的电压为电源电压gvddo。当输入各自具有电压gvddo的扫描移位时钟scclk(n)和scclk(n+1)以及各自具有电源电压gvddo的进位移位时钟crclk(n)和crclk(n+1)时，节点q1的电压升高至能够使上拉晶体管t6cr和t6充分接通的电压电平l3。另外，节点q2的电压升高至能够使上拉晶体管t6cr’和t6’充分接通的电压电平l3。

在时段f期间，当其栅电极连接至节点q1的上拉晶体管t6cr和t6接通时，图像显示栅极脉冲scout(n)的电压为电源电压gvddo，并且进位信号c(n)的电压为电源电压gvddo。另外，当其栅电极连接至节点q2的上拉晶体管t6cr’和t6’接通时，图像显示栅极脉冲scout(n+1)的电压为电源电压gvddo，并且进位信号c(n+1)的电压为电源电压gvddo。

参照图7g，在时段g期间，扫描移位时钟scclk(n)的电压降低至低电位电源电压gvss0，并且进位移位时钟crclk(n)的电压降低至低电位电源电压gvss0。当输入具有电压gvss0的扫描移位时钟scclk(n)和具有电压gvss0的进位移位时钟crclk(n)时，节点q1的电压降低至电压电平l2。在这种情况下，其栅电极连接至节点q1的上拉晶体管t6cr和t6截止，图像显示栅极脉冲scout(n)的电压为低电位电源电压gvss0，并且进位信号c(n)的电压为低电位电源电压gvss0。另一方面，其栅电极连接至节点q2的上拉晶体管t6cr’和t6’保持接通状态，图像显示栅极脉冲scout(n+1)的电压为电源电压gvddo，并且进位信号c(n+1)的电压为电源电压gvddo。

参照图7h，在时段h期间，当输入具有电压gvddo的进位信号c(n+3)时，晶体管t3n和t3na接通。因此，节点q1和qh的电压降低至低电位电源电压gvss2。

在时段h期间，扫描移位时钟scclk(n+1)的电压降低至低电位电源电压gvss0，并且进位移位时钟crclk(n+1)的电压降低至低电位电源电压gvss2。当输入具有电压gvss0的扫描移位时钟scclk(n+1)和具有电压gvss2的进位移位时钟crclk(n+1)时，节点q2的电压降低至电压电平l2(gvss2)。在这种情况下，其栅电极连接至节点q2的上拉晶体管t6cr’和t6’截止，图像显示栅极脉冲scout(n+1)的电压为低电位电源电压gvss0，并且进位信号c(n+1)的电压为低电位电源电压gvss2。

参照图7i，在时段i期间，当输入具有电压gvddo的进位信号c(n+4)时，晶体管t3n’接通。另外，节点q2和节点qh连接，并且节点qh的电压降低至低电位电源电压gvss2。

在时段i期间，晶体管t4q1和t4q2截止，并且晶体管t4截止。因此，节点qbo的电压增加至电源电压gvddo。在这种情况下，其栅电极连接至节点qbo的晶体管t31a、t31b和t32a’接通。因此，节点q1的电压保持在电压电平l1(gvss2)，并且节点q2的电压降低至电压电平l1(gvss2)。

图8示出了根据本公开内容的实施方式的包括栅极移位寄存器的有机发光二极管显示器。

参照图8，根据本公开内容的实施方式的有机发光二极管(oled)显示器包括显示面板100、数据驱动电路、扫描驱动电路、时序控制器110等。

多个数据线、多个感测线和多个栅极线被设置成在显示面板100上彼此交叉，并且用于外部补偿的像素以矩阵形式分别布置在线的交叉处以构成用于外部补偿的像素阵列。每个像素可以包括oled、驱动薄膜晶体管(tft)、存储电容器、第一晶体管和第二晶体管。构成像素的晶体管可以实现为p型晶体管、n型晶体管或其中p型晶体管和n型晶体管混合的混合型晶体管。另外，晶体管的半导体层可以包括非晶硅、多晶硅或氧化物。

包括用于外部补偿的像素阵列的根据本公开内容的实施方式的oled显示器可以感测oled和驱动tft的电特性，并且可以根据感测结果校正图像显示数据。oled的电特性可以包括oled的操作点电压。驱动tft的电特性可以包括驱动tft的阈值电压和电子迁移率。

在韩国专利公开第10-2015-0052606(2015.05.14)号、第10-2016-0007971(2016.01.21)号、第10-2016-0001822(2016.01.07)号等中公开了根据本公开内容的实施方式的包括用于外部补偿的像素阵列的oled显示器，其全部内容通过引用并入本文。

根据本公开内容的实施方式的oled显示器执行用于感测像素的电特性的实时感测过程。根据本公开内容的实施方式的oled显示器在一帧中除了图像数据写入时段wp之外的垂直空白间隔bp中执行感测操作。在这种情况下，每帧中感测一个像素线。在本文公开的实施方式中，像素线指示一组水平相邻的像素，并且在一个像素线上布置与水平分辨率一样多的像素。面板驱动电路在图像数据写入时段wp期间将图像显示栅极脉冲顺序地提供至显示面板100的栅极线，并且将图像显示数据写入显示面板100的所有像素。在垂直空白间隔bp中，面板驱动电路仅向连接至特定像素线的栅极线提供感测栅极脉冲，并且将感测数据写入到特定像素线的像素。

为此，数据驱动电路包括多个源极驱动器集成电路(ic)120。源极驱动器ic120接收来自时序控制器110的图像显示数据rgb。源极驱动器ic120响应于从时序控制器110接收的源极时序控制信号将图像显示数据rgb转换成伽马补偿电压并生成数据电压。源极驱动器ic120将数据电压提供至显示面板100的数据线，使得数据电压与图像显示栅极脉冲同步。源极驱动器ic120可以通过玻璃上芯片(cog)工艺或带式自动接合(tab)工艺连接至显示面板100的数据线。

扫描驱动电路包括连接在时序控制器110与显示面板100的栅极线之间的电平移位器150和栅极移位寄存器130。

电平移位器150将从时序控制器110接收到的时钟信号clks的晶体管-晶体管逻辑(ttl)电平电压电平移位到能够使显示面板100的晶体管开关的栅极高电压和栅极低电压。如以上参照图1至图7i所述，栅极移位寄存器130通过具有比相关技术更简单的配置的级可以在垂直空白间隔bp中以随机顺序输出感测栅极脉冲，由此不规则地选择感测目标像素线。

扫描驱动电路可以使用板内栅极驱动器(gip)方式直接形成在显示面板100的下基板上。在gip方式中，电平移位器150可以安装在印刷电路板(pcb)140上，并且栅极移位寄存器130可以形成在显示面板100的下基板上。栅极移位寄存器130形成在显示面板100的其中没有显示图像的边框区域bz中。

时序控制器110通过已知的各种接口方式接收来自外部主机系统的图像显示数据rgb。时序控制器110可以基于实时感测过程的感测结果来校正图像显示数据rgb，使得补偿像素之间的电特性的变化，并且然后可以将校正的图像显示数据rgb发送至源极驱动器ic120。

时序控制器110接收来自主机系统的诸如垂直同步信号vsync、水平同步信号hsync、数据使能信号de和主时钟mclk的时序信号。时序控制器110基于来自主机系统的时序信号生成用于控制数据驱动电路的操作时序的数据时序控制信号和用于控制扫描驱动电路的操作时序的扫描时序控制信号。

扫描时序控制信号包括线采样信号lsp、全局重置信号reset、全局起始信号vsp、时钟信号clks等。

数据时序控制信号包括源极采样时钟ssc、源极输出使能信号soe等。源极采样时钟ssc是基于上升沿或下降沿来控制源极驱动器ic120内的数据的采样时序的时钟信号。源极输出使能信号soe是控制数据电压的输出时序的信号。

本公开内容的实施方式具有以下效果。

首先，与相关技术相比，本公开内容的实施方式可以相当简化用于实现实时感测过程的栅极移位寄存器的配置。尽管栅极移位寄存器的配置简单，但是本公开内容的实施方式可以通过在垂直空白间隔中以随机顺序输出感测栅极脉冲来不规则地选择感测目标像素线。本公开内容的实施方式可以通过不规则地选择感测目标像素线来防止由顺序地感测引起的亮度变化被感知的相关技术的问题。

第二，由于本公开内容的实施方式包括具有比相关技术更简单的配置的栅极移位寄存器，因此本公开内容的实施方式可以具有发生处理故障的低概率和操作的高可靠性。

第三，当根据本公开内容的实施方式的栅极移位寄存器嵌入在显示面板中时，由于栅极移位寄存器的简单配置，本公开内容的实施方式可以减小边框尺寸。另外，因为根据本公开内容的实施方式的栅极移位寄存器不需要用于实时感测的时钟线和电源线，所以与相关技术相比，本公开内容的实施方式在功耗上更为有利。

尽管已参照多个说明性实施方式描述了实施方式，但是本领域技术人员可以设想落入本公开内容的原理的范围内的许多其他修改和实施方式。具体地，在本公开内容、附图和所附权利要求的范围内，在主题组合布置的组成部分和/或布置中可以进行各种变化和修改。除了组成部分和/或布置的变化和修改之外，替代性用途对于本领域技术人员也将是明显的。