显示设备的制作方法

本申请要求于2017年8月24日提交的韩国专利申请第10-2017-0107032号的优先权和权益，其出于所有目的通过引用被并入本文，如同在本文中完全阐述一样。

示例性实施例大体上涉及一种显示设备。

背景技术：

诸如液晶显示设备、有机发光显示设备等显示设备可以包括用于向显示面板的栅极线输出栅极信号的栅极驱动器以及用于向与栅极线相交的数据线输出数据信号的数据驱动器。栅极驱动器和数据驱动器可以以芯片的形式安装在显示面板上，然而也可以使用其他的技术。例如，栅极驱动器和/或数据驱动器可以直接集成在显示面板的基板上，以减小显示面板的整体尺寸并提高制造的生产率。被集成在基板上的栅极驱动器可以包括用于实际生成栅极信号的电路以及用于将驱动信号传递给该电路的信号线。

本部分所公开的上述信息仅用于理解本发明构思的背景，并因此可能包含不构成现有技术的信息。

技术实现要素：

一些示例性实施例提供一种显示设备，该显示设备能够通过可被优化的、用于将驱动信号传递给显示设备的电路的信号线的布置来改善显示质量。

一些示例性实施例提供一种显示设备，该显示设备能够通过可被优化的、用于将驱动信号传递给显示设备的栅极驱动器的电路的信号线的布置来改善显示质量。

另外的方面将在以下的详细描述中阐述，并且部分地将根据本公开而显而易见，或者可以通过对本发明构思的实践而习得。

根据一些示例性实施例，一种显示设备包括：像素、栅极线、级单元、第一至第六时钟线以及桥接线。像素设置在显示区域中。像素沿第一方向以及与第一方向相交的第二方向布置，以形成矩阵布置。像素之中的每个像素被配置为显示第一至第三颜色之中的一种颜色。栅极线在显示区域中沿第一方向延伸。栅极线沿第二方向顺序地布置并且连接到像素。级单元包括级。级单元连接到栅极线并且设置在显示区域外部的非显示区域中。第一至第六时钟线被配置为接收用于对级单元进行控制的第一至第三时钟信号以及第一至第三时钟条信号。第一至第六时钟线在非显示区域中沿第二方向延伸并且沿第一方向顺序地布置。桥接线将第一至第六时钟线与级单元连接。第一和第二时钟线连接到级之中的第一级，第一级连接到像素之中的第一像素，第一像素被配置为显示第一颜色。第三和第四时钟线连接到级之中的第二级，第二级连接到像素之中的第二像素，第二像素被配置为显示第二颜色。第五和第六时钟线连接到级之中的第三级，第三级连接到像素之中的第三像素，第三像素被配置为显示第三颜色。

根据一些示例性实施例，一种显示设备包括像素、栅极线、级单元、第一至第c时钟线以及桥接线。像素设置在显示区域中。像素沿第一方向以及与第一方向相交的第二方向布置，以形成矩阵布置。像素之中的每个像素被配置为显示第一至第三颜色之中的一种颜色。栅极线在显示区域中沿第一方向延伸。栅极线沿第二方向顺序地布置并且连接到像素。级单元包括级。级单元连接到栅极线并且设置在显示区域外部的非显示区域中。第一至第c时钟线被配置为接收用于对级单元进行控制的时钟信号和时钟条信号。第一至第c时钟线在非显示区域中沿第二方向延伸并且沿第一方向顺序地布置。桥接线将第一至第c时钟线与级单元连接。第一至第c时钟线之中的第一至第a时钟线连接到级之中的第一级，第一级连接到像素之中的第一像素，第一像素被配置为显示第一颜色。第一至第c时钟线之中的第(a+1)至第b时钟线连接到级之中的第二级，第二级连接到像素之中的第二像素，第二像素被配置为显示第二颜色。第一至第c时钟线之中的第(b+1)至第c时钟线连接到级之中的第三级，第三级连接到像素之中的第三像素，第三像素被配置为显示第三颜色。变量a、b和c是满足不等式1<a<b<c的自然数。

上述的一般描述和以下的详细描述是示例性和说明性的，并且旨在提供所要求保护的主题的进一步说明。

附图说明

被包括用以提供对本发明构思的进一步理解并且被并入并构成本说明书的一部分的附图示出本发明构思的示例性实施例，并且与描述一起用于解释本发明构思的原理。

图1是根据一些示例性实施例的显示设备的框图。

图2是根据一些示例性实施例的图1的显示设备的栅极驱动器和显示器的一部分的布局图。

图3是示出根据一些示例性实施例的第一至第六时钟信号以及第一至第六时钟条信号的波形的波形图。

图4是示出根据一些示例性实施例的显示设备的栅极驱动器和显示器的一部分的布局图。

图5是示出根据一些示例性实施例的显示设备的栅极驱动器和显示器的一部分的布局图。

图6是示出根据一些示例性实施例的显示设备的栅极驱动器和显示器的一部分的布局图。

图7是示出根据一些示例性实施例的显示设备的栅极驱动器和显示器的一部分的布局图。

具体实施方式

在下面的描述中，为了解释的目的，阐述了许多具体细节以便提供对各种示例性实施例的透彻理解。然而，显而易见的是，可以在没有这些具体细节或具有一个或多个等效布置的情况下来实践各种示例性实施例。在其他实例中，以框图形式示出了公知的结构和设备，以免不必要地混淆各种示例性实施例。此外，各种示例性实施例可以不同，但不必是排他性的。例如，在不脱离本公开的精神和范围的情况下，一个示例性实施例的具体形状、配置和特性可以在另一示例性实施例中加以实现。

除非另有规定，否则示出的示例性实施例将被理解为提供一些示例性实施例的不同细节的示例性特征。因此，除非另外指明，否则在不脱离本公开的精神和范围的情况下，各种图示的特征、部件、模块、层、膜、面板、区域、方面等(在下文中单独地或共同地称为“元件”)可以以其他方式组合、分离、互换和/或重新布置。

在附图中交叉影线和/或阴影的使用通常被提供用以使相邻元件之间的边界清晰。因此，除非有规定，否则无论是交叉阴影或阴影的存在还是不存在均不传达或者指示对特定材料、材料性质、尺寸、比例、示出元件之间的共性和/或元件的任何其他特征、属性、性质等的任何偏好或需求。此外，在附图中，为了清楚和/或描述性目的，元件的尺寸和相对尺寸可能被夸大。当可以不同地实现示例性实施例时，可以不同于所描述的顺序来执行特定的处理顺序。例如，两个连续描述的处理可以被大致上同时地执行或者以与所描述的顺序相反的顺序来执行。此外，相同的附图标记指代相同的元件。

当一个元件被称为在另一元件“上”、“连接到”或“耦接到”另一元件时，它可以直接在另一元件上、直接连接到或耦接到另一元件，或者可以存在中间元件。然而，当一个元件被称为“直接”在另一元件“上”、“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。为此，术语“连接”可以指物理、电气和/或流体连接。为了本公开的目的，“x、y和z中的至少一个”和“从由x、y和z构成的组中选择出的至少一个”可以被解释为仅x、仅y、仅z、或x、y、和z中的两个或更多个的任意组合，诸如，例如，xyz、xyy、yz和zz。如本文所使用的，术语“和/或”包括相关联的所列项目中的一个或多个的任意和所有的组合。

尽管在本文中可以使用术语“第一”、“第二”等来描述各个元件，但是这些元件不应受这些术语的限制。这些术语被用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，以下所讨论的第一元件可以被称为第二元件。

为了描述性目的，在本文中可以使用诸如“之下”、“下面”、“下方”、“下”、“上方”，“上面”、“之上”、“高于”、“侧”(例如，如在“侧壁”中)等空间相对术语，并且由此来描述如图中所示的一个元件与另一元件(多个)的关系。除了图中所描绘的方位之外，空间相对术语旨在涵盖装置在使用、操作和/或制造中的不同方位。例如，如果图中的装置被翻转，则被描述为在其他元件或特征“下面”或“之下”的元件随后将会被定向为在其他元件或特征“上面”。因此，示例性术语“下面”可以涵盖上面和下面两种方位。此外，装置可以被另外定向(例如，旋转90度或在其他方向上)，并且因此，本文所使用的空间相对描述符会被相应地解释。

本文所使用的术语仅是用于描述特定实施例的目的，而并不旨在进行限制。除非上下文另有明确指示，否则如本文所使用的单数形式的“一”、“该(所述)”也旨在包括复数形式。此外，当在此说明书中使用时，术语“包括”和/或“包含”表明存在所陈述的特征、整体、步骤、操作、元件、部件和/或它们的组，但并不排除存在或添加一个或多个其他的特征、整体、步骤、操作、元件、部件和/或它们的组。还应注意的是，如本文所使用的，术语“大致上”、“约”和其他类似的术语被用作近似的术语而不作为程度的术语，并且因此被用于包含本领域的普通技术人员公认的在测量的、计算的和/或提供的值中的固有偏差。

除非另有定义，否则本文所使用的所有术语(包括技术和科学术语)具有与本公开作为其一部分的本领域的普通技术人员通常所理解的含义相同的含义。诸如那些在常用词典中所定义的术语应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化或过度正式的意义来解释，除非本文中明确地如此定义。

如本领域通常的那样，以功能框、单元和/或模块的形式在附图中描述和示出了一些示例性实施例。本领域的技术人员将会理解，这些框、单元和/或模块在物理上由诸如逻辑电路、分立部件、微处理器、硬连线电路、存储器元件、布线连接等电子(或光学)电路来实现，其可以使用基于半导体的制造技术或其他制造技术来形成。在框、单元和/或模块由微处理器或其他类似的硬件来实现的情况下，可以使用软件(例如，微代码)对它们进行编程和控制以执行本文所讨论的各种功能，并且可以可选地由固件和/或软件来对它们进行驱动。还可以设想，每个框、单元和/或模块可以由专用硬件来实现，或者可以作为用以执行一些功能的专用硬件与用以执行其他功能的处理器(例如，一个或多个经编程的微处理器及相关电路)这两者的组合。而且，在不脱离本发明构思的精神和范围的情况下，一些示例性实施例的每个框、单元和/或模块可以被物理地划分成两个或更多个相互作用且离散的框、单元和/或模块。此外，在不脱离本发明构思的精神和范围的情况下，一些示例性实施例的框、单元和/或模块可以被物理地组合成更复杂的框、单元和/或模块。

图1是示出根据一些示例性实施例的显示设备的框图。

参考图1，显示设备包括栅极驱动器10、数据驱动器20以及显示器(或显示面板)30。

栅极驱动器10从时序控制器(未示出)接收用于对栅极驱动器10进行控制的控制信号gcs。控制信号gcs可以包括用于对栅极驱动器10的操作进行控制的垂直起始信号(未示出)等。另外，栅极驱动器10可以从电源模块(未示出)接收栅极驱动器10进行操作所需的电源电压(未示出)，并且可以接收用于对信号的输出时序进行确定的时钟信号gck。栅极驱动器10可以生成栅极信号g1至gm(m是大于零的自然数)，并且可以将栅极信号g1至gm顺序地输出至栅极线gl1至glm。

栅极驱动器10可以包括级单元110，级单元110包括多个级111。提供给栅极驱动器10的控制信号gcs和时钟信号gck可以被提供给级单元110。级111中的每个级可以被实现为移位寄存器。如后面描述的，在显示器30上形成像素px的m×n矩阵(n是大于零的自然数)，并且级111的数量可以等于像素px的矩阵的行数。级111可以使用时钟信号gck来分别生成栅极信号g1至gm。

数据驱动器20可以从时序控制器接收用于对数据驱动器20进行控制的控制信号(未示出)和图像数据(未示出)。数据驱动器20可以将图像数据转换为数据信号d1至dn，并且可以将数据信号d1至dn输出至与栅极线gl1至glm绝缘且相交的数据线dl1至dln。数据信号d1至dn可以是与图像数据的灰度级相对应的模拟电压。

显示器30包括多条栅极线gl1至glm、多条数据线dl1至dln以及布置成具有m行和n列的矩阵的多个像素px。多条数据线dl1至dln与多条栅极线gl1至glm可以被布置成大体上彼此垂直。像素px中的每个像素连接到多条栅极线gl1至glm中的至少一条栅极线并且连接到多条数据线dl1至dln中的至少一条数据线，并且可以接收栅极信号g1至gm和数据信号d1至dn。

像素px中的每个像素可以显示确定的颜色，例如第一至第三颜色中的一种颜色。例如，像素px中的每个像素可以显示红色(r)、绿色(g)或蓝色(b)。用于显示红色(r)的像素px、用于显示绿色(g)的像素px以及用于显示蓝色(b)的像素px可以形成一个单元，从而再现除了红色(r)、绿色(g)和蓝色(b)之外的各种颜色。应该理解，由像素px显示的颜色不限于红色(r)、绿色(g)和蓝色(b)。例如，像素px可以显示青色、品红色和黄色。另外，像素px可以显示多于三种的颜色。例如，各自分别显示红色(r)、绿色(g)、蓝色(b)和白色(w)的四个像素px可以形成一个单元以再现颜色。例如，各自分别显示红色(r)、绿色(g)、蓝色(b)和深蓝色(db)的四个像素px可以形成一个单元以再现颜色。

在以矩阵布置的多个像素px之中，相同行中的像素px可以显示相同的颜色。例如，设置在第一行中的像素px可以显示红色(r)，设置在第二行中的像素px可以显示绿色(g)，并且设置在第三行中的像素px可以显示蓝色(b)。在该示例中，沿列方向(图1的朝下方向，其中栅极线gl1至glm沿该方向布置)布置的三个连续像素px，即第一行中的显示红色(r)的像素px、第二行中的显示绿色(g)的像素px以及第三行中的显示蓝色(b)的像素px，可以形成一个单元以再现颜色。在该示例中，每个形成有像素px中的一个像素的区域可以具有沿行方向(例如，图1的从左到右延伸的方向，其中数据线dl1至dln沿该方向布置)延伸的长边。

通过使用具有这种颜色布置的像素结构，由数据驱动器20所使用的信道的数量可以被减少。与栅极线gl1至glm的数量相等的、由栅极驱动器10所使用的信道的数量被增加。然而，由于用于制造栅极驱动器10的成本通常低于用于制造数据驱动器20的成本，所以用于制造显示设备的成本可以被降低。

图2是根据一些示例性实施例的图1的显示设备的栅极驱动器和显示器的一部分的布局图。

参考图2，显示设备包括设置在显示区域da中的像素px以及第一栅极线gl1至第十二栅极线gl12。显示设备还包括设置在非显示区域nda中的级单元110、第一时钟线121至第十二时钟线132以及第一桥接线141至第十二桥接线152。

显示(或有源)区域da是指其中布置有像素px并且图像被实际显示给用户的区域。显示区域da可以对应于图1所示的显示器30。

如以上参考图1所述，设置在显示器30中的像素px可以布置成m行和n列的矩阵。布置在相同行中的像素px可以显示相同的颜色，并且沿列方向布置的连续像素px可以显示不同的颜色。根据一些示例性实施例，沿列方向布置的三个连续像素px可以分别显示红色(r)、绿色(g)和蓝色(b)，并且这三个像素px可以形成一个单元以显示一种颜色。像素px中的每个像素可以经由沿第一方向dr1延伸的栅极线gl1至gl12中的一条连接到设置在非显示区域nda中的级单元110。

这里，第一方向dr1被定义为与在显示器30中形成的像素px的矩阵中的行方向(即，图2中从左侧到右侧的方向)平行的方向。另一方面，第二方向dr2被定义为与在显示器30中形成的像素px的矩阵中的列方向(即，图2中从上侧到下侧的方向)平行的方向。第一方向dr1可以与第二方向dr2相交。

非显示区域nda是围绕显示区域da的区域，并且其中设置有用于对像素px进行驱动的各种元件。栅极驱动器10、数据驱动器20等可以被集成或安装在非显示区域nda中。如图2所见，示出了其中栅极驱动器10的元件被设置在非显示区域nda中的结构。非显示区域nda包括其中设置有用于向栅极驱动器10提供各种信号的线的线区域la以及其中设置有级单元110的级区域sta。级区域sta可以设置在线区域la与显示区域da之间。

如以上参考图1所述，级单元110包括多个级111，每个级与相应的栅极线gl1至gl12相关联。级111中的每个级可以从设置在线区域la中的第一时钟线121至第十二时钟线132接收第一时钟信号ckv1至第六时钟信号ckv6以及第一时钟条信号ckvb1至第六时钟条信号ckvb6，并且可以通过使用第一时钟信号ckv1至第六时钟信号ckv6以及第一时钟条信号ckvb1至第六时钟条信号ckvb6来生成分别被提供给栅极线gl1至gl12的栅极信号g1至g12。例如，级单元110可以从第一时钟线121接收第一时钟信号ckv1，以将第一栅极信号g1提供给第一栅极线gl1。应当理解的是，级单元110可以使用除了来自第一时钟线121的时钟信号之外的时钟信号(例如，第二时钟信号ckv2至第六时钟信号ckv6以及第一时钟条信号ckvb1至第六时钟条信号ckvb6)来生成第一栅极信号g1。然而，同样在这种情况下，在生成第一栅极信号g1的过程中，第一时钟信号ckv1可能具有最大的影响。

第一时钟线121至第十二时钟线132以及第一桥接线141至第十二桥接线152设置在线区域la中。

第一时钟线121至第十二时钟线132可以沿第二方向dr2延伸，并且可以沿第一方向dr1顺序地布置。第一时钟线121至第十二时钟线132可以从外部源(未示出)接收第一时钟信号ckv1至第六时钟信号ckv6以及第一时钟条信号ckvb1至第六时钟条信号ckvb6，并且可以将它们提供给第一桥接线141至第十二桥接线152。

第一桥接线141至第十二桥接线152可以沿第一方向dr1延伸，并且可以沿第二方向dr2顺序地布置。第一桥接线141至第十二桥接线152可以分别从第一时钟线121至第十二时钟线132接收第一时钟信号ckv1至第六时钟信号ckv6以及第一时钟条信号ckvb1至第六时钟条信号ckvb6，并且可以将它们提供给级单元110。第一时钟线121至第十二时钟线132可以利用与第一桥接线141至第十二桥接线152之间的绝缘层(未示出)而与第一桥接线141至第十二桥接线152绝缘。第一时钟线121可以经由通过贯穿绝缘层而形成在第一时钟线121与第一桥接线141的交叉处的接触孔cnt，被电连接到第一桥接线141。类似地，第二时钟线122至第十二时钟线132可以经由接触孔分别电连接到第二桥接线142至第十二桥接线152。

虽然图2仅示出第一桥接线141至第十二桥接线152以及被布置成十二行的像素px，但是应当理解，这仅仅是说明性的。也就是说，数百、数千和数万个像素行可以与数百、数千和数万条桥接线一起形成。应当注意的是，即使当像素px被布置在数百、数千或数万行上时，级单元110也可以由图2所示的第一时钟线121至第十二时钟线132来驱动。

在描述第一时钟线121至第十二时钟线132与第一桥接线141至第十二桥接线152之间的连接之前，将对第一时钟信号ckv1至第六时钟信号ckv6以及第一时钟条信号ckvb1至第六时钟条信号ckvb6进行描述。将参考图3来进行描述。

图3是示出根据一些示例性实施例的第一时钟信号至第六时钟信号以及第一时钟条信号至第六时钟条信号的波形的波形图。

参考图3，第一时钟信号ckv1导通六个水平时段6h，然后截止六个水平时段6h，再导通六个水平时段6h，依此类推。

这里，一个水平时段1h可以指数据信号d1至dn被写入一个像素行中的像素px所花费的时间。应该理解，在一些示例性实施例中，写入数据信号d1至dn所花费的时间可以依据对像素行进行驱动的方案而变化。

与第一时钟信号ckv1一样，第二时钟信号ckv2至第六时钟信号ckv6可以是重复地导通和截止6h的波形。然而，应当注意的是，第二时钟信号ckv2可以具有相对于第一时钟信号ckv1延迟了一个水平时段1h的相位。类似地，第三时钟信号ckv3可以具有相对于第二时钟信号ckv2延迟了一个水平时段1h的相位。第四时钟信号ckv4可以具有相对于第三时钟信号ckv3延迟了一个水平时段1h的相位。第五时钟信号ckv5可以具有相对于第四时钟信号ckv4延迟了一个水平时段1h的相位。第六时钟信号ckv6可以具有相对于第五时钟信号ckv5延迟了一个水平时段1h的相位。

另一方面，第一时钟条信号ckvb1与第一时钟信号ckv1反相。换言之，第一时钟条信号ckvb1具有相对于第一时钟信号ckv1延迟了六个水平时段6h的相位。类似地，第二时钟条信号ckvb2可以与第二时钟信号ckv2反相。第三时钟条信号ckvb3可以与第三时钟信号ckv3反相。第四时钟条信号ckvb4可以与第四时钟信号ckv4反相。第五时钟条信号ckvb5可以与第五时钟信号ckv5反相。第六时钟条信号ckvb6可以与第六时钟信号ckv6反相。

另外，第一时钟条信号ckvb1具有相对于第六时钟信号ckv6延迟了一个水平时段1h的相位。因此，第一时钟信号ckv1至第六时钟信号ckv6以及第一时钟条信号ckvb1至第六时钟条信号ckvb6(即，总共十二个信号)可以被顺序地导通并且顺序地截止。该方案可以被称为六相驱动。也就是说，六相驱动是指使用时钟信号ckv1至ckv6和时钟条信号ckvb1至ckvb6之中的六对信号、以便确保有足够的时间来导通设置在像素中的每个像素中(或以其他方式与像素中的每个像素相关联)的对应开关晶体管(未示出)的一种方案。

当第一时钟信号ckv1至第六时钟信号ckv6以及第一时钟条信号ckvb1至第六时钟条信号ckvb6具有如图3所示的波形时，为了以逐行的方式顺序地导通/截止设置在显示器30上(或内)的像素px，可以顺序地施加第一时钟信号ckv1至第六时钟信号ckv6以及第一时钟条信号ckvb1至第六时钟条信号ckvb6。

例如，使用第一时钟信号ckv1生成的栅极信号g1被提供给第一行中的像素px。使用第二时钟信号ckv2生成的栅极信号g2被提供给第二行中的像素px。使用第三时钟信号ckv3生成的栅极信号g3被提供给第三行中的像素px。使用第四时钟信号ckv4生成的栅极信号g4被提供给第四行中的像素px。使用第五时钟信号ckv5生成的栅极信号g5被提供给第五行中的像素px。使用第六时钟信号ckv6生成的栅极信号g6被提供给第六行中的像素px。此外，使用第一时钟条信号ckvb1生成的栅极信号g7被提供给第七行中的像素px。使用第二时钟条信号ckvb2生成的栅极信号g8被提供给第八行中的像素px。使用第三时钟条信号ckvb3生成的栅极信号g9被提供给第九行中的像素px。使用第四时钟条信号ckvb4生成的栅极信号g10被提供给第十行中的像素px。使用第五时钟条信号ckvb5生成的栅极信号g11被提供给第十一行中的像素px。使用第六时钟条信号ckvb6生成的栅极信号g12被提供给第十二行中的像素px。随后，使用第一时钟信号ckv1生成的栅极信号g13被提供给第十三行中的像素px。以这种方式，可以执行驱动方案。

尽管已经描述了六相驱动方案，但是应当理解的是，其他相驱动也是可行的，并且可以与示例性实施例结合使用。例如，可以使用三相或四相驱动。

再次参考图2，可以考虑设置在显示区域da中的像素px的颜色而将第一时钟线121至第十二时钟线132与第一桥接线141至第十二桥接线152彼此连接。

例如，如图2所示，被提供有第一时钟信号ckv1的第一时钟线121可以连接到第一桥接线141。被提供有第四时钟信号ckv4的第二时钟线122可以连接到第四桥接线144。被提供有第一时钟条信号ckvb1的第三时钟线123可以连接到第七桥接线147。被提供有第四时钟条信号ckvb4的第四时钟线124可以连接到第十桥接线150。通过以上述方式来连接各线，经由第一时钟线121至第四时钟线124提供的第一时钟信号ckv1、第四时钟信号ckv4、第一时钟条信号ckvb1和第四时钟条信号ckvb4可以分别被提供给第一行中的像素px、第四行中的像素px、第七行中的像素px以及第十行中的像素px。第一行中的像素px、第四行中的像素px、第七行中的像素px以及第十行中的像素px全部都可以显示红色(r)。

通过使用这种连接结构，可以减小用于对显示相同颜色的像素px进行驱动的桥接线之间的长度差异。例如，由于向其中设置有显示红色(r)的像素px的行提供时钟信号的第一时钟线121至第四时钟线124彼此靠近，因此可以减小分别连接到第一时钟线121至第四时钟线124的第一桥接线141、第四桥接线144、第七桥接线147和第十桥接线150之间的长度差。作为结果，如图2所示，用于对显示红色(r)的像素px进行驱动的桥接线之间的最大长度差，即第一桥接线141与第十桥接线150之间的长度差，为第一距离dt1，这是一个相对较小的值。

如果第一时钟信号ckv1至第六时钟信号ckv6以及第一时钟条信号ckvb1至第六时钟条信号ckvb6被顺序地施加到第一时钟线121至第十二时钟线132，并且第一桥接线141至第十二桥接线152与第一时钟线121至第十二时钟线132顺序地连接，则用于对显示相同颜色的像素px进行驱动的相邻桥接线之间的长度差可大于第一距离dt1，但是小于第一距离dt1的两倍。为此，第一桥接线141至第十二桥接线152当中的用于对显示相同颜色的像素px进行驱动的任何两条桥接线之间的长度差可小于第一距离dt1的三倍。如此，根据各种示例性实施例的显示设备可以减小长度差，从而提高显示质量。

应当理解，能够提高显示质量的结构除应用于显示红色(r)的像素px之外，也可以被应用于显示绿色(g)和蓝色(b)的像素px。另外，根据各种示例性实施例，通过采用第一时钟线121至第十二时钟线132的结构来减小用于对显示相同颜色的像素px进行驱动的桥接线之间的长度差，将不必为了协调桥接线的长度而延长桥接线(例如，形成之字形结构)，使得线区域la的面积可以被减小。

图4是示出根据一些示例性实施例的显示设备的栅极驱动器和显示器的一部分的布局图。

除了提供给第一时钟线1121至第十二时钟线1132的信号的类型之外，结合图4所描述的显示设备类似于结合图2所描述的显示设备。因此，将着重于提供给第一时钟线1121至第十二时钟线1132的信号的类型来进行描述，并且将不再描述其他元件以避免冗余。与先前提供的描述相同的描述可以被应用于相同的元件。

参考图4，显示设备包括设置在非显示区域nda中的第一时钟线1121至第十二时钟线1132以及第一桥接线1141至第十二桥接线1152。如图2所示，与级单元110中的用于生成被提供给显示红色(r)的像素行的栅极信号g1至gm的级111(参见图1)相连接的桥接线(例如，桥接线141、144、147和150)的长度长于与级单元110中的用于生成被提供给显示绿色(g)和蓝色(b)的像素行的栅极信号g1至gm的级111相连接的桥接线(例如桥接线142、143、145、146、148、149、151和152)的长度。

相比之下，如图4所见，与级单元110中的用于生成被提供给显示红色(r)的像素行的栅极信号g1至gm的级111相连接的桥接线(例如，桥接线1141、1144、1147和1150)的长度可以短于与级单元110中的用于生成被提供给显示绿色(g)和蓝色(b)的像素行的栅极信号g1至gm的级111相连接的桥接线(例如，桥接线1142、1143、1145、1146、1148、1149、1151和1152)的长度。

为此，第一时钟线1121可以被提供有第三时钟信号ckv3，第二时钟线1122可以被提供有第六时钟信号ckv6，第三时钟线1123可以被提供有第三时钟条信号ckvb3，并且第四时钟线1124可以被提供有第六时钟条信号ckvb6。这些第一时钟线1121至第四时钟线1124可以连接到级单元110中的用于将栅极信号g1至gm提供给显示蓝色(b)的像素px的级111。

类似地，第五时钟线1125可以被提供有第二时钟信号ckv2。第六时钟线1126可以被提供有第五时钟信号ckv5。第七时钟线1127可以被提供有第二时钟条信号ckvb2。第八时钟线1128可以被提供有第五时钟条信号ckvb5。这些第五时钟线1125至第八时钟线1128可以连接到级单元110中的用于将栅极信号g1至gm提供给显示绿色(g)的像素px的级111。

另外，第九时钟线1129可以被提供有第一时钟信号ckv1。第十时钟线1130可以被提供有第四时钟信号ckv4。第十一时钟线1131可以被提供有第一时钟条信号ckvb1。第十二时钟线1132可以被提供有第四时钟条信号ckvb4。这些第九时钟线1129至第十二时钟线1132可以连接到级单元110中的用于将栅极信号g1至gm提供给显示红色(r)的像素px的级111。

图5是示出根据一些示例性实施例的显示设备的栅极驱动器和显示器的一部分的布局图。

除了相对于第一时钟线141至第十二时钟线152，结合图5所描述的显示设备包括第一时钟线2121至第六时钟线2126之外，结合图5所描述的显示设备类似于结合图2所描述的显示设备。因此，将着重于第一时钟线2121至第六时钟线2126来进行描述，并且将不再描述其他元件以避免冗余。与先前提供的描述相同的描述可以被应用于相同的元件。

参考图5，显示设备包括设置在非显示区域nda中的第一时钟线2121至第六时钟线2126以及第一桥接线2141至第十二桥接线2152。

如结合图2所述，级单元110使用第一时钟信号ckv1至第六时钟信号ckv6以及第一时钟条信号ckvb1至第六时钟条信号ckvb6被驱动。换言之，使用六相驱动方案。相比之下，图5的级单元110可以使用第一时钟信号ckv1至第三时钟信号ckv3以及第一时钟条信号ckvb1至第三时钟条信号ckvb3被驱动。换言之，可以使用三相驱动方案。

为此，第一时钟线2121可以被提供有第一时钟信号ckv1。第二时钟线2122可以被提供有第一时钟条信号ckvb1。这些第一时钟线2121和第二时钟线2122可以连接到级单元110中的用于将栅极信号g1至gm提供给显示红色(r)的像素px的级111。

类似地，第三时钟线2123可以被提供有第二时钟信号ckv2。第四时钟线2124可以被提供有第二时钟条信号ckvb2。这些第三时钟线2123和第四时钟线2124可以连接到级单元110中的用于将栅极信号g1至gm提供给显示绿色(g)的像素px的级111。

另外，第五时钟线2125可以被提供有第三时钟信号ckv3。第六时钟线2126可以被提供有第三时钟条信号ckvb3。这些第五时钟线2125和第六时钟线2126可以连接到级单元110中的用于将栅极信号g1至gm提供给显示蓝色(b)的像素px的级111。

图6是示出根据一些示例性实施例的显示设备的栅极驱动器和显示器的一部分的布局图。

除了结合图6所描述的显示设备进一步包括用于显示白色(w)的像素px之外，结合图6所描述的显示设备类似于结合图2所描述的显示设备。另外，结合图6所描述的显示设备通过四相驱动方案被驱动。因此，将着重于对显示白色的像素进行描述，并且将不再描述其他元件以避免冗余。与先前提供的描述相同的描述可以被应用于相同的元件。

参考图6，显示设备包括设置在非显示区域nda中的第一时钟线3121至第八时钟线3128以及第一桥接线3141至第十六桥接线3156。

与参考图2所描述的、对显示红色(r)、绿色(g)和蓝色(b)的三种类型的像素px进行驱动的显示设备不同，参考图6所描述的显示设备除包括用于显示红色(r)、绿色(g)和蓝色(b)的像素px之外，进一步包括用于显示白色(w)的像素px。因此，可以采用具有相位为四的倍数的驱动方案。即，可以采用四相驱动方案。

为此，第一时钟线3121可以被提供有第一时钟信号ckv1，并且第二时钟线3122可以被提供有第一时钟条信号ckvb1。这些第一时钟线3121和第二时钟线3122可以连接到级单元110中的用于将栅极信号g1至gm提供给显示红色(r)的像素px的级111。

类似地，第三时钟线3123可以被提供有第二时钟信号ckv2，并且第四时钟线3124可以被提供有第二时钟条信号ckvb2。这些第三时钟线3123和第四时钟线3124可以连接到级单元110中的用于将栅极信号g1至gm提供给显示绿色(g)的像素px的级111。

另外，第五时钟线3125可以被提供有第三时钟信号ckv3，并且第六时钟线3126可以被提供有第三时钟条信号ckvb3。这些第五时钟线3125和第六时钟线3126可以连接到级单元110中的用于将栅极信号g1至gm提供给显示蓝色(b)的像素px的级111。

此外，第七时钟线3127可以被提供有第四时钟信号ckv4，并且第八时钟线3128可以被提供有第四时钟条信号ckvb4。这些第七时钟线3127和第八时钟线3128可以连接到级单元110中的用于将栅极信号g1至gm提供给显示白色(w)的像素px的级111。

图7是示出根据一些示例性实施例的显示设备的栅极驱动器和显示器的一部分的布局图。

除了提供给第一时钟线4121至第十二时钟线4132的信号的类型之外，结合图7所描述的显示设备类似于结合图2所描述的显示设备。因此，将着重于对提供给第一时钟线4121至第十二时钟线4132的信号的类型来进行描述，并且将不再描述其他元件以避免冗余。与先前提供的描述相同的描述可以被应用于相同的元件。

参考图7，显示设备包括设置在非显示区域nda中的第一时钟线4121至第十二时钟线4132以及第一桥接线4141至第十二桥接线4152。

如结合图2所描述的，与级单元110中的用于生成被提供给显示红色(r)的像素行的栅极信号g1至gm的级111相连接的桥接线的长度长于与级单元110中的用于生成被提供给显示绿色(g)和蓝色(b)的像素行的栅极信号g1至gm的级111相连接的桥接线的长度。相比之下，如图7所示，与级单元110中的用于生成被提供给显示绿色(g)的像素行的栅极信号g1至gm的级111相连接的桥接线(例如，桥接线4142、4145、4148和4151)的长度可以短于与级单元110中的用于生成被提供给显示红色(r)和蓝色(b)的像素行的栅极信号g1至gm的级111相连接的桥接线(例如，桥接线4141、4143、4144、4146、4147、4149、4150和4152)的长度。

为此，第一时钟线4121可以被提供有第一时钟信号ckv1，第二时钟线4122可以被提供有第四时钟信号ckv4，第三时钟线4123可以被提供有第一时钟条信号ckvb1，并且第四时钟线4124可以被提供有第四时钟条信号ckvb4。这些第一时钟线4121至第四时钟线4124可以连接到级单元110中的用于将栅极信号g1至gm提供给显示红色(r)的像素px的级111。

另外，第五时钟线4125可以被提供有第三时钟信号ckv3，第六时钟线4126可以被提供有第六时钟信号ckv6，第七时钟线4127可以被提供有第三时钟条信号ckvb3，并且第八时钟线4128可以被提供有第六时钟条信号ckvb6。这些第五时钟线4125至第八时钟线4128可以连接到级单元110中的用于将栅极信号g1至gm提供给显示蓝色(b)的像素px的级111。

另外，第九时钟线4129可以被提供有第二时钟信号ckv2，第十时钟线4130可以被提供有第五时钟信号ckv5，第十一时钟线4131可以被提供有第二时钟条信号ckvb2，并且第十二时钟线4132可以被提供有第五时钟条信号ckvb5。这些第九时钟线4129至第十二时钟线4132可以连接到级单元110中的用于将栅极信号g1至gm提供给显示绿色(g)的像素px的级111。

虽然本文已描述了某些示例性实施例和实现方式，但是根据该描述，其他实施例和修改将是显而易见的。因此，本发明构思不限于这样的实施例，而是限于所提出的权利要求和各种明显的修改以及等同布置的更广泛范围。