一种阵列基板、显示面板及显示装置的制作方法

本发明涉及显示技术领域，更为具体的说，涉及一种阵列基板、显示面板及显示装置。

背景技术：

液晶显示面板和液晶显示装置是目前主流显示技术之一，液晶显示面板中包含有多条栅极线和多条数据线，栅极线和数据线交叉限定多个像素单元，像素单元中包括有像素电极和薄膜晶体管。其中，栅极线用于接收栅极驱动电路传输的栅极信号，以开启薄膜晶体管；同时，数据线接收源极信号，通过薄膜晶体管传输至像素电极，以控制每个像素电极上的电压，从而控制液晶的转动角度，实现不同的光线透过率。

栅极驱动电路一般包括有多级移位寄存器，且在多级移位寄存器的至少一端级联有虚拟级移位寄存器，为了避免显示装置出现高温抖动的问题，显示装置一般设置一虚拟栅极线作为负载与虚拟级移位寄存器的输出端相连。但是，现有的虚拟栅极线的长度较大，一般与移位寄存器所连接栅极线的长度相近，故而将虚拟栅极线设置于显示装置的边框区域时，其占用面积较大，使得现有显示装置的边框区域宽度较大。

技术实现要素：

有鉴于此，本发明提供了一种阵列基板、显示面板及显示装置，有效的解决了现有技术存在的技术问题，能够缩小显示装置的边框区域的宽度，实现显示装置的窄边框化。

为实现上述目的，本发明提供的技术方案如下：

一种阵列基板，所述阵列基板包括：

多级移位寄存器，每一所述移位寄存器与各自相应主栅极线电连接；

以及，与所述多级移位寄存器的至少一端部级联的至少一级虚拟级移位寄存器，其中，所述虚拟级移位寄存器的输出端通过虚拟栅极线与一负载器件电连接，所述虚拟栅极线长度小于所述主栅极线的长度，且所述虚拟栅极线和所述负载器件均位于所述阵列基板的边框区域。

可选的，所述负载器件包括至少一个电容；

且在包括多个电容时，所述多个电容之间并联。

可选的，所述负载器件的电容值大于任意一所述主栅极线与其交叠线路形成电容的电容值的1/4。

可选的，所述电容的第一极板为所述虚拟栅极线的部分区域；

以及，所述电容的第二极板与所述阵列基板的一信号线由同一导电层形成，或者，所述电容的第二极板为所述信号线的部分区域。

可选的，所述虚拟栅极线还包括至少一个弯折部。

可选的，所述电容的第一极板为所述折叠部的至少部分区域。

可选的，所述虚拟栅极线对应所述第一极板处的宽度，不小于所述虚拟栅极线其余部分的宽度；

和/或，所述信号线对应所述第二极板处的宽度，不小于所述信号线其余部分的宽度。

可选的，所述电容的第二极板与所述虚拟栅极线由同一导电层形成。

可选的，所述电容的第二极板与所述阵列基板的数据线由同一导电层形成；

或者，所述电容的第二极板为所述数据线的部分区域。

可选的，所述电容的第二极板与所述阵列基板的公共电极线由同一导电层形成；

或者，所述电容的第二极板为所述公共电极线的部分区域。

可选的，所述多级移位寄存器和所述至少一级虚拟级移位寄存器均位于所述边框区域的同一侧。

可选的，所述多级移位寄存器包括分别位于所述边框区域相对两侧的第一移位寄存器组和第二移位寄存器组；

其中，所述第一移位寄存器组和所述第二移位寄存器组中至少一个移位寄存器组的至少一端部级联有至少一级虚拟级移位寄存器，且所述虚拟级移位寄存器与其级联的移位寄存器组位于所述边框区域的同侧。

可选的，所述阵列基板包括：

位于所述边框区域的驱动单元区，其中，与所述驱动单元区同侧的所述虚拟栅极线延伸至所述驱动单元区之前截止，且所述虚拟栅极线和与其电连接的所述负载器件均位于所述驱动单元的同侧。

可选的，所述阵列基板在平行于其所在平面的投影面上的正投影为预设形状。

相应的，本发明还提供了一种显示面板，所述显示面板包括上述的阵列基板。

相应的，本发明还提供了一种显示装置，所述显示装置包括上述的显示面板。

相较于现有技术，本发明提供的技术方案至少具有以下优点：

本发明提供了一种阵列基板、显示面板及显示装置，所述阵列基板包括：多级移位寄存器，每一所述移位寄存器与各自相应主栅极线电连接；以及，与所述多级移位寄存器的至少一端部级联的至少一级虚拟级移位寄存器，其中，所述虚拟级移位寄存器的输出端通过虚拟栅极线与一负载器件电连接，所述虚拟栅极线长度小于所述主栅极线的长度，且所述虚拟栅极线和所述负载器件均位于所述阵列基板的边框区域。

由上述内容可知，虚拟级移位寄存器的输出端通过虚拟栅极线与一负载器件电连接，以通过调整负载器件的参数大小，能够避免显示装置出现高温抖动的问题，保证了显示装置的显示效果高。同时，由于负载器件的设置能够缩小虚拟栅极线的长度，使其小于主栅极线的长度，进而避免虚拟栅极线在边框区域延伸更远的距离而出现占用面积过大的情况，进而能够缩小显示装置的边框区域的宽度，实现显示装置的窄边框化。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种阵列基板的结构示意图；

图2为本申请实施例提供的另一种阵列基板的结构示意图；

图3为本申请实施例提供的又一种阵列基板的结构示意图；

图4为本申请实施例提供的又一种阵列基板的结构示意图；

图5为本申请实施例提供的又一种阵列基板的结构示意图；

图6为本申请实施例提供的又一种阵列基板的结构示意图；

图7为本申请实施例提供的又一种阵列基板的结构示意图；

图8为本申请实施例提供的又一种阵列基板的结构示意图；

图9为本申请实施例提供的又一种阵列基板的结构示意图；

图10为本申请实施例提供的又一种阵列基板的结构示意图；

图11为本申请实施例提供的一种显示面板的结构示意图；

图12为本申请实施例提供的一种显示装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，栅极驱动电路一般包括有多级移位寄存器，且在多级移位寄存器的至少一端级联有虚拟级移位寄存器，为了避免显示装置出现高温抖动的问题，显示装置一般设置一虚拟栅极线作为负载与虚拟级移位寄存器的输出端相连。但是，现有的虚拟栅极线的长度较大，一般与移位寄存器所连接栅极线的长度相近，故而将虚拟栅极线设置于显示装置的边框区域时，其占用面积较大，使得现有显示装置的边框区域宽度较大。

基于此，本申请实施例提供了一种阵列基板、显示面板及显示装置，有效的解决了现有技术存在的技术问题，能够缩小显示装置的边框区域的宽度，实现显示装置的窄边框化。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图12对本申请实施例提供的技术方案进行详细的说明。

参考图1所示，为本申请实施例提供的一种阵列基板的结构示意图，其中，所述阵列基板包括有显示区域aa和环绕显示区域aa的边框区域na，其中，阵列基板的边框区域na包括有：

多级移位寄存器110，每一所述移位寄存器110与各自相应主栅极线120电连接；

以及，与所述多级移位寄存器110的至少一端部级联的至少一级虚拟级移位寄存器210，其中，所述虚拟级移位寄存器210的输出端通过虚拟栅极线220与一负载器件230电连接，所述虚拟栅极线220长度小于所述主栅极线120的长度，且所述虚拟栅极线220和所述负载器件230均位于所述阵列基板的边框区域na。

可以理解的，本申请实施例提供的阵列基板，其虚拟级移位寄存器的输出端通过虚拟栅极线与一负载器件电连接，以通过调整负载器件的参数大小，能够避免显示装置出现高温抖动的问题，保证了显示装置的显示效果高。同时，由于负载器件的设置能够缩小虚拟栅极线的长度，使其小于主栅极线的长度，进而避免虚拟栅极线在边框区域延伸更远的距离而出现占用面积过大的情况，进而能够缩小显示装置的边框区域的宽度，实现显示装置的窄边框化。

在本申请一实施例中，本申请提供的阵列基板的边框区域包括有驱动单元区，驱动单元区即主要设置用于为阵列基板的数据线提供信号的区域，该驱动单元区主要设置有驱动ic、分路器等驱动器件；其中，本申请实施例提供的与驱动单元区在边框区域同侧的虚拟栅极线，其延伸端可以在驱动单元区之前截止，缩小虚拟栅极线的长度。参考图2所示，为本申请实施例提供的一种阵列基板的结构示意图，其中，本申请实施例提供的所述阵列基板包括：

位于所述边框区域na的驱动单元区100，其中，与所述驱动单元区100同侧的所述虚拟栅极线220延伸至所述驱动单元区100之前截止，且所述虚拟栅极线220和与其电连接的所述负载器件230均位于所述驱动单元区100的同侧。

需要说明的是，本申请实施例对阵列基板的形状不做具体限制，即，本申请实施例提供的所述阵列基板在平行于其所在平面的投影面上的正投影为预设形状。其中，预设形状可以为矩形形状，如图1所示；此外，预设形状还可以为非矩形，例如：圆形，参考图3所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，阵列基板为圆形阵列基板，且阵列基板的显示区域aa同样为圆形，而边框区域na则为圆环形。

在本申请一实施例中，本申请提供的负载器件可以电容，且在负载器件包括有多个电容时，为了满足虚拟级移位寄存器对负载参数的需求，多个电容之间关系为并联关系。即，所述负载器件包括至少一个电容；

且在包括多个电容时，所述多个电容之间并联。

为了保证负载器件的参数满足虚拟级移位寄存器对负载参数的需求，以避免显示装置出现高温抖动的问题，在负载器件为电容时，本申请实施例提供的所述负载器件的电容值大于任意一所述主栅极线与其交叠线路形成电容的电容值的1/4。

可以理解的，负载器件包括一个电容时，其电容值即为该电容的电容值；且在负载器件包括多个并联的电容时，负载器件的电容值即为该多个并联的电容的总电容值。以及，本申请实施例提供的主栅极线与其交叠线路形成的电容，在显示装置为液晶显示装置时，该电容为主栅极线与像素电极之间形成的电容，其中，通过将负载器件的电容值设置为大于任意一主栅极线与像素电极之间形成的电容的电容值的1/4，以满足虚拟级移位寄存器对负载参数的需求，避免显示装置出现高温抖动的问题，保证显示装置的显示效果高。

进一步，为了降低显示面板的制程，本申请实施例提供的负载器件为电容时，电容的极板可以由阵列基板上原有线路复用。参考图4所示，为本申请实施例提供的另一种阵列基板的结构示意图，其中，图4所示虚线框中所示为电容c等效图示，其中，所述电容c的第一极板为所述虚拟栅极线220的部分区域；

以及，所述电容c的第二极板与所述阵列基板的一信号线240由同一导电层形成，或者，所述电容c的第二极板为所述信号线240的部分区域。

可以理解的，本申请实施例提供的电容的第二极板与信号线由同一导电层形成时，该第二极板为独立于信号线外的线路，其中，第二极板可以接入一参考信号，且该参考信号可以由驱动ic提供，或者设置一独立信号端，对此本申请不做具体限制。或者，在电容的第二极板为信号线的部分区域时，由该信号线原有连接的端口提供相应信号。

以及，在负载器件包括多个电容时，通过将电容的第一极板设置为虚拟栅极线的部分区域，使得多个电容的第一极板均相连接，保证多个电容呈并联状态。其中，负载器件的电容第一极板采用虚拟栅极线的部分区域，且电容的第二极板与阵列基板一信号线同一导电层形成，或电容的第二极板直接采用信号线的部分区域，在制作阵列基板时无需单独制作形成电容第一极板和第二极板的两个导电层，避免制作阵列基板的制程过多的情况出现。

在本申请一实施例中，在虚拟栅极线的部分区域复用为电容第一极板的基础上，为了保证负载器件的参数满足虚拟级移位寄存器对负载参数的需求，可以设计多个并联电容，此时，为了避免虚拟栅极线延伸过长而影响显示装置边框区域的宽度，还可以将虚拟栅极线进行至少一弯折得到至少一个弯折部，进而多个电容中前端连接的电容采用虚拟栅极线原有延伸部的至少部分区域，而多个电容中末端连接的电容的第一极板复用弯折部的部分区域，以组成该并联的多个电容。参考图5所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，图5虚线框中所示为多个并联的电容c的等效图示，所述虚拟栅极线220还包括至少一个弯折部222，以及，虚拟栅极线220包括有一未弯折前的延伸部221。其中，本申请实施例提供的所述电容c的第一极板为所述折叠部222的至少部分区域；

或者，电容c的第一极板为延伸部221的至少部分区域。

需要说明的是，本申请实施例提供的负载器件包括一个电容时，同样可以采用弯折部的部分区域作为电容的第一极板；以及，负载器件包括多个并联的电容时，其所有电容的第一极板均可以采用弯折部的部分区域，或者，所有电容的第一极板均采用延伸部的部分区域，对此本申请不做限制，需要根据实际应用进行具体设计。

在本申请一实施例中，在虚拟栅极线的部分区域复用为电容第一极板的基础上，为了保证负载器件的参数满足虚拟级移位寄存器对负载参数的需求，还可以将电容的第一极板和/或第二极板的宽度做大，增大第一极板和第二极板之间的交叠面积。参考图6所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，图6所示虚线框中为对虚拟栅极线220和信号线240分开后放大图示，所述虚拟栅极线220对应所述第一极板处的宽度a，不小于所述虚拟栅极线220其余部分的宽度b，亦即，在第一极板和第二极板交叠处，将第一极板的宽度沿第二极板所在信号线的延伸方向上增大，以将第一极板与相应的第二极板之间交叠面积增大；

和/或，所述信号线240对应所述第二极板处的宽度c，不小于所述信号线240其余部分的宽度d，同样的，在第一极板和第二极板交叠处，将第二极板的宽度沿第一极板所在虚拟栅极线的延伸方向上增大，以将第一极板和相应第二极板之间交叠面积增大。

本申请提供的电容的第二极板可以与信号线由同一导电层形成，或者，第二极板可以为信号线的部分区域。在本申请一实施例中，本申请实施例提供的信号线可以为虚拟栅极线，即，本申请实施例提供的所述电容的第二极板与所述虚拟栅极线由同一导电层形成。

或者，本申请实施例提供的信号线为阵列基板的数据线，即，本申请实施例提供的所述电容的第二极板与所述阵列基板的数据线由同一导电层形成；或者，所述电容的第二极板为所述数据线的部分区域。

或者，本申请实施例提供的信号线可以为阵列基板的公共电极线，即，本申请实施例提供的所述电容的第二极板与所述阵列基板的公共电极线由同一导电层形成；或者，所述电容的第二极板为所述公共电极线的部分区域。

需要说明的是，由于虚拟级移位寄存器工作时，数据线此时传输的信号并非响应显示画面的信号，故而，本申请实施例提供的任意一电容的第二极板可以采用数据线部分区域，而并不会对显示装置的显示效果造成影响。以及，位于边框区域的公共电极线的宽度较大，且与公共电极线连接的位于显示区域的公共电极的面积较大，故而，任意一电容的第二极板可以采用公共电极线的部分区域时，不仅能够保证形成电容的电容值较大，且形成的电容对公共电极线传输至公共电极上的信号影响有限，因此同样不会对显示装置的显示效果造成影响。

在本申请一实施例中，本申请提供的阵列基板可以为液晶显示装置的阵列基板，参考图7所示，为本申请实施例提供的一种阵列基板的结构示意图，其中，阵列基板为液晶显示装置的阵列基板，其包括有：

基板1001；

位于基板1001上的薄膜晶体管阵列层，其中，薄膜晶体管阵列层可以包括：位于基板1001上的栅极层，栅极层可以用于形成主栅极线(未画出)、虚拟栅极线(未画出)和薄膜晶体管的栅极20021；位于栅极层背离基板1001一侧的栅绝缘层20022；位于栅绝缘层20022背离基板1001一侧的半导体层，半导体层可以用于形成薄膜晶体管的有源区20023；位于半导体层背离基板1001一侧的源漏层，源漏层可以用于形成数据线(未画出)和薄膜晶体管的源极20024及漏极20025；

位于薄膜晶体管阵列层背离基板1001一侧的平坦化层1003；

位于平坦化层1003背离基板1001一侧的公共电极层1004，公共电极层包括有公共电极；

位于公共电极层1004背离基板1001一侧的绝缘层1005；

及，位于绝缘层1005背离基板一侧的像素电极1006，阵列基板还包括有与公共电极相连的位于边框区域的公共电极线层，公共电极线包括有公共电极线，其中，公共电极线可以与公共电极同层或非同层，在公共电极线与公共电极非同层时，两者通过过孔电连接。其中，本申请实施例提供的电容的第一极板由栅极层制作而成，且任意一电容的第二极板可以由栅极层、源漏层、公共电极线层中一种制作而成。

此外，本申请实施例提供的阵列基板还可以为有机发光显示装置的阵列基板，参考图8所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，阵列基板包括有：

基板2001；

位于基板2001上的薄膜晶体管阵列层，其中，薄膜晶体管阵列层可以包括：位于基板2001上的栅极层，栅极层可以用于形成主栅极线(未画出)、虚拟栅极线(未画出)和薄膜晶体管的栅极30021；位于栅极层背离基板2001一侧的栅绝缘层30022；位于栅绝缘层30022背离基板2001一侧的半导体层，半导体层可以用于形成薄膜晶体管的有源区30023；位于半导体层背离基板2001一侧的源漏层，源漏层可以用于形成数据线(未画出)和薄膜晶体管的源极30024及漏极30025；

位于薄膜晶体管阵列层背离基板2001一侧的平坦化层2003；

位于平坦化层2003背离基板2001一侧的阳极层，阳极层可以包括多个阳极2004，阳极2004可以通过平坦化层2003上的过孔(未画出)与薄膜晶体管源极20024或漏极20025相连；

位于阳极2004背离基板2001一侧的有机发光层2005；

以及，位于有机发光层2005背离基板2001一侧的阴极层2006，其中，本申请实施例提供的电容的第一极板由栅极层制作而成，且任意一电容的第二极板可以由栅极层或源漏层制作而成。

需要说明的是，在阵列基板为液晶显示装置的阵列基板时，公共电极和像素电极的层间关系可以互换，或者，公共电极与像素电极可以由同一导电层形成，对此本申请不做限制。以及，本申请上述图7和图8所示实施例中，薄膜晶体管均为底栅型薄膜晶体管，对此本申请不做具体限制，薄膜晶体管还可以为顶栅型薄膜晶体管，即，薄膜晶体管阵列层包括：

位于基板上的半导体层，半导体层可以用于形成薄膜晶体管的有源区；

位于半导体层背离基板一侧的栅绝缘层；

位于栅绝缘层背离基板一侧的栅极层，栅极层可以用于形成主栅极线、虚拟栅极线和薄膜晶体管的栅极；

位于栅极层背离基板一侧的层间绝缘层；

以及，位于层间绝缘层背离基板一侧的源漏层，源漏层可以用于形成数据线和薄膜晶体管的源极及漏极。

在本申请一实施例中，本申请提供的所述多级移位寄存器和所述至少一级虚拟级移位寄存器均位于所述边框区域的同一侧。参考图9所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，阵列基板包括的多级移位寄存器110和虚拟级移位寄存器210均位于边框区域na的同一侧。

在本申请一实施例中，本申请实施例提供的移位寄存器和虚拟级移位寄存器还可以分组设置于边框区域的两侧。参考图10所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，所述多级移位寄存器110包括分别位于所述边框区域na相对两侧的第一移位寄存器组1101和第二移位寄存器组1102；

其中，所述第一移位寄存器组1101和所述第二移位寄存器组1102中至少一个移位寄存器组的至少一端部级联有至少一级虚拟级移位寄存器210，且所述虚拟级移位寄存器210与其级联的移位寄存器组位于所述边框区域na的同侧。

相应的，本申请实施例还提供了一种显示面板，所述显示面板包括上述任意一实施例提供的阵列基板。

参考图11所示，为本申请实施例提供的一种显示面板的结构示意图，其中，显示面板为液晶显示面板，其包括有：

相对设置的彩膜基板3001和上述任意一实施例提供的阵列基板3003；

以及，位于彩膜基板3001和阵列基板3002之间的液晶层3002。

需要说明的是，本申请实施例提供的显示面板还可以为有机发光显示面板等，对此本申请不作具体限制。

相应的，本申请实施例还提供了一种显示装置，所述显示装置包括上述任意一实施例提供的显示面板。

参考图12所示，为本申请实施例提供的一种显示装置的结构示意图，其中，显示装置为液晶显示装置，其包括有：

上述任意一实施例提供的显示面板4001；

以及，为显示面板4001提供光源的背光源模组4002。

在本申请一实施例中，本申请提供的显示装置还可以为有机发光显示装置等，对此本申请不做具体限制。以及，本申请提供的显示装置可以为手机、智能手表、平板电脑等，对此本申请不做具体限制。

本申请实施例提供了一种阵列基板、显示面板及显示装置，所述阵列基板包括：多级移位寄存器，每一所述移位寄存器与各自相应主栅极线电连接；以及，与所述多级移位寄存器的至少一端部级联的至少一级虚拟级移位寄存器，其中，所述虚拟级移位寄存器的输出端通过虚拟栅极线与一负载器件电连接，所述虚拟栅极线长度小于所述主栅极线的长度，且所述虚拟栅极线和所述负载器件均位于所述阵列基板的边框区域。

由上述内容可知，虚拟级移位寄存器的输出端通过虚拟栅极线与一负载器件电连接，以通过调整负载器件的参数大小，能够避免显示装置出现高温抖动的问题，保证了显示装置的显示效果高。同时，由于负载器件的设置能够缩小虚拟栅极线的长度，使其小于主栅极线的长度，进而避免虚拟栅极线在边框区域延伸更远的距离而出现占用面积过大的情况，进而能够缩小显示装置的边框区域的宽度，实现显示装置的窄边框化。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。