移位寄存器单元、其驱动方法、栅极驱动电路及显示装置与流程

本发明涉及显示技术领域，特别涉及一种移位寄存器单元、其驱动方法、栅极驱动电路及显示装置。

背景技术：

随着显示技术的飞速发展，显示面板呈现出了高集成度和低成本的发展趋势。其中，goa(gatedriveronarray，阵列基板行驱动)技术将tft(thinfilmtransistor，薄膜晶体管)栅极驱动电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动。目前，goa电路通常由多个级联的移位寄存器单元构成，各级移位寄存器单元的信号输出端分别对应一条栅线，用于依次向连接的栅线输入扫描信号。然而，goa电路在由正向扫描切换到反向扫描时，会出现输出异常的问题。

技术实现要素：

本发明实施例提供一种移位寄存器单元、其驱动方法、栅极驱动电路及显示装置，用以解决goa电路由正向扫描切换到反向扫描时出现的输出异常的问题。

因此，本发明实施例提供了一种移位寄存器单元，包括：正扫输入模块、正扫复位模块、反扫输入模块、反扫复位模块、输出模块以及耦合电容；其中，所述耦合电容连接于下拉节点与第一时钟信号端之间；

所述正扫输入模块被配置为响应于第一控制信号和第一输入信号，将所述第一控制信号提供给上拉节点；

所述正扫复位模块被配置为响应于所述第一控制信号和第一复位信号，将第二控制信号提供给所述上拉节点；

所述反扫输入模块被配置为响应于所述第二控制信号和第二输入信号，将所述第二控制信号提供给所述上拉节点；

所述反扫复位模块被配置为响应于所述第二控制信号和第二复位信号，将所述第一控制信号提供给所述上拉节点；

所述输出模块被配置为响应于所述上拉节点和所述下拉节点的信号，使信号输出端输出信号。

相应地，本发明实施例还提供了一种上述移位寄存器单元的驱动方法，包括：

在正向扫描中的输入阶段，所述正扫输入模块响应于第一控制信号和第一输入信号，将所述第一控制信号提供给上拉节点；复位阶段，所述正扫复位模块响应于所述第一控制信号和第一复位信号，将第二控制信号提供给所述上拉节点；

在负向扫描中的输入阶段，所述反扫输入模块响应于所述第二控制信号和所述第二输入信号，将所述第二控制信号提供给所述上拉节点；复位阶段，所述反扫复位模块响应于所述第二控制信号和所述第二复位信号，将所述第一控制信号提供给所述上拉节点。

相应地，本发明实施例还提供了一种栅极驱动电路，包括：级联的第1至第n移位寄存器单元；其中，n为正整数，各所述移位寄存器单元为上述移位寄存器单元；

第1级移位寄存器单元的第一输入信号由第一正扫触发信号提供；第2级移位寄存器单元的第一输入信号由第二正扫触发信号提供；并且，第n级移位寄存器单元的第一输入信号由第n-2级移位寄存器单元的信号输出端提供；第n级移位寄存器单元的第一复位信号由第n+2级移位寄存器单元的信号输出端提供；

第n级移位寄存器单元的第二输入信号由第一反扫触发信号提供；第n-1级移位寄存器单元的第二输入信号由第二反扫触发信号提供；并且，第n级移位寄存器单元的第二输入信号由第n+2级移位寄存器单元的信号输出端提供；第n级移位寄存器单元的第二复位信号由第n-2级移位寄存器单元的信号输出端提供。

相应地，本发明实施例还提供了一种显示转置，包括上述栅极驱动电路。

本发明有益效果如下：

本发明实施例提供的移位寄存器单元、其驱动方法、栅极驱动电路及显示装置，在对显示面板进行正向扫描时，可以采用正扫输入模块对上拉节点输入信号，采用正扫复位模块对上拉节点进行复位，以及通过输出模块和耦合电容的共同作用，可以使输出端输出信号。在对显示面板进行反向扫描时，可以采用反扫输入模块对上拉节点输入信号，采用反扫复位模块对上拉节点进行复位，以及通过输出模块和耦合电容的共同作用，可以使输出端输出信号。这样在对显示面板进行正向扫描和反向扫描时分别采用不同的输入模块和复位模块，以在向上拉节点输入信号时，可以采用不同的信号流通路径，从而可以避免移位寄存器单元由正向扫描切换到反向扫描时出现的输出异常的问题。

附图说明

图1为相关技术中的移位寄存器单元的结构示意图；

图2为图1所示的移位寄存器单元的电路时序图；

图3为本发明实施例中的移位寄存器单元的结构示意图；

图4为本发明实施例中的移位寄存器单元的具体结构示意图之一；

图5为图4所示的移位寄存器单元的电路时序图；

图6为本发明实施例中的移位寄存器单元的具体结构示意图之二；

图7为图6所示的移位寄存器单元的电路时序图；

图8为本发明实施例中的移位寄存器单元的具体结构示意图之三；

图9为图8所示的移位寄存器单元的电路时序图；

图10为本发明实施例中的栅极驱动电路的结构示意图之一；

图11为本发明实施例中的栅极驱动电路的结构示意图之二；

图12为本发明实施例中的栅极驱动电路的结构示意图之三；

图13为本发明实施例中的显示装置的结构示意图。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的移位寄存器单元、其驱动方法、栅极驱动电路及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。需要注意的是，附图中各图形和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

如图1所示，移位寄存器单元可以包括晶体管m01～m07以及电容c01～c02。图1所示的移位寄存器单元在正向扫描时，对应的时序图如图2所示。具体地，在输入阶段t1，由于信号re为低电平信号，因此晶体管m02截止。由于时钟信号ck为高电平信号，因此晶体管m07导通并将低电平信号vgl提供给信号输出端out，使信号输出端out输出低电平信号。由于输入信号input为高电平信号，因此晶体管m01导通，并将高电平的信号dir1提供给上拉节点pu，以使上拉节点pu的信号为高电平信号，从而控制晶体管m04、m05导通。导通的晶体管m04将低电平信号vgl提供给下拉节点pd，以使下拉节点pd的信号为低电平信号，从而控制晶体管m03、m06截止。导通的晶体管m05将低电平的时钟信号ckb提供给信号输出端out，以使信号输出端out输出低电平信号。

在输出阶段t2，由于信号re为低电平信号，因此晶体管m02截止。由于时钟信号ck为低电平信号，因此晶体管m07截止。由于输入信号input为低电平信号，因此晶体管m01截止。由于电容c01作用可以保持上拉节点pu的信号为高电平信号，从而控制晶体管m04、m05导通。导通的晶体管m05将高电平的时钟信号ckb提供给信号输出端out，以使信号输出端out输出高电平信号，并且由于电容c01的作用，上拉节点pu被进一步拉高，以使导通的晶体管m05将高电平的时钟信号ckb提供给信号输出端out。导通的晶体管m04将低电平信号vgl提供给下拉节点pd，以使下拉节点pd的信号为低电平信号，从而控制晶体管m03、m06截止。

在复位阶段t3，由于输入信号input为低电平信号，因此晶体管m01截止。由于信号re为高电平信号，因此晶体管m02导通并将低电平的信号dir2提供给上拉节点pu，以使上拉节点pu的信号为低电平信号，从而控制晶体管m04、m05截止。由于时钟信号ck为高电平信号，因此晶体管m07导通并将低电平信号vgl提供给信号输出端out，使信号输出端out输出低电平信号。

在图1所示的移位寄存器单元进行反向扫描时，将晶体管m01和晶体管m02的功能进行互换。即相当于，在反向扫描的输入阶段t1中，将采用晶体管m02将上拉节点pu拉高，在复位阶段t3中，将采用晶体管m01将上拉节点pu拉低。然而，由于在正向扫描的复位阶段t3中，晶体管m02的栅极与源极之间有较大的正向栅源电压vgs，从而会导致晶体管m02的阈值电压vth正向漂移。这样在正向扫描完后切换到反向扫描时，在反向扫描的输入阶段t1中，会导致晶体管m02打开不完全，甚至不能正常打开。这样将会导致上拉节点pu不能被充电到指定电压，从而导致晶体管m05打开异常，进而导致信号输出异常。尤其是在长时间进行正向扫描后切换到反向扫描时，该问题更加严重。

基于此，本发明实施例提供了一种移位寄存器单元，用于改善输出异常的问题。

如图3所示，本发明实施例提供的移位寄存器单元可以包括：正扫输入模块10、正扫复位模块20、反扫输入模块30、反扫复位模块40、输出模块50以及耦合电容cf；其中，耦合电容cf连接于下拉节点pd与第一时钟信号端ck1之间；其中，

正扫输入模块10被配置为响应于第一控制信号dr1和第一输入信号input1，将第一控制信号dr1提供给上拉节点pu；

正扫复位模块20被配置为响应于第一控制信号dr1和第一复位信号re1，将第二控制信号dr2提供给上拉节点pu；

反扫输入模块30被配置为响应于第二控制信号dr2和第二输入信号input2，将第二控制信号dr2提供给上拉节点pu；

反扫复位模块40被配置为响应于第二控制信号dr2和第二复位信号re2，将第一控制信号dr1提供给上拉节点pu；

输出模块50被配置为响应于上拉节点pu和下拉节点pd的信号，使信号输出端out输出信号。

本发明实施例提供的上述移位寄存器单元，在对显示面板进行正向扫描时，可以采用正扫输入模块对上拉节点输入信号，采用正扫复位模块对上拉节点进行复位，以及通过输出模块和耦合电容的共同作用，可以使输出端输出信号。在对显示面板进行反向扫描时，可以采用反扫输入模块对上拉节点输入信号，采用反扫复位模块对上拉节点进行复位，以及通过输出模块和耦合电容的共同作用，可以使输出端输出信号。这样在对显示面板进行正向扫描和反向扫描时分别采用不同的输入模块和复位模块，以在向上拉节点输入信号时，可以采用不同的信号流通路径，从而可以避免移位寄存器单元由正向扫描切换到反向扫描时出现的输出异常的问题。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

实施例一、

在具体实施时，在本发明实施例中，如图4所示，正扫输入模块10可以包括：第一晶体管m1与第二晶体管m2；其中，

第一晶体管m1的栅极用于接收第一控制信号dr1，第一晶体管m1的第一极用于接收第一输入信号input1，第一晶体管m1的第二极与第二晶体管m2的栅极耦接；

第二晶体管m2的第一极用于接收第一控制信号dr1，第二晶体管m2的第二极与上拉节点pu耦接。

在具体实施时，在本发明实施例中，第一晶体管m1在第一控制信号dr1的控制下处于导通状态时，可以将第一输入信号input1提供给第二晶体管m2的栅极。第二晶体管m2在其栅极的信号的控制下处于导通状态时，可以将第一控制信号dr1提供给上拉节点pu，以控制上拉节点pu的信号。

在具体实施时，在本发明实施例中，如图4所示，正扫复位模块20可以包括：第三晶体管m3与第四晶体管m4；其中，

第三晶体管m3的栅极用于接收第一控制信号dr1，第三晶体管m3的第一极用于接收第一复位信号re1，第三晶体管m3的第二极与第四晶体管m4的栅极耦接；

第四晶体管m4的第一极用于接收第二控制信号dr2，第四晶体管m4的第二极与上拉节点pu耦接。

在具体实施时，在本发明实施例中，第三晶体管m3在第一控制信号dr1的控制下处于导通状态时，可以将第一复位信号re1提供给第四晶体管m4的栅极。第四晶体管m4在其栅极的信号的控制下处于导通状态时，可以将第二控制信号dr2提供给上拉节点pu，以控制上拉节点pu的信号。

在具体实施时，在本发明实施例中，如图4所示，反扫输入模块30可以包括：第五晶体管m5与第六晶体管m6；其中，

第五晶体管m5的栅极用于接收第二控制信号dr2，第五晶体管m5的第一极用于接收第二输入信号input2，第五晶体管m5的第二极与第六晶体管m6的栅极耦接；

第六晶体管m6的第一极用于接收第二控制信号dr2，第六晶体管m6的第二极与上拉节点pu耦接。

在具体实施时，在本发明实施例中，第五晶体管m5在第二控制信号dr2的控制下处于导通状态时，可以将第二输入信号input提供给第六晶体管m6的栅极。第六晶体管m6在其栅极的信号的控制下处于导通状态时，可以将第二控制信号dr2提供给上拉节点pu，以控制上拉节点pu的信号。

在具体实施时，在本发明实施例中，如图4所示，反扫复位模块40可以包括：第七晶体管m7与第八晶体管m8；其中，

第七晶体管m7的栅极用于接收第二控制信号dr2，第七晶体管m7的第一极用于接收第二复位信号re2，第七晶体管m7的第二极与第八晶体管m8的栅极耦接；

第八晶体管m8的第一极用于接收第一控制信号dr1，第八晶体管m8的第二极与上拉节点pu耦接。

在具体实施时，在本发明实施例中，第七晶体管m7在第二控制信号dr2的控制下处于导通状态时，可以将第二复位信号re2提供给第八晶体管m8的栅极。第八晶体管m8在其栅极的信号的控制下处于导通状态时，可以将第一控制信号dr1提供给上拉节点pu，以控制上拉节点pu的信号。

在具体实施时，在本发明实施例中，如图4所示，输出模块50可以包括：输出控制子模块51和信号输出子模块52；其中，

输出控制子模块51被配置为响应于上拉节点pu的信号，将参考信号vref提供给下拉节点pd，以及响应于下拉节点pd的信号，将参考信号vref提供给上拉节点pu。

信号输出子模块52响应于上拉节点pu的信号，将第一时钟信号端ck1的信号提供给信号输出端out，以及响应于下拉节点pd的信号，将参考信号vref提供给信号输出端out。

在具体实施时，在本发明实施例中，如图4所示，输出控制子模块51可以包括：第九晶体管m9和第十晶体管m10；

第九晶体管m9的栅极与上拉节点pu耦接，第九晶体管m9的第一极用于接收参考信号vref，第九晶体管m9的第二极与下拉节点pd耦接；

第十晶体管m10的栅极与下拉节点pd耦接，第十晶体管m10的第一极用于接收参考信号vref，第十晶体管m10的第二极与上拉节点pu耦接。

在具体实施时，在本发明实施例中，第九晶体管m9在上拉节点pu的信号的控制下处于导通状态时，可以将参考信号vref提供给下拉节点pd，以控制下拉节点pd的信号。第十晶体管m10在下拉节点pd的信号的控制下处于导通状态时，可以将参考信号vref提供给上拉节点pu，以控制上拉节点pu的信号。

在具体实施时，在本发明实施例中，如图4所示，信号输出子模块52可以包括：第十一晶体管m11、第十二晶体管m12以及存储电容ct；其中，

第十一晶体管m11的栅极与上拉节点pu耦接，第十一晶体管m11的第一极与第一时钟信号端ck1耦接，第十一晶体管m11的第二极与信号输出端out耦接。

第十二晶体管m12的栅极与下拉节点pd耦接，第十二晶体管m12的第一极用于接收参考信号vref，第十二晶体管m12的第二极与信号输出端out耦接。

存储电容ct连接于上拉节点pu与信号输出端out之间。

在具体实施时，在本发明实施例中，第十一晶体管m11在上拉节点pu的信号的控制下处于导通状态时，可以将第一时钟信号端ck1的信号提供给信号输出端out，以控制信号输出端out输出的信号。第十二晶体管m12在下拉节点pd的信号的控制下处于导通状态时，可以将参考信号vref提供给信号输出端out，以控制信号输出端out输出的信号。存储电容ct可以保存输入到上拉节点pu与信号输出端out的电压。并且，在上拉节点pu处于浮接状态时，存储电容ct还可以使上拉节点pu与信号输出端out之间的电压差保持稳定。

以上仅是举例说明移位寄存器单元中各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

在具体实施时，在本发明实施例中，上述晶体管一般均采用相同材质的晶体管。在具体实施时，移位寄存器单元中的晶体管可以为n型晶体管，在本发明实施例中，在进行正向扫描时，第一输入信号的有效脉冲信号可以为高电平信号，第一控制信号可以为高电平信号，第二控制信号可以为低电平信号，参考信号可以为低电平信号。在进行反向扫描时，第二输入信号的有效脉冲信号可以为高电平信号，第一控制信号可以为低电平信号，第二控制信号可以为高电平信号，参考信号可以为低电平信号。

在具体实施时，移位寄存器单元中的晶体管也可以为p型晶体管，在本发明实施例中，在进行正向扫描时，第一输入信号的有效脉冲信号可以为低电平信号，第一控制信号可以为低电平信号，第二控制信号可以为高电平信号，参考信号可以为高电平信号。在进行反向扫描时，第二输入信号的有效脉冲信号可以为低电平信号，第一控制信号可以为高电平信号，第二控制信号可以为低电平信号，参考信号可以为高电平信号。

进一步的，在具体实施时，n型晶体管在高电平信号作用下导通，在低电平信号作用下截止；p型晶体管在高电平信号作用下截止，在低电平信号作用下导通。

需要说明的是，本发明上述实施例中提到的晶体管可以是薄膜晶体管(tft，thinfilmtransistor)，也可以是金属氧化物半导体场效应管(mos，metaloxidescmiconductor)，在此不作限定。在具体实施中，可以根据晶体管类型以及接收的信号的不同，将这些晶体管的第一极作为源极，第二极作为漏极，或者，将第一极作为漏极，第二极作为源极，具体在此不做具体区分。

下面以图4所示的结构为例，结合图5所示的电路时序图，对本发明实施例提供的上述移位寄存器单元的工作过程作以描述。下述描述中以1表示高电平信号，0表示低电平信号，其中，1和0代表其逻辑电平，仅是为了更好的解释本发明实施例提供的上述移位寄存器单元的工作过程，而不是在具体实施时施加在各晶体管的栅极上的具体电压值。

如图5所示，t10代表正向扫描时间段，t20代表反向扫描时间段。t11代表正向扫描时间段中的输入阶段，t12代表正向扫描时间段中的输出阶段，t13代表正向扫描时间段中的复位阶段。t21代表反向扫描时间段中的输入阶段，t22代表反向扫描时间段中的输出阶段，t23代表反向扫描时间段中的复位阶段。其中，以在正向扫描时，第一控制信号dr1为高电平信号，第二控制信号dr2为低电平信号，参考信号vref为低电平信号；以及在反向扫描时，第一控制信号dr1为低电平信号，第二控制信号dr2为高电平信号，参考信号vref为低电平信号为例进行说明。

在正向扫描时间段t10中，由于dr1＝1，dr2＝0，使得第一晶体管m1和第三晶体管m3一直导通，而第五晶体管m5和第七晶体管m7一直截止。因此第二输入信号input2和第二复位信号re2均不用于在t10时间段中控制上拉节点pu的信号。

在输入阶段t11，input1＝1，ck1＝0，re1＝0。

由于dr1＝1，因此，第一晶体管m1和第三晶体管m3均导通。导通的第三晶体管m3将低电平的第一复位信号re1提供给第四晶体管m4的栅极，以控制第四晶体管m4截止。导通的第一晶体管m1将高电平的第一输入信号input1提供给第二晶体管m2，以控制第二晶体管m2导通。导通的第二晶体管m2将高电平的第一控制信号dr1提供给上拉节点pu，以使上拉节点pu的信号为高电平信号，从而控制第九晶体管m9和第十一晶体管m11均导通。导通的第九晶体管m9将低电平的参考信号vref提供给下拉节点pd，以使下拉节点pd的信号为低电平信号，从而控制第十晶体管m10和第十二晶体管m12均截止。导通的第十一晶体管m11将低电平的第一时钟信号端ck1的信号提供给信号输出端out，使信号输出端out输出低电平信号，以及使存储电容ct充电。

在输出阶段t12，input1＝0，ck1＝1，re1＝0。

由于dr1＝1，因此，第一晶体管m1和第三晶体管m3均导通。导通的第三晶体管m3将低电平的第一复位信号re1提供给第四晶体管m4的栅极，以控制第四晶体管m4截止。导通的第一晶体管m1将低电平的第一输入信号input1提供给第二晶体管m2，以控制第二晶体管m2截止。由于存储电容ct的作用可以保持上拉节点pu的信号为高电平信号，从而可以控制第九晶体管m9和第十一晶体管m11均导通。导通的第九晶体管m9将低电平的参考信号vref提供给下拉节点pd，以使下拉节点pd的信号为低电平信号，从而控制第十晶体管m10和第十二晶体管m12均截止。导通的第十一晶体管m11将高电平的第一时钟信号端ck1的信号提供给信号输出端out，使信号输出端out输出高电平信号。由于上拉节点pu处于浮接状态，由于存储电容ct的作用，可以使上拉节点pu的电平进一步拉高，从而控制第十一晶体管m11打开程度尽可能完全，以将高电平的第一时钟信号端ck1的信号提供给信号输出端out，使信号输出端out输出高电平信号。

在复位阶段t13，input1＝0，ck1＝0，re1＝1。

由于dr1＝1，因此，第一晶体管m1和第三晶体管m3均导通。导通的第一晶体管m1将低电平的第一输入信号input1提供给第二晶体管m2，以控制第二晶体管m2截止。并且，在输出阶段t12完成转换到复位阶段t13的时间段中，由于存储电容ct的作用，可以使上拉节点pu的信号保持为高电平信号，从而可以控制第九晶体管m9和第十一晶体管m11均导通。导通的第十一晶体管m11将低电平的第一时钟信号端ck1的信号提供给信号输出端out，使信号输出端out输出低电平信号。导通的第九晶体管m9将低电平的参考信号vref提供给下拉节点pd，以使下拉节点pd的信号为低电平信号，从而控制第十晶体管m10和第十二晶体管m12均截止。并且，在输出阶段t12完成转换到复位阶段t13的时间段中，第一时钟信号端ck1的信号由高电平转换为低电平，因此耦合电容cf两端均为低电平信号。并且，由于复位阶段t13中，导通的第三晶体管m3将高电平的第一复位信号re1提供给第四晶体管m4的栅极，以控制第四晶体管m4导通。导通的第四晶体管m4将低电平的第二控制信号dr2提供给上拉节点pu，以使上拉节点pu的信号为低电平信号，从而可以控制第九晶体管m9和第十一晶体管m11均截止。

当然，在复位阶段t13之后，还可以包括复位保持阶段t14。在复位保持阶段t14中，首先，input1＝0，ck1＝1，re1＝0。由于dr1＝1，因此，第一晶体管m1和第三晶体管m3均导通。导通的第一晶体管m1将低电平的第一输入信号input1提供给第二晶体管m2，以控制第二晶体管m2截止。导通的第三晶体管m3将低电平的第一复位信号re1提供给第四晶体管m4的栅极，以控制第四晶体管m4截止。由于第一时钟信号端ck1的信号转变为高电平信号，根据耦合电容cf的作用，可以使下拉节点pd的信号为高电平信号，以控制第十晶体管m10与第十二晶体管m12均导通。导通的第十晶体管m10将低电平的参考信号vref提供给上拉节点pu，以使上拉节点pu的信号为低电平信号，从而可以控制第九晶体管m9和第十一晶体管m11均截止。导通的第十二晶体管m12将低电平的参考信号vref提供给信号输出端out，使信号输出端out输出低电平信号。

之后，input1＝0，ck1＝0，re1＝0。因此，第一晶体管m1和第三晶体管m3均导通。导通的第一晶体管m1将低电平的第一输入信号input1提供给第二晶体管m2，以控制第二晶体管m2截止。导通的第三晶体管m3将低电平的第一复位信号re1提供给第四晶体管m4的栅极，以控制第四晶体管m4截止。由于第一时钟信号端ck1的信号转变为低电平信号，根据耦合电容cf的作用，可以使下拉节点pd的信号为低电平信号，以控制第十晶体管m10与第十二晶体管m12均截止。并且，由于存储电容ct的作用，可以保持信号输出端out输出低电平信号以及保持上拉节点pu的信号为低电平信号，从而可以控制第九晶体管m9和第十一晶体管m11均截止。

在t14阶段之后，一直重复执行t14阶段的过程，直至第一输入信号的电平再次变为高电平。

在反向扫描时间段t20中，由于dr1＝0，dr2＝1，使得第五晶体管m5和第七晶体管m7一直导通，而第一晶体管m1和第三晶体管m3一直截止。因此第一输入信号input1和第一复位信号re1均不用于在t20时间段中控制上拉节点pu的信号。

在输入阶段t21，input2＝1，ck1＝0，re2＝0。

由于dr2＝1，因此，第五晶体管m5和第七晶体管m7均导通。导通的第七晶体管m7将低电平的第二复位信号re2提供给第八晶体管m8的栅极，以控制第八晶体管m8截止。导通的第五晶体管m5将高电平的第二输入信号input2提供给第六晶体管m6，以控制第六晶体管m6导通。导通的第六晶体管m6将高电平的第二控制信号dr2提供给上拉节点pu，以使上拉节点pu的信号为高电平信号，从而控制第九晶体管m9和第十一晶体管m11均导通。导通的第九晶体管m9将低电平的参考信号vref提供给下拉节点pd，以使下拉节点pd的信号为低电平信号，从而控制第十晶体管m10和第十二晶体管m12均截止。导通的第十一晶体管m11将低电平的第一时钟信号端ck1的信号提供给信号输出端out，使信号输出端out输出低电平信号，以及使存储电容ct充电。

在输出阶段t22，input2＝0，ck1＝1，re2＝0。

由于dr2＝1，因此，第五晶体管m5和第七晶体管m7均导通。导通的第七晶体管m7将低电平的第二复位信号re2提供给第八晶体管m8的栅极，以控制第八晶体管m8截止。导通的第五晶体管m5将低电平的第二输入信号input2提供给第六晶体管m6，以控制第六晶体管m6截止。由于存储电容ct的作用可以保持上拉节点pu的信号为高电平信号，从而可以控制第九晶体管m9和第十一晶体管m11均导通。导通的第九晶体管m9将低电平的参考信号vref提供给下拉节点pd，以使下拉节点pd的信号为低电平信号，从而控制第十晶体管m10和第十二晶体管m12均截止。导通的第十一晶体管m11将高电平的第一时钟信号端ck1的信号提供给信号输出端out，使信号输出端out输出高电平信号。由于上拉节点pu处于浮接状态，由于存储电容ct的作用，可以使上拉节点pu的电平进一步拉高，从而控制第十一晶体管m11打开程度尽可能完全，以将高电平的第一时钟信号端ck1的信号提供给信号输出端out，使信号输出端out输出高电平信号。

在复位阶段t23，input2＝0，ck1＝0，re2＝1。

由于dr2＝1，因此，第五晶体管m5和第七晶体管m7均导通。导通的第五晶体管m5将低电平的第二输入信号input2提供给第六晶体管m6，以控制第六晶体管m6截止。并且，在输出阶段t22完成转换到复位阶段t23的时间段中，由于存储电容ct的作用，可以使上拉节点pu的信号保持为高电平信号，从而可以控制第九晶体管m9和第十一晶体管m11均导通。导通的第十一晶体管m11将低电平的第一时钟信号端ck1的信号提供给信号输出端out，使信号输出端out输出低电平信号。导通的第九晶体管m9将低电平的参考信号vref提供给下拉节点pd，以使下拉节点pd的信号为低电平信号，从而控制第十晶体管m10和第十二晶体管m12均截止。并且，在输出阶段t22完成转换到复位阶段t23的时间段中，第一时钟信号端ck1的信号由高电平转换为低电平，因此耦合电容cf两端均为低电平信号。并且，由于复位阶段t23中，导通的第七晶体管m7将高电平的第二复位信号re2提供给第八晶体管m8的栅极，以控制第八晶体管m8导通。导通的第八晶体管m8将低电平的第一控制信号dr1提供给上拉节点pu，以使上拉节点pu的信号为低电平信号，从而可以控制第九晶体管m9和第十一晶体管m11均截止。

当然，在复位阶段t23之后，还可以包括复位保持阶段t24。在复位保持阶段t24中，首先，input2＝0，ck1＝1，re2＝0。由于dr2＝1，因此，第五晶体管m5和第七晶体管m7均导通。导通的第五晶体管m5将低电平的第二输入信号input2提供给第六晶体管m6，以控制第六晶体管m6截止。导通的第七晶体管m7将低电平的第二复位信号re2提供给第八晶体管m8的栅极，以控制第八晶体管m8截止。由于第一时钟信号端ck1的信号转变为高电平信号，根据耦合电容cf的作用，可以使下拉节点pd的信号为高电平信号，以控制第十晶体管m10与第十二晶体管m12均导通。导通的第十晶体管m10将低电平的参考信号vref提供给上拉节点pu，以使上拉节点pu的信号为低电平信号，从而可以控制第九晶体管m9和第十一晶体管m11均截止。导通的第十二晶体管m12将低电平的参考信号vref提供给信号输出端out，使信号输出端out输出低电平信号。

之后，input2＝0，ck1＝0，re2＝0。因此，第五晶体管m5和第七晶体管m7均导通。导通的第五晶体管m5将低电平的第二输入信号input2提供给第六晶体管m6，以控制第六晶体管m6截止。导通的第七晶体管m7将低电平的第二复位信号re2提供给第八晶体管m8的栅极，以控制第八晶体管m8截止。由于第一时钟信号端ck1的信号转变为低电平信号，根据耦合电容cf的作用，可以使下拉节点pd的信号为低电平信号，以控制第十晶体管m10与第十二晶体管m12均截止。并且，由于存储电容ct的作用，可以保持信号输出端out输出低电平信号以及保持上拉节点pu的信号为低电平信号，从而可以控制第九晶体管m9和第十一晶体管m11均截止。

在t24阶段之后，一直重复执行t24阶段的过程，直至第二输入信号的电平再次变为高电平。

本发明实施例提供的上述移位寄存器单元，在对显示装置中的显示面板进行正向扫描时，可以采用正扫输入模块10中的晶体管在输入阶段t11中将上拉节点的信号的电平进行拉高，采用正扫复位模块20中的晶体管在复位阶段t13中将上拉节点的信号的电平进行拉低以复位。在对显示面板进行反向扫描时，可以采用反扫输入模块30中的晶体管在输入阶段t21中将上拉节点的信号的电平进行拉高，采用反扫复位模块40中的晶体管在复位阶段t23中将上拉节点的信号的电平进行拉低以复位。这样在对显示面板进行正向扫描和反向扫描时，可以采用不同的信号流通路径对上拉节点输入信号，从而可以避免移位寄存器单元由正向扫描切换到反向扫描时出现的输出异常的问题。

在具体实施时，正向扫描时间段可以为至少一帧画面显示时间。例如，可以为一帧画面显示时间。或者，也可以为五帧画面显示时间。当然，在实际应用中，不同应用环境对正向扫描时间段的时长的需求不同，因此正向扫描时间段的具体时长可以根据实际应用环境来设计确定，在此不作限定。

在具体实施时，反向扫描时间段可以为至少一帧画面显示时间。例如，可以为一帧画面显示时间。或者，也可以为五帧画面显示时间。当然，在实际应用中，不同应用环境对反向扫描时间段的时长的需求不同，因此反向扫描时间段的具体时长可以根据实际应用环境来设计确定，在此不作限定。

需要说明的是，由于可以在正向扫描时间段的过程完成后，再进行反向扫描时间段的过程，或者，也可以在反向扫描时间段的过程完成后，再进行正向扫描时间段的过程。因此，正向扫描时间段和反向扫描时间段的前后次序可以根据实际应用环境进行确定，在此不作限定。

实施例二、

本实施例对应的移位寄存器单元的结构示意图如图6所示，其针对实施例一中移位寄存器单元的实施方式进行了变形。下面仅说明本实施例与实施例一的区别之处，其相同之处在此不作赘述。

在具体实施时，在本发明实施例中，如图6所示，移位寄存器单元还可以包括：输出复位模块60。该输出复位模块60被配置为响应于第二时钟信号端ck2的信号，将参考信号vref提供给信号输出端out。这样可以进一步保证信号输出端out输出的信号的稳定性。

在具体实施时，在本发明实施例中，如图6所示，输出复位模块60可以包括：第十三晶体管m13；其中，

第十三晶体管m13的栅极与第二时钟信号端ck2耦接，第十三晶体管m13的第一极用于接收参考信号vref，第十三晶体管m13的第二极与信号输出端out耦接。其中，第十三晶体管m13在第二时钟信号端ck2的控制下处于导通状态时，可以将参考信号vref提供给信号输出端out，以控制信号输出端out输出的信号。

在具体实施时，在本发明实施例中，如图7所示，第一时钟信号端ck1的信号和第二时钟信号端ck2的信号为周期相同，相位相反的时钟信号。

下面以图6所示的结构为例，结合图7所示的电路时序图，对本发明实施例提供的上述移位寄存器单元的工作过程作以描述。下述描述中以1表示高电平信号，0表示低电平信号，其中，1和0代表其逻辑电平，仅是为了更好的解释本发明实施例提供的上述移位寄存器单元的工作过程，而不是在具体实施时施加在各晶体管的栅极上的具体电压值。

如图7所示，t10代表正向扫描时间段，t20代表反向扫描时间段。t11代表正向扫描时间段中的输入阶段，t12代表正向扫描时间段中的输出阶段，t13代表正向扫描时间段中的复位阶段，t14代表正向扫描时间段中的复位保持阶段。t21代表反向扫描时间段中的输入阶段，t22代表反向扫描时间段中的输出阶段，t23代表反向扫描时间段中的复位阶段，t14代表反向扫描时间段中的复位保持阶段。

在正向扫描时间段t10时，在输入阶段t11，由于ck2＝1，因此第十三晶体管m13导通并将低电平的参考信号vref提供给信号输出端out，使信号输出端out输出低电平信号。该阶段中其余晶体管的工作过程可以与实施例一中输入阶段t11的工作过程相同，在此不作赘述。

在输出阶段t12，由于ck2＝0，因此第十三晶体管m13截止。该阶段中其余晶体管的工作过程可以与实施例一中输出阶段t12的工作过程相同，在此不作赘述。

在复位阶段t13，由于ck2＝1，因此第十三晶体管m13导通并将低电平的参考信号vref提供给信号输出端out，从而可以进一步保证信号输出端out输出低电平信号，及时复位。该阶段中其余晶体管的工作过程可以与实施例一中复位阶段t13的工作过程相同，在此不作赘述。

在复位保持阶段t14，首先ck2＝0，因此第十三晶体管m13截止。之后ck2＝1，因此第十三晶体管m13导通并将低电平的参考信号vref提供给信号输出端out，从而可以进一步保证信号输出端out输出低电平信号。该阶段中其余晶体管的工作过程可以与实施例一中复位保持阶段t14的工作过程相同，在此不作赘述。

在反向扫描阶段t20时，在输入阶段t21，由于ck2＝1，因此第十三晶体管m13导通并将低电平的参考信号vref提供给信号输出端out，使信号输出端out输出低电平信号。该阶段中其余晶体管的工作过程可以与实施例一中输入阶段t21的工作过程相同，在此不作赘述。

在输出阶段t22，由于ck2＝0，因此第十三晶体管m13截止。该阶段中其余晶体管的工作过程可以与实施例一中输出阶段t22的工作过程相同，在此不作赘述。

在复位阶段t23，由于ck2＝1，因此第十三晶体管m13导通并将低电平的参考信号vref提供给信号输出端out，从而可以进一步保证信号输出端out输出低电平信号，及时复位。该阶段中其余晶体管的工作过程可以与实施例一中复位阶段t23的工作过程相同，在此不作赘述。

在复位保持阶段t24，首先ck2＝0，因此第十三晶体管m13截止。之后ck2＝1，因此第十三晶体管m13导通并将低电平的参考信号vref提供给信号输出端out，从而可以进一步保证信号输出端out输出低电平信号。该阶段中其余晶体管的工作过程可以与实施例一中复位保持阶段t24的工作过程相同，在此不作赘述。

实施例三、

本实施例对应的移位寄存器单元的结构示意图如图6所示，其针对实施例二中移位寄存器单元的实施方式进行了变形。下面仅说明本实施例与实施例二的区别之处，其相同之处在此不作赘述。

在具体实施时，在本发明实施例中，如图8所示，移位寄存器单元还可以包括：帧复位模块60。该帧复位模块60被配置为响应于帧复位信号fre，将参考信号vref分别提供给上拉节点pu和信号输出端out耦接。这样可以进一步保证上拉节点pu和信号输出端out的信号稳定。

在具体实施时，在本发明实施例中，如图8所示，输出复位模块60可以包括：第十四晶体管m14和第十五晶体管m15；其中，

第十四晶体管m14的栅极用于接收帧复位信号fre，第十四晶体管m14的第一极用于接收参考信号vref，第十四晶体管m14的第二极与上拉节点pu耦接；

第十五晶体管m15的栅极用于接收帧复位信号fre，第十五晶体管m15的第一极用于接收参考信号vref，第十五晶体管m15的第二极与信号输出端out耦接。

在具体实施时，在本发明实施例中，第十四晶体管m14在帧复位信号fre的控制下处于导通状态时，可以将参考信号vref提供给上拉节点pu，以控制上拉节点pu的信号。第十五晶体管m15在帧复位信号fre的控制下处于导通状态时，可以将参考信号vref提供给信号输出端out，以控制信号输出端out输出的信号。进一步地，在每一帧显示画面将要结束时，第十四晶体管m14和第十五晶体管m15均会在帧复位信号fre的控制下导通，以执行相应的功能。

下面以图8所示的结构为例，结合图9所示的电路时序图，对本发明实施例提供的上述移位寄存器单元的工作过程作以描述。下述描述中以1表示高电平信号，0表示低电平信号，其中，1和0代表其逻辑电平，仅是为了更好的解释本发明实施例提供的上述移位寄存器单元的工作过程，而不是在具体实施时施加在各晶体管的栅极上的具体电压值。

如图9所示，t10代表正向扫描时间段，t20代表反向扫描时间段。f1代表正向扫描时间段中的一帧显示画面时间，f2代表反向扫描时间段中的一帧显示画面时间。t11代表正向扫描时间段中的输入阶段，t12代表正向扫描时间段中的输出阶段，t13代表正向扫描时间段中的复位阶段，t14代表正向扫描时间段中的复位保持阶段。t21代表反向扫描时间段中的输入阶段，t22代表反向扫描时间段中的输出阶段，t23代表反向扫描时间段中的复位阶段，t14代表反向扫描时间段中的复位保持阶段。

在一帧显示画面时间f1中，移位寄存器单元依次执行t11、t12、t13、t14阶段，之后在一帧显示画面时间f1将要结束时，由于fre＝1，因此第十四晶体管m14和第十五晶体管m15均导通。其中，导通的第十四晶体管m14将低电平的参考信号vref提供给上拉节点pu，以进一步保证上拉节点pu的信号为低电平信号。导通的第十五晶体管m15将低电平的参考信号vref提供给信号输出端out，从而可以进一步保证信号输出端out输出低电平信号。并且，移位寄存器单元中其余晶体管在上述t11、t12、t13、t14的工作过程可以与实施例二中对应阶段的工作过程相同，在此不作赘述。

在一帧显示画面时间f2中，移位寄存器单元依次执行t21、t22、t23、t24阶段，之后在一帧显示画面时间f2将要结束时，由于fre＝1，因此第十四晶体管m14和第十五晶体管m15均导通。其中，导通的第十四晶体管m14将低电平的参考信号vref提供给上拉节点pu，以进一步保证上拉节点pu的信号为低电平信号。导通的第十五晶体管m15将低电平的参考信号vref提供给信号输出端out，从而可以进一步保证信号输出端out输出低电平信号。并且，移位寄存器单元中其余晶体管在上述t21、t22、t23、t24的工作过程可以与实施例二中对应阶段的工作过程相同，在此不作赘述。

基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的上述任一种移位寄存器单元的驱动方法，可以包括：

在正向扫描中的输入阶段，正扫输入模块响应于第一控制信号和第一输入信号，将第一控制信号提供给上拉节点；复位阶段，正扫复位模块响应于第一控制信号和第一复位信号，将第二控制信号提供给上拉节点；

在负向扫描中的输入阶段，反扫输入模块响应于第二控制信号和第二输入信号，将第二控制信号提供给上拉节点；复位阶段，反扫复位模块响应于第二控制信号和第二复位信号，将第一控制信号提供给上拉节点。

在具体实施时，在本发明实施例中，在正向扫描中的输入阶段之后，且在复位阶段之前，还可以包括：输出阶段。在该输出阶段中，输出模块响应于上拉节点的信号，使信号输出端输出信号。

在具体实施时，在本发明实施例中，在反向扫描中的输入阶段之后，且在复位阶段之前，还可以包括：输出阶段。在该输出阶段中，输出模块响应于上拉节点的信号，使信号输出端输出信号。

在具体实施时，在移位寄存器单元还包括输出复位模块时，在本发明实施例中，上述输入阶段还可以包括：输出复位模块响应于第二时钟信号端的信号，将参考信号提供给信号输出端。并且，上述复位阶段还可以包括：输出复位模块响应于第二时钟信号端的信号，将参考信号提供给信号输出端。

在具体实施时，在移位寄存器单元还包括帧复位模块时，在本发明实施例中，在复位阶段之后还可以包括：复位保持阶段。在复位保持阶段，耦合电容根据第一时钟信号端的信号控制下拉节点的信号，输出模块响应于下拉节点的信号，使信号输出端输出信号。以及输出复位模块响应于第二时钟信号端的信号，将参考信号提供给信号输出端。

基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，如图10所示，可以包括：级联的第1至第n移位寄存器单元sr(1)～sr(n)；其中，n为正整数，各移位寄存器单元为本发明实施例提供的上述任一种移位寄存器单元。具体地，n为栅极驱动电路中移位寄存器单元的总数，n的取值可以根据实际应用环境来设计确定，在此不作限定。下面以n为偶数为例进行说明。

具体地，第1级移位寄存器单元sr(1)的第一输入信号input1由第一正扫触发信号stp1提供；第2级移位寄存器单元sr(2)的第一输入信号input1由第二正扫触发信号stp2提供；并且，第n级移位寄存器单元sr(n)的第一输入信号input1由第n-2级移位寄存器单元sr(n-2)的信号输出端out提供；第n级移位寄存器单元sr(n)的第一复位信号re1由第n+2级移位寄存器单元sr(n+2)的信号输出端out提供；具体参见图10中实线连接部分。

第n级移位寄存器单元sr(n)的第二输入信号input2由第一反扫触发信号stn1提供；第n-1级移位寄存器单元sr(n-1)的第二输入信号input2由第二反扫触发信号stn2提供；并且，第n级移位寄存器单元sr(n)的第二输入信号input2由第n+2级移位寄存器单元sr(n+2)的信号输出端out提供；第n级移位寄存器单元sr(n)的第二复位信号re2由第n-2级移位寄存器单元sr(n-2)的信号输出端outout提供。具体参见图10中虚线连接部分。

在具体实施时，在本发明实施例中，如图10所示，第1至第n移位寄存器单元sr(1)～sr(n)的第一控制信号dr1可以由同一控制端dr1提供，第1至第n移位寄存器单元sr(1)～sr(n)的第二控制信号dr2可以由同一控制端dr2提供。并且，第奇数个移位寄存器单元sr(1)、sr(3)……sr(n-3)以及sr(n-1)的第一时钟信号端ck1的信号由同一时钟端ck1_1提供，第偶数个移位寄存器单元sr(2)、sr(4)……sr(n-2)以及sr(n)的第一时钟信号端ck1的信号由同一时钟端ck1_2提供。

在具体实施时，在移位寄存器单元还包括输出复位模块时，在本发明实施例中，如图11所示，第奇数个移位寄存器单元sr(1)、sr(3)……sr(n-3)以及sr(n-1)的第二时钟信号端ck2的信号由同一时钟端ck2_1提供，第偶数个移位寄存器单元sr(2)、sr(4)……sr(n-2)以及sr(n)的第二时钟信号端ck2的信号由同一时钟端ck2_2提供。

在具体实施时，在移位寄存器单元还包括帧复位模块时，在本发明实施例中，如图12所示，第1至第n移位寄存器单元sr(1)～sr(n)的帧复位信号fre可以由同一帧复位端fre提供。这样可以在一帧显示画面时间快要结束时，对整个栅极驱动电路进行复位。进一步地，一帧画面显示时间还会设置消隐时间(blankingtime)，因此，可以将帧复位信号fre的有效脉冲信号(如图9中所示的fre信号)设置在blankingtime中。

并且，上述栅极驱动电路中的每个移位寄存器的具体结构与本发明上述移位寄存器在功能和结构上均相同，重复之处不再赘述。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述栅极驱动电路。该显示装置解决问题的原理与前述移位寄存器相似，因此该显示装置的实施可以参见前述移位寄存器的实施，重复之处在此不再赘述。

在具体实施时，本发明实施例提供的上述显示装置可以为有机发光显示装置也可以为液晶显示装置，在此不作限定。

在具体实施时，本发明实施例提供的上述显示装置可以为全面屏显示装置，或者也可以为柔性显示装置等，在此不作限定。

在具体实施时，显示装置的显示面板中可以包括多条栅线和一个栅极驱动电路。该栅极驱动电路中的每一个移位寄存器单元的信号输出端一一对应连接一条栅线。

在具体实施时，显示装置的显示面板中可以包括多条栅线和两个栅极驱动电路。其中一个栅极驱动电路中的每一个移位寄存器单元的信号输出端一一对应连接一条栅线，另一个栅极驱动电路中的每一个移位寄存器单元的信号输出端也一一对应连接一条栅线。并且，连接同一条栅线的移位寄存器单元输出的信号相同。

在具体实施时，显示装置的显示面板中可以包括多条栅线和两个栅极驱动电路。其中，这两个栅极驱动电路中的第一个栅极驱动电路对应奇数行的栅线，第二个栅极驱动电路对应偶数行的栅线。具体地，第一个栅极驱动电路中的每一个移位寄存器单元的信号输出端一一对应连接一条奇数行的栅线，第二个栅极驱动电路中的每一个移位寄存器单元的信号输出端一一对应连接一条偶数行的栅线。

在具体实施时，本发明实施例提供的上述显示装置可以为如图13所示的全面屏的手机。当然，本发明实施例提供的上述显示装置也可以为平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

本发明实施例提供的移位寄存器单元、其驱动方法、栅极驱动电路及显示装置，在对显示面板进行正向扫描时，可以采用正扫输入模块对上拉节点输入信号，采用正扫复位模块对上拉节点进行复位，以及通过输出模块和耦合电容的共同作用，可以使输出端输出信号。在对显示面板进行反向扫描时，可以采用反扫输入模块对上拉节点输入信号，采用反扫复位模块对上拉节点进行复位，以及通过输出模块和耦合电容的共同作用，可以使输出端输出信号。这样在对显示面板进行正向扫描和反向扫描时分别采用不同的输入模块和复位模块，以在向上拉节点输入信号时，可以采用不同的信号流通路径，从而可以避免移位寄存器单元由正向扫描切换到反向扫描时出现的输出异常的问题。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。